JPS6059888A - Picture display device - Google Patents

Picture display device

Info

Publication number
JPS6059888A
JPS6059888A JP16863483A JP16863483A JPS6059888A JP S6059888 A JPS6059888 A JP S6059888A JP 16863483 A JP16863483 A JP 16863483A JP 16863483 A JP16863483 A JP 16863483A JP S6059888 A JPS6059888 A JP S6059888A
Authority
JP
Japan
Prior art keywords
horizontal
electron beam
circuit
signal
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16863483A
Other languages
Japanese (ja)
Inventor
Shizuo Tanukihara
狸原 静夫
Sadahiro Takuhara
宅原 貞裕
Mitsuya Masuda
増田 満也
Minoru Ueda
稔 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16863483A priority Critical patent/JPS6059888A/en
Publication of JPS6059888A publication Critical patent/JPS6059888A/en
Pending legal-status Critical Current

Links

Landscapes

  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE:To attain ease of manufacture of a driving IC and to improve the mounting efficiency on a display device by dividing the driving IC into two and utilizing two kinds of pulses and a DC voltage to modulate a clock. CONSTITUTION:The driving IC is divided into two segments 44A, 44B, they are arranged along a back plate, and the IC44A supplies a control signal to control electrodes 15a, 15c, 15e-15m and the IC44B supplies a control signal to control electrodes 15b, 15d-15n; thus, the control signal is applied separately to an odd number order of electrodes and an even number of electrodes. Thus, the control signal corresponding to the signal electrodes of the control electrodes 15a, 15c, 15d-15m is outputted from the IC44A and the control signal corresponding to the control electrodes 15b, 15d-15n is outputted from the IC44B.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン」二の画面を垂直方向に複数の区
分に分割したときのそれぞれの区分毎に電子ビームを発
生させ、各区分毎にそれぞれの電子ヒームを垂直方向に
偏向して複数のラインを表示し、全体としてテレビジぢ
ン画像を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is to generate an electron beam for each division when a screen is divided vertically into a plurality of divisions, and to generate an electron beam for each division. The present invention relates to a device that displays a plurality of lines by vertically deflecting an electronic beam to display a television image as a whole.

従来例の構成とその問題点 従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比して奥行きが非常に長く
、薄形のテレビジョン受像機を作成することは不可能で
あった。まだ、平板状の表示素子として最近EL表示素
子、プラズマ表示装置、液晶表示素子等が開発されてい
るが、いずれも輝度、コントラスト、カラー表示等の性
能の面で不充分であり、実用化されるには至っていない
Conventional configurations and their problems Traditionally, cathode ray tubes have been mainly used as display elements for displaying color television images, but conventional cathode ray tubes are extremely long and thin compared to the screen size. It was impossible to create a shaped television receiver. Although EL display elements, plasma display devices, liquid crystal display elements, etc. have recently been developed as flat display elements, all of them are insufficient in terms of performance such as brightness, contrast, and color display, and have not been put into practical use. It has not yet been reached.

そこで、電子ビームを用いて平板状の表示装置を達成す
るものとして、本出願人は特願昭56−20618号(
特開昭58−135590号公報)により、新規な表示
装置を提案した。
Therefore, in order to achieve a flat display device using electron beams, the present applicant filed Japanese Patent Application No. 56-20618 (
A novel display device was proposed in Japanese Patent Application Laid-Open No. 58-135590.

これは、スクリーン上の画面を垂直方向に複数の区分に
区分したときのそれぞれの区分毎に電子ビームを発生さ
せ、各区分毎にそれぞれの電子ビームを垂直方向に偏向
して複数のラインを表示し、全体としてテレビジョン画
像を表示するものである。
This method generates an electron beam for each section when the screen is vertically divided into multiple sections, and displays multiple lines by deflecting each electron beam vertically for each section. However, it displays a television image as a whole.

まず、ここで用いられる画像表示素子の基本的な一構成
例を第1図に示して説明する。
First, a basic configuration example of the image display element used here will be explained with reference to FIG.

この表示素子は、後方から前方に向って順に、背面電極
1、ビーム源としての線陰極2、垂直集束電極3,3、
垂直偏向電極4、ビーム流制御電極6、水平集束電極6
、水平偏向電極7、ビーム加速電極8およびスクリーン
板9が配置されて構成されており、これらが扁平なガラ
スバルブ(図示せず)の真空になされた内部に収納され
ている。
This display element includes, in order from the back to the front, a back electrode 1, a line cathode 2 as a beam source, vertical focusing electrodes 3, 3,
Vertical deflection electrode 4, beam flow control electrode 6, horizontal focusing electrode 6
, a horizontal deflection electrode 7, a beam acceleration electrode 8, and a screen plate 9 are arranged, and these are housed inside a flat glass bulb (not shown) which is made into a vacuum.

ビーム源としての線陰極2は水平方向に線状に分布する
電子ビームを発生するように水平方向に張架されており
、かかる線陰極2が適宜間隔を介して垂直方向に複数本
(ここでは2イ〜2二の4本のみ示している)設けられ
ている。この実施例では15本設けられているものとす
る。それらを2イ〜2ヨとする。これらの線陰極2はた
とえば10〜2oμφのタングステン線の表面に熱電子
放出用の酸化物陰極材料が塗着されて構成されている。
A line cathode 2 serving as a beam source is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction, and a plurality of line cathodes 2 (here, (Only four wires, 2i to 22 are shown) are provided. In this embodiment, it is assumed that 15 pieces are provided. Let's call them 2i~2yo. These wire cathodes 2 are constructed by coating the surface of a tungsten wire with a diameter of 10 to 2 .mu..phi. with an oxide cathode material for thermionic emission.

そして、これらの線陰極2イ〜2ヨは電流が流されるこ
とにより熱電子ビームを発生しうるように加熱されてお
り、後述するように、上記の線陰極2イから順に一定時
間ずつ電子ビームを放出するように制御される。背面電
極1は、その一定時間電子ビームを放出すべく制御され
る線陰極2以外の他の線陰極2からの電子ビームの発生
を抑止し、かつ、発生された電子ビームを前方向だけに
向けて押し出す作用をする。この背面電極1はガラスパ
ルプの後壁の内面に付着された導電材料の塗膜によって
形成されていてもよい。捷た、これら背面電極1と線陰
極2とのかわりに、面状の電子ビーム放出陰極を用いて
もよい。
These line cathodes 2A to 2Y are heated so as to generate a thermionic electron beam by passing an electric current through them, and as will be described later, the electron beams are generated sequentially for a certain period of time starting from the line cathode 2I. controlled to emit. The back electrode 1 suppresses generation of electron beams from line cathodes 2 other than the line cathode 2 that is controlled to emit electron beams for a certain period of time, and directs the generated electron beams only in the forward direction. It has the effect of pushing out. This back electrode 1 may be formed by a coating film of a conductive material adhered to the inner surface of the rear wall of the glass pulp. Instead of the twisted back electrode 1 and linear cathode 2, a planar electron beam emitting cathode may be used.

垂直集束電極3は線陰極2イ〜2ヨのそれぞれと対向す
る水平方向に長いスリット10を有する導電板11であ
り、線陰極2から放出された電子ビームをそのスリット
1oを通して取り出し、かつ、垂直方向に集束させる源
平方向1ライン分(36o絵素分)の電子ビームを同時
に取り出す。
The vertical focusing electrode 3 is a conductive plate 11 having a horizontally long slit 10 facing each of the line cathodes 2i to 2yo, and extracts the electron beam emitted from the line cathode 2 through the slit 1o, and vertically An electron beam for one line (36o picture elements) in the source plane direction is simultaneously taken out.

図では、そのうちの水平方向の1区分のもののみを示し
ている。スリット1oは途中に適宜の間隔で桟が設けら
れていてもよく、あるいは、水平方向に小さい間隔(は
とんど接する程度の間隔)で多数個並べて設けられた貫
通孔の列で実質的にスリットとして構成されていてもよ
い。垂直集束電極3′も同様のものである。
In the figure, only one section in the horizontal direction is shown. The slit 1o may be provided with crosspieces at appropriate intervals in the middle, or it may be a row of through holes arranged horizontally at small intervals (nearly touching each other). It may also be configured as a slit. The vertical focusing electrode 3' is also similar.

垂直偏向電極4は上記スリット1oのそれぞれの中間の
位置に水平方向にして複数個配置されており、それぞれ
、絶縁基板12の上面と下面とに導電体13 、13’
が設けられたもので連成されている。そして、相対向す
る導電体13 、13’の間に垂直偏向用電圧が印加さ
れ、電子ビームを垂直方向に偏向する。この実施例では
、一対の導電体13 、13’によって1本の線陰極2
からの電子ビームを垂直方向に16ライン分の位置に偏
向する。
A plurality of vertical deflection electrodes 4 are arranged horizontally at intermediate positions of the slits 1o, and conductors 13, 13' are provided on the upper and lower surfaces of the insulating substrate 12, respectively.
It is coupled with the one provided. Then, a vertical deflection voltage is applied between the opposing conductors 13 and 13' to deflect the electron beam in the vertical direction. In this embodiment, one wire cathode 2 is formed by a pair of conductors 13 and 13'.
The electron beam is deflected vertically to a position corresponding to 16 lines.

そして、16個の垂直偏向電極4によって15本の線陰
極2のそれぞれに対応する15対の導電体対が構成され
、結局、スクリーン9上に240本の水平ラインを描く
ように電子ビームを偏向する。
The 16 vertical deflection electrodes 4 constitute 15 pairs of conductors corresponding to each of the 15 line cathodes 2, and the electron beams are deflected to draw 240 horizontal lines on the screen 9. do.

次に、制御電極5はそれぞれが垂直方向に長いスリット
14を有する導電板15で構成されており、所定間隔を
介して水平方向に複数個並設されている。この実施例で
は180本の制御電極用導電板15a〜15nが設けら
れている(図では9木のみ示している)。この制御電極
5は、それぞれが電子ビームを水平方向に2絵素分ずつ
に区分して取り出し、かつ、その通過量をそれぞれの絵
素を表示するだめの映像信号に従って制御する。
Next, the control electrodes 5 are composed of conductive plates 15 each having a vertically long slit 14, and a plurality of control electrodes 15 are arranged in parallel in the horizontal direction at predetermined intervals. In this embodiment, 180 conductive plates 15a to 15n for control electrodes are provided (only nine plates are shown in the figure). Each of the control electrodes 5 extracts the electron beam horizontally by dividing it into two picture elements each, and controls the amount of electron beam passing therethrough according to the video signal for displaying each picture element.

従って、制御電極5用導電板15a〜15nを180本
設ければ水平1ライン分当り360絵素を表示すること
ができる。捷だ、映像をカラーで表示するために、各絵
素はR,G、Bの3色の螢光体で表示することとし、各
制御電極5には2絵素分のR,G、Hの各映像信号が順
次加えられる。
Therefore, if 180 conductive plates 15a to 15n for the control electrodes 5 are provided, 360 pixels can be displayed per horizontal line. In order to display images in color, each picture element is displayed with phosphors of three colors R, G, and B, and each control electrode 5 has two picture elements of R, G, and H. Each video signal is added sequentially.

また、180本の制御電極5用導電板15a〜15nの
それぞれには1ライン分の180組(1組あたり2絵素
)の映像信号が同時に加えられ、1ライン分の映像が一
時に表示される。
In addition, 180 sets of video signals for one line (2 pixels per set) are simultaneously applied to each of the 180 conductive plates 15a to 15n for the control electrode 5, and the video for one line is displayed at one time. Ru.

水平集束電極6は制御電極5のスリット14と相対向す
る垂直方向に長い複数本(180本)のスリット16を
有する導電板17で構成され、水平方向に区分されたそ
れぞれの絵素毎の電子ビームをそれぞれ水平方向に集束
して細い電子ビームにする。
The horizontal focusing electrode 6 is composed of a conductive plate 17 having a plurality of vertically long slits 16 (180 slits) facing the slits 14 of the control electrode 5, and collects electrons for each pixel divided in the horizontal direction. Each beam is focused horizontally into a narrow electron beam.

水平偏向電極7は上記スリット16のそれぞれの両側の
位置に垂直方向にして複数本配置された導電板18 、
18’で構成されており、それぞれの電極18 、18
’に6段階の水平偏向用電圧が印加されて、各絵素毎の
電子ヒームをそれぞれ水平方向に偏向し、スクリーン9
上で2組のR,G、Bの各螢光体を順次照射して発光さ
せるようにする。
A plurality of horizontal deflection electrodes 7 are electrically conductive plates 18 arranged vertically on both sides of the slit 16,
18', each electrode 18, 18
A six-step horizontal deflection voltage is applied to the screen 9 to deflect the electron beam of each picture element in the horizontal direction.
Above, the two sets of R, G, and B phosphors are sequentially irradiated to emit light.

その偏向範囲は、この実施例では各電子ビーム毎に2絵
素分の幅である。
In this embodiment, the deflection range is two picture elements wide for each electron beam.

加速電極8は垂直偏向電極4と同様の位置に水平方向に
して設けられた複数個の導電板19で構成されており、
電子ビームを充分なエネルギーでスクリーン9に衝突さ
せるように加速する。
The acceleration electrode 8 is composed of a plurality of conductive plates 19 provided horizontally at the same position as the vertical deflection electrode 4.
The electron beam is accelerated to collide with the screen 9 with sufficient energy.

スクリーン9は電子ビームの照射によって発光される螢
光体20がガラス板21の裏面に塗布され、丑だ、メタ
ルバンク層(図示せず)が付加されて構成されている。
The screen 9 is constructed by coating the back surface of a glass plate 21 with a phosphor 20 that emits light when irradiated with an electron beam, and additionally, a metal bank layer (not shown) is added thereto.

螢光体2oは制御電極5の1つのスリット14に対して
、すなわち、水平方向に区分された各1本の電子ビーム
に対して、R2G、Bの3色の螢光体が2対ずつ設けら
れており、垂直方向にストライプ状に塗布されている。
The phosphors 2o are provided with two pairs of phosphors of three colors, R2G and B, for each slit 14 of the control electrode 5, that is, for each horizontally divided electron beam. It is applied in vertical stripes.

第1図中でスクリーン9に記入した破線は複数本の線陰
極2のそれぞれに対応して表示される垂直方向での区分
を示し、2点鎖線は複数本の制御電極5のそれぞれに対
応して表示される水平方向での区分を示す。これら両者
で仕切られた1つの区画には、第2図に拡大して示すよ
うに、水平方向では2絵素分のR,G、Bの螢光体2o
があり、垂直方向では16ライン分の幅を有している。
In FIG. 1, the broken lines drawn on the screen 9 indicate divisions in the vertical direction that are displayed corresponding to each of the plurality of line cathodes 2, and the two-dot chain lines correspond to each of the plurality of control electrodes 5. Indicates the horizontal division displayed. As shown in the enlarged view in Fig. 2, one section partitioned by these two has two R, G, and B phosphors for two picture elements in the horizontal direction.
It has a width of 16 lines in the vertical direction.

1つの区画の大きさは、たとえば、水平方向が1鮒、垂
直方向が10門である。
The size of one compartment is, for example, 1 carp in the horizontal direction and 10 carp in the vertical direction.

人お、第1図においては、わかり易くするために水平方
向の長さが垂直方向に対して非常に大きく引き伸ばして
描かれている点に注意されたい。
Please note that in FIG. 1, the horizontal length is greatly expanded relative to the vertical direction for clarity.

また、この実施例では1本の制御電極5すなわち1本の
電子ビームに対してR,G、Bの螢光体20が2絵素分
の1対のみ設けられているが、もちるん、1絵素あるい
は3絵素以上設けられていでもよくその場合には制御電
極5には1絵素あるいは3絵素以上のだめのR,G、B
映像信号が順次加えられ、それと同期して水平偏向がな
される。
Further, in this embodiment, only one pair of R, G, and B phosphors 20 for two picture elements are provided for one control electrode 5, that is, one electron beam. One picture element or three picture elements or more may be provided, and in that case, the control electrode 5 has one picture element or three or more picture elements R, G, B.
Video signals are applied sequentially, and horizontal deflection is performed in synchronization with the video signals.

次に、この表示素子にテレビジョン映像を表示するため
の、駆動回路の基本構成を第3図に示して説明する。最
初に、電子ビームをスクリーン9に照射してラスターを
発光させるための1駆動部分について説明する。
Next, the basic configuration of a drive circuit for displaying television images on this display element will be explained with reference to FIG. First, one driving portion for irradiating the screen 9 with an electron beam to emit raster light will be explained.

電源回路22は表示素子の各電極に所定のバイアス電圧
(動作電圧)を印加するための回路で、背面電極1には
−■1、垂直集束電極3,3′には■3゜v′、水平集
束電極6には■6、加速電極8には■8、スクリーン9
にはv9の直流電圧を印加する。
The power supply circuit 22 is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element. ■6 for horizontal focusing electrode 6, ■8 for accelerating electrode 8, screen 9
A DC voltage of v9 is applied to.

次に、入力端子23にはテレビジョン信号の複合映像信
号が加えられ、同期分離回路24で垂直同期信号■と水
平同期信号Hとが分離抽出される。
Next, a composite video signal of a television signal is applied to the input terminal 23, and a synchronization separation circuit 24 separates and extracts a vertical synchronization signal (2) and a horizontal synchronization signal (H).

垂直偏向駆動回路40は、垂直偏向用カウンター26.
垂直偏向信号記憶用のメモリ27.ディジクルーアナロ
グ変換器39(以下D−A変換器という)によって構成
される。垂直偏向駆動回路40の入力パルスとしては、
第4図に示す垂直同期信号■と水平同期信号Hを用いる
。垂直偏向用カウンター25(8ビツト)は、垂直同期
信号Vに」:ってリセットされて水平同期信号Hをカウ
ントする。この垂直偏向用カウンター25は垂直周期の
うちの垂直帰線期間を除いた有効走査期間(ここでは2
4OH分の期間とする)をカウントし、このカウント出
力はメモリ27のアドレスへ供給される。メモリ27か
らは各アドレスに応じた垂直偏向信号のデータ(ここで
は8ビット)が出力され、D−A変換器39で第4図に
示ずV。
The vertical deflection drive circuit 40 includes a vertical deflection counter 26.
Memory 27 for vertical deflection signal storage. It is constituted by a DigiClue analog converter 39 (hereinafter referred to as a DA converter). The input pulse of the vertical deflection drive circuit 40 is as follows:
A vertical synchronizing signal (2) and a horizontal synchronizing signal (H) shown in FIG. 4 are used. The vertical deflection counter 25 (8 bits) is reset by the vertical synchronizing signal V and counts the horizontal synchronizing signal H. This vertical deflection counter 25 is counted during an effective scanning period (here, 2
This count output is supplied to the address of the memory 27. The memory 27 outputs vertical deflection signal data (here, 8 bits) corresponding to each address, and the DA converter 39 outputs the vertical deflection signal data (not shown in FIG. 4).

V′の垂直偏向信号に変換される。この回路では24O
H分のそれぞれのラインに対応する垂直偏向信号を記憶
するメモリアドレスがあり、16H分ごとに規則性のあ
るデータをメモリに記憶させることにより、16段゛階
の垂直偏向信号を得ることができる。
V' is converted into a vertical deflection signal. In this circuit, 24O
There is a memory address for storing the vertical deflection signal corresponding to each line of H minutes, and by storing regular data in the memory every 16 H minutes, a 16-step vertical deflection signal can be obtained. .

一方、線陰極駆動回路26は、垂直同期信号Vと垂直偏
向用カウンタ25の出力を用いて線陰杉駆動パルス〔イ
〜ヨ〕を作成する。第5図(−)は垂直同期信号V、水
平同期信号Hおよび垂直偏向用カウンター25の下位5
ビツトの関係を示す。第5図(b)はこれら各信号を用
いて16Hごとの線陰極駆動パルス〔イ′〜ヨ′〕をつ
くる方法を示す。第5図で、LSBは最低ビットを示し
、(LSB+1)はLSBより1つ上位のビットを意味
する。
On the other hand, the line cathode drive circuit 26 uses the vertical synchronization signal V and the output of the vertical deflection counter 25 to create line cathode drive pulses [I to YO]. FIG. 5 (-) shows the vertical synchronizing signal V, the horizontal synchronizing signal H, and the lower five of the vertical deflection counter 25.
Shows the relationship between bits. FIG. 5(b) shows a method of creating line cathode drive pulses [A' to Y'] every 16H using these signals. In FIG. 5, LSB indicates the lowest bit, and (LSB+1) means the bit one higher than the LSB.

最初の線陰極駆動パルス〔イ′〕は、垂直同期信号Vと
垂直偏向用カウンター25の出力(LSB+4)を用い
てR−Sフリップフロップなどで作成することができ、
線陰極7駆動パルス〔口′〜ヨ′〕はシフトレジスフを
用いて、線陰極駆動パルス〔イ′〕を垂直偏向用カウン
ター26の出力(LSB+2)の反転したものをクロッ
クとし転送することにより得ることができる。この駆動
パルス〔イ′〜ヨ′〕は反転されて各パルス期間のみ低
電位にされ、それ以外の期間には約2oボルトの高電位
にされだ線陰極駆動パルス〔イ〜ヨ〕に変換され、各線
陰極2イ〜2ヨに加えられる。
The first line cathode drive pulse [A'] can be created using an R-S flip-flop or the like using the vertical synchronization signal V and the output (LSB+4) of the vertical deflection counter 25.
The line cathode 7 drive pulses [A' to 'Y'] are obtained by using a shift register and transferring the line cathode drive pulse [A'] using the inverted version of the output (LSB+2) of the vertical deflection counter 26 as a clock. I can do it. This drive pulse [A' to Yo'] is inverted and made low potential only during each pulse period, and converted into a line cathode drive pulse [I to Yo] at a high potential of about 20 volts during other periods. , are added to each line cathode 2i to 2yo.

各線陰極2イ〜3ヨはその駆動パルスしイ〜ヨ〕の高電
位の間に電流が流されて加熱されておシ、駆動パルス〔
イ〜ヨ〕の低電位期間に電子を放出しうるように加熱状
態が保持される。これにより、15本の線陰極2イ〜2
ヨからはそれぞれに低電位の駆動パルス〔イ〜ヨ〕が加
えられた16H期間にのみ電子が放出される。高電位が
加えられている期間には、背面電極1と垂直集束電極3
とに加えられているバイアス電圧によって定められだ線
陰極2の位置における電位よりも線陰極2イ〜2ヨに加
えられている高電位の方がプラスになるために、線陰極
2イ〜2ヨからは電子が放出されない。かくして、線陰
極2においては、有効垂直走査期間の間に、上方の線陰
極2イから下方の線陰極2ヨに向って順に16H期間ず
つ電子が放出される。
A current is passed between the high potential of each line cathode 2 to 3 to generate the driving pulse, and the driving pulse is heated.
The heated state is maintained so that electrons can be emitted during the low potential period (I to Y). As a result, 15 line cathodes 2-2
From Y to Y, electrons are emitted only during the 16H period when a low potential drive pulse [I to Y] is applied to each of them. During the period when a high potential is applied, the back electrode 1 and the vertical focusing electrode 3
Since the high potential applied to the line cathodes 2A to 2Y is more positive than the potential at the line cathode 2, which is determined by the bias voltage applied to the line cathodes 2A to 2Y, No electrons are emitted from yo. Thus, in the line cathode 2, electrons are sequentially emitted from the upper line cathode 2a toward the lower line cathode 2y every 16H period during the effective vertical scanning period.

放出された電子は背面電極1により前方の方へ押し出さ
れ、垂直集束電極3のうち対向するスリット10を通過
し、垂直方向に集束されて、平板状の電子ビームとなる
The emitted electrons are pushed forward by the back electrode 1, pass through the opposing slits 10 of the vertical focusing electrode 3, and are vertically focused to form a flat electron beam.

次に、線陰極駆動パルス〔イ〜ヨ〕と垂直偏向信号v 
、 v’との関係について、第6図を用いて説明する。
Next, the line cathode drive pulses [I to Y] and the vertical deflection signal v
, v' will be explained using FIG.

垂直偏向信号v 、 v’は各線陰極パルス〔イ〜ヨ〕
の16H期間の間に1H岐ずつ変化して16段階に変化
する。垂直偏向信号VとV′とはともに中心電圧がv4
のもので、■は順次増加し、V′は順次減少してゆくよ
うに、互いに逆方向に変化するようになされている。こ
れら垂直偏向信号V 、!: v’はそれぞれ垂直偏向
電極4の電極13と13′に加えられ、その結果、それ
ぞれの線陰極2イ〜2ヨから発生された電子ビームは垂
直方向に16段階に偏向され、先に述べたようにスクリ
ーン9−ヒでは1つの電子ビームで16ライン分のラス
クーを上から順に順次1ライン分ずつ描くように偏向さ
れる。
The vertical deflection signals v and v' are each line cathode pulse [I to Y]
During the 16H period, it changes by 1H and changes to 16 steps. The center voltage of both vertical deflection signals V and V' is v4.
They are designed to change in opposite directions, such that {circle around (2)} increases sequentially and V' decreases sequentially. These vertical deflection signals V,! : v' is applied to the electrodes 13 and 13' of the vertical deflection electrode 4, respectively, and as a result, the electron beams generated from the respective line cathodes 2a to 2o are vertically deflected in 16 steps, as described above. As shown above, on the screen 9-H, one electron beam is deflected so as to draw 16 lines of laskus one line at a time from the top.

以上の結果、15本の線陰極2イ〜2ヨの上方のものか
ら順に16H期間ずつ電子ビームが放出され、かつ各電
子ビームは垂直方向の15の区分内で上方から下方に順
次1ライン分ずつ偏向されることによって、スクリーン
9上では上端の第1ライン口からF端の240ライン目
まで順次1ライン分ずつ電子ビームが垂直偏向され、合
泪240ラインのラスターが描かれる。
As a result of the above, electron beams are emitted for each 16H period from the top of the 15 line cathodes 2I to 2Y, and each electron beam is sequentially emitted for one line from top to bottom within 15 sections in the vertical direction. As a result, the electron beam is vertically deflected one line at a time on the screen 9 from the first line opening at the upper end to the 240th line at the F end, and a raster of 240 lines is drawn.

このように垂直偏向された電子ビームは制御部wL5と
水平集束電極6とによって水平方向に180の区分に分
割されて取り出される。第1図ではそのうちの1区分の
ものを示している。この電子ビームは各区分毎に、制御
電極5によって通過量が制御され、水平集束電極6によ
って水平方向に集束されて1本の細い電子ビームとなり
、次に述べる水平偏向手段によ−〕て水平方向に6段階
に偏向されてスクリーン9上の2絵素分のR,G、B各
螢光体20に順次照射される。第2図に垂直方向および
水平方向の区分を示す。制御電極5のそれぞれ15a〜
15nに対応する螢光体は2絵素分のR,G、Bとなる
が説明の便宜上、1絵素をR1G1.B1 とし他方を
R2,G2.B2 とする。
The electron beam thus vertically deflected is horizontally divided into 180 sections and extracted by the control unit wL5 and the horizontal focusing electrode 6. Figure 1 shows one of these categories. The amount of electron beam passing through each section is controlled by a control electrode 5, and horizontally focused by a horizontal focusing electrode 6 into a single narrow electron beam. The light is deflected in six steps in the direction, and is sequentially irradiated onto each of the R, G, and B phosphors 20 corresponding to two picture elements on the screen 9. FIG. 2 shows the vertical and horizontal divisions. Each of the control electrodes 5 15a~
The phosphors corresponding to 15n are R, G, and B for two picture elements, but for convenience of explanation, one picture element is R1G1. B1 and the other one is R2, G2. Let it be B2.

つぎに、水平偏向駆動回路41は、水平偏向用カウンタ
ー(11ビツト)と、水平偏向信号を記憶しているメモ
リ29と、D−A変換器38とから構成されている。水
平偏向駆動回路41の入カバルス(d:第7図に示すよ
うに垂直同期信号■と水平同期信号Hに同期し、水平同
期信号Hの6倍のくり返し周波数のパルス6Hを用いる
Next, the horizontal deflection drive circuit 41 is composed of a horizontal deflection counter (11 bits), a memory 29 storing horizontal deflection signals, and a DA converter 38. Input pulse (d) of the horizontal deflection drive circuit 41: As shown in FIG. 7, a pulse 6H is used which is synchronized with the vertical synchronization signal (2) and the horizontal synchronization signal H, and has a repetition frequency six times that of the horizontal synchronization signal H.

水平偏向用カウンター28は垂直同期信号■によってリ
セットされて水平の6倍パルス6Hをカウントする。こ
の水平偏向用カウンター28は1Hの間に6回、IVの
間に240HX6/H=1440回カウントし、このカ
ウント出力はメモリ29のアトl/スヘ供給される。メ
モリ29からはアドレスに応じた水平偏向信号のデータ
(ここでは8ピッ1− )が出力され、D−A変換器3
8で、第7図に示すh 、 h’のような水平偏向信号
に変換される。
The horizontal deflection counter 28 is reset by the vertical synchronizing signal (2) and counts the horizontal six times pulse 6H. This horizontal deflection counter 28 counts 6 times during 1H and 240H×6/H=1440 times during IV, and this count output is supplied to the memory 29 at l/s. The memory 29 outputs horizontal deflection signal data (in this case, 8 pins 1-) according to the address, and the data is sent to the D-A converter 3.
8, it is converted into horizontal deflection signals such as h and h' shown in FIG.

この回路では6 X 2.40ライン分のそれぞれに対
応する水平偏向信号を記憶するメモリアト1/スがあり
、1ラインごとに規則性のある6個のデータをメモリに
記憶させることにより、1H期間に6段階波の水平偏向
信号を得ることができる。
This circuit has a memory at 1/s that stores horizontal deflection signals corresponding to each of 6 x 2.40 lines, and by storing 6 pieces of regular data for each line in the memory, it can be used for 1H period. A six-step wave horizontal deflection signal can be obtained.

この水平偏向信号は第7図に示すように6段階に変化す
る一対の水平偏向信号りとh′であり、ともに中心電圧
がv7のもので、hは順次減少し、h′は順次増加して
ゆくように、互いに逆方向に変化する。これら水平偏向
信号り、hはそれぞれ水子偏向電極7の電極18と18
′とに加えられる。
As shown in Fig. 7, this horizontal deflection signal is a pair of horizontal deflection signals ri and h' that change in 6 steps, both of which have a center voltage of v7, where h decreases sequentially and h' increases sequentially. They change in opposite directions as they move forward. These horizontal deflection signals h are electrodes 18 and 18 of the water deflection electrode 7, respectively.
′ is added to

その結果、水平方向に区分された各電子ビームは各水平
期間の間にスクリーン9のR,G’、B、R。
As a result, each horizontally segmented electron beam is applied to the R, G', B, R of the screen 9 during each horizontal period.

G、B(馬、G1.B1.R2,G2.B2)の螢光体
に順次H/6ずつ照射されるように水平偏向される。か
くして、各ラインのラスターにおいては水平方向180
個の各区分毎に電子ビームがR1,G1. B1゜R2
,G2.B2の各螢光体20に順次照射される。
It is horizontally deflected so that the phosphors of G and B (horse, G1.B1.R2, G2.B2) are sequentially irradiated with H/6. Thus, in each line raster, the horizontal direction 180
The electron beam is transmitted to each section of R1, G1 . B1゜R2
, G2. Each phosphor 20 of B2 is sequentially irradiated with light.

そこで各ラインの各水平区分毎に電子ビームヶR1,G
1.B1.R2,G2.B2の映像信号によって変調す
ることにより、スクリーン9の」二にカラーテレビジョ
ン画像を表示することができる。
Therefore, each horizontal section of each line has an electron beam of R1, G.
1. B1. R2, G2. By modulating with the B2 video signal, a color television image can be displayed on the screen 9.

次に、その電子ビームの変調制御部分について説明する
Next, the modulation control portion of the electron beam will be explained.

寸ず、テレビジョン信号入力端子23に加えられた複合
映像信号は色復調回路30に加えられ、ここで、R−Y
とB −Yの色差信号が復調され、G−Yの色差信号が
マトリクス合成され、さらに、それらが輝度信号Yと合
成されて、R,G、Bの各原色信号(以下R,G、B映
像信号という)が出力される。それらのR,G、B各映
像信号は180組のサンプルホールド回路組31a〜3
1nに加えられる。各サンプルホールド回路組s 1a
〜31nはそれぞれR1用、G1用、B1用、R2用、
G2用、B2用の6個のザンプルホールド回路を有して
いる。
Immediately, the composite video signal applied to the television signal input terminal 23 is applied to the color demodulation circuit 30, where R-Y
The G-Y color difference signals are demodulated, the G-Y color difference signals are matrix-synthesized, and they are further combined with the luminance signal Y to generate R, G, and B primary color signals (hereinafter R, G, and B). (referred to as a video signal) is output. These R, G, and B video signals are processed by 180 sample and hold circuit sets 31a to 3.
Added to 1n. Each sample and hold circuit group s 1a
~31n are for R1, G1, B1, R2, respectively.
It has six sample hold circuits for G2 and B2.

それらのサンプルホールド出力は各々保持用のメモリ組
32a〜32nに加えられる。
These sample and hold outputs are respectively applied to holding memory sets 32a-32n.

一方、基準クロック発振器33はPLL (フェーズロ
ックドループ)回路等に」:り構成されており、この実
施例では色副搬送波fSCの6倍の基準クロック” f
SCと2倍の基準クロック2fSCを発生する。その基
準クロックは水平同期信号Hに対して常に一定の位相を
有するように制御されている。基準クロック2fscけ
偏向用パルス発生回路42に加えられ、水平同期信号H
の6倍の信号6Hとiごとの信号切替パルスr1.q、
 、b 、r2. g2゜B2のパルスを得ている。一
方基準クロック6f はサンプリングパルス発生回破3
4に加えられ、ここでシフトレジスタにより、クロック
1周期ずつ遅延される等して、水平周期(63,5μ渡
)のうちの有効水平走査期間(約60μ5ec)の間に
1000個のサンプリングパルスRa1〜Rn2 カ順
次発生され、その後に1個の転送パルスtが発生される
。このサンプリングパルスRa1〜Rn2は表示すべき
映像の1ライン分を水平方向360の絵素に分割したと
きのそれぞれの絵素に対応し、その位置は水平同期信号
Hに対して常に一定になるように制御される。
On the other hand, the reference clock oscillator 33 is configured as a PLL (phase-locked loop) circuit or the like, and in this embodiment, the reference clock "f" is six times as large as the color subcarrier fSC.
Generates a reference clock 2fSC that is twice as large as SC. The reference clock is controlled to always have a constant phase with respect to the horizontal synchronizing signal H. The reference clock 2fsc is added to the deflection pulse generation circuit 42, and the horizontal synchronization signal H
6 times the signal 6H and the signal switching pulse r1 for every i. q,
,b,r2. A pulse of g2°B2 is obtained. On the other hand, the reference clock 6f is the sampling pulse generation cycle 3.
4 and then delayed by one clock period by a shift register, etc., to generate 1000 sampling pulses Ra1 during an effective horizontal scanning period (approximately 60μ5ec) of the horizontal period (63.5μ passing). -Rn2 are generated sequentially, and then one transfer pulse t is generated. These sampling pulses Ra1 to Rn2 correspond to each picture element when one line of the video to be displayed is divided into 360 picture elements in the horizontal direction, and their positions are always constant with respect to the horizontal synchronization signal H. controlled by.

この1080個のサンプリングパルスRa1〜Rn2が
それぞれ180組のサンプルホールド回路組31a〜3
1nに6個ずつ加えられ、これによっ゛て各サンプルホ
ールド回路組31a〜31nには1ラインを180個に
区分したときのそれぞれの2絵素分のR1,G1.B1
.R2,G2.B2の各映像信号が個別にサンプリング
されホールドされる。そのサンプルホールドされた18
0組のR1,G1.B1゜R2,G2.B2の映像信号
は1ライン分のサンプルホールド終了後に180組のメ
モリ32a〜32nに転送パルスtによっ、て−斉に転
送され、ここで次の一水平期間の間保持される。この保
持されたR1.G1.B1.R2,G2.B2の信号は
スイッチング回路35a〜35nに加えられる。スイッ
チング回路35a−35nはそれぞれがR1,G1. 
B1. R2,G2゜B2の個別入力端子とそれらを順
次切□換えて出方する共通出力端子とを有するトライス
テートあるいはアナログゲートにより構成されたもので
ある。
These 1080 sampling pulses Ra1 to Rn2 correspond to 180 sample and hold circuit sets 31a to 3, respectively.
1n, and as a result, each sample-and-hold circuit set 31a to 31n has R1, G1 . B1
.. R2, G2. Each B2 video signal is individually sampled and held. That sample was held 18
0 pairs of R1, G1. B1°R2, G2. After completing the sample hold for one line, the B2 video signal is simultaneously transferred to 180 sets of memories 32a to 32n by a transfer pulse t, where it is held for the next horizontal period. This retained R1. G1. B1. R2, G2. The B2 signal is applied to switching circuits 35a-35n. The switching circuits 35a-35n each have R1, G1 .
B1. It is constituted by a tri-state or analog gate having individual input terminals for R2, G2 and B2 and a common output terminal which sequentially switches and outputs them.

各スイッチング回路35a〜35nの出力は180組の
パルス幅変調(PWM)回路37a〜37nに加えられ
、ここで、サンプルホールドされだR1,G1.馬、R
2,G2.B2映像信号の大きさに応じて基準パルス信
号がパルス幅変調されて出力される。その基準パルス信
号のくシ返し周期は上記の信号切換パルスr1.q1.
b1.r2.G2.B2のパルス幅よりも充分小さいも
のであることが望ましく、たとえば、1:1o〜1:1
00程度のものが用いられる。
The output of each switching circuit 35a-35n is applied to 180 sets of pulse width modulation (PWM) circuits 37a-37n, where the output is sampled and held R1, G1 . horse, R
2, G2. The reference pulse signal is pulse width modulated according to the magnitude of the B2 video signal and output. The repeating cycle of the reference pulse signal is the signal switching pulse r1. q1.
b1. r2. G2. It is desirable that the pulse width is sufficiently smaller than the pulse width of B2, for example, 1:1o to 1:1.
A value of about 00 is used.

このパルス幅変調回路37a〜37nの出力は電子ビー
ムを変調するだめの制御信号として表示素子の制御電極
5の180本の導電板15a〜15nにそれぞれ個別に
加えられる。各スイッチング回路358〜35nはスイ
ツチングノくルス発生回路36から加えられるスイツチ
ングノくルスr1゜ql、bl、B2.G2.B2 に
よって同時に切換制御される。スイッチングパルス発生
回路36は先述の偏向用パルス発生回路42からの信号
切換ノクルスr1+q1.b1.B2.G2.B2 に
よって制御されており、各水平期間を6分割してH/6
ずつスイッチング回路35a−35nを切換え、馬、G
1.B1.R2,G2.B2の各映像信号を時分割して
順次出力し、ノクルス幅変調回路37a〜37nに供給
するように切換信号r1 + 91 + ”1y ”2
1 B2 + ’J2を発生する。
The outputs of the pulse width modulation circuits 37a-37n are individually applied to the 180 conductive plates 15a-15n of the control electrode 5 of the display element as control signals for modulating the electron beam. Each of the switching circuits 358 to 35n receives switching pulses r1゜ql, bl, B2 . G2. Switching is controlled simultaneously by B2. The switching pulse generation circuit 36 receives the signal switching signal r1+q1. from the deflection pulse generation circuit 42 described above. b1. B2. G2. It is controlled by H/6 by dividing each horizontal period into 6.
By switching the switching circuits 35a-35n,
1. B1. R2, G2. A switching signal r1 + 91 + "1y"2 is used to time-divide and sequentially output each video signal of B2 and supply it to the Nockles width modulation circuits 37a to 37n.
1 B2 + 'J2 is generated.

ここで注意すべきことは、スイッチング回路35a−3
5nにおけるR1.G1.B1.R2,G2.B2の映
像信号の供給切換えと、水平偏向駆動回路41による電
子ビームR1,G1.B1.R2,G2.B2 の螢光
体への照射切換え水平偏向とが、タイミングにおいても
順序においても完全に一致するように同期制御されてい
ることである。これにより、電子ビームがR1螢光体に
照射されているときにはその電子ビームの照射量がR1
映像信号によって制御され、G1.B1.R2,G2.
B2 についても同様に制御されて、各絵素のR、G 
、 B1.R2,G2.B2 各螢光体の発光がその絵
素のR1,G1.B1.R2,G、B2の映像信号によ
ってそれぞれ制御されることになり、各絵素が入力の映
像信号に従って発光表示されるのである。かかる制御が
1ライン分の180組(各2絵素づつ)について同時に
行われて1ライン360絵素の映像が表示され、さらに
240分のラインについて上方のラインから順次行われ
て、スクリーン9上に1つの映像が表示されることにな
る。
What should be noted here is that the switching circuit 35a-3
R1 in 5n. G1. B1. R2, G2. B2 video signal supply switching and electron beam R1, G1 . B1. R2, G2. The horizontal deflection for switching the irradiation onto the phosphor B2 is synchronously controlled so that it completely matches both the timing and the order. As a result, when the electron beam is irradiating the R1 phosphor, the irradiation amount of the electron beam is R1.
G1. B1. R2, G2.
B2 is controlled in the same way, and the R and G of each picture element are controlled in the same way.
, B1. R2, G2. B2 The light emission of each phosphor is caused by the R1, G1 . B1. Each picture element is controlled by the R2, G, and B2 video signals, and each picture element is displayed by emitting light according to the input video signal. Such control is performed simultaneously for 180 sets of one line (2 picture elements each) to display an image of 360 picture elements for one line, and then sequentially for 240 minutes of lines starting from the upper line. One image will be displayed.

そして、以上の如き諸動作が入力テレビジョン信号の1
フイールド毎にくり返され、その結果、通常のテレビジ
ョン受像機と同様にスクリーン9上に動画のテレビジョ
ン映像が映出される。
The above operations are performed on one input television signal.
This is repeated for each field, and as a result, a moving television image is displayed on the screen 9 in the same way as a normal television receiver.

このように従来例から分かるように、第3図のサンプリ
ングパルス回路34から出されるパルスRa1Ra2°
、、Rn2. Ga1−Gn2. Ba1〜Bn2は・
それぞれ時間順次であり、サンプルホールド回路31に
蓄えられるデータは、31a〜31n丑で時間順次に蓄
えられる。
As can be seen from the conventional example, the pulses Ra1Ra2° output from the sampling pulse circuit 34 in FIG.
,,Rn2. Ga1-Gn2. Ba1~Bn2 are・
The data stored in the sample hold circuit 31 is stored in time sequence in each of the sample and hold circuits 31a to 31n.

このため、PWM回路3了から出力15a〜15nは、
時間順次である。
Therefore, the outputs 15a to 15n from the PWM circuit 3 are as follows.
It is time sequential.

そしてまた、第1図に示す様に、ビーム流制御電極5は
、スクリーン9からみると第8図に示す様に各電極が上
下に交互に出されている。
As shown in FIG. 1, when viewed from the screen 9, the beam flow control electrodes 5 are arranged vertically and alternately as shown in FIG.

かつ、PWM回路3γa〜37nの全体を1つのICで
することは、素子数が多く、チップサイズ、電力損失の
問題があって困難であり、どうしても分割せざるを得な
い。
Moreover, it is difficult to implement the entire PWM circuits 3γa to 37n in one IC due to the large number of elements, problems with chip size, and power loss, so it is inevitable that they be divided.

発明の目的 本発明は、かかる点に鑑み、PWM回路等の表示素子駆
動用の集積回路素子を容易に作成することができ、しか
も、表示装置への実装効率を向上することのできる装置
を提供することを目的とするものである。
OBJECTS OF THE INVENTION In view of the above, the present invention provides a device that can easily create an integrated circuit element for driving a display element such as a PWM circuit, and can improve mounting efficiency in a display device. The purpose is to

発明の構成 本発明においては、映像信号をサンプリングし保持する
回路には、映像信号を所定時刻より記憶するランチ回路
と、そのランチ用パルスを発生するためのシフトレジス
ター回路とを備え、これに印加するクロックを2種のパ
ルスと1つの直流電圧を利用して変調することにより上
記のラッチパルスを2つとばしに発生させて映像信号を
このパルスを用いて記憶するようにしたことを特徴とす
る。
Structure of the Invention In the present invention, a circuit that samples and holds a video signal includes a launch circuit that stores the video signal from a predetermined time, and a shift register circuit that generates the launch pulse. By modulating the clock using two types of pulses and one DC voltage, the above-mentioned latch pulses are generated in succession, and the video signal is stored using these pulses. .

実施例の説明 以下、本発明の一実施例における画像表示装置について
、その要部を示す図面を参照して説明する。
DESCRIPTION OF EMBODIMENTS An image display device according to an embodiment of the present invention will be described below with reference to drawings showing essential parts thereof.

1ず、駆動用の集積回路素子(IC)2分割した例を第
8図に示す。この例は、第1図中の背面電極1にそって
ICを配置するように構成している。44Aと44Bが
それらの駆動用ICである。
First, FIG. 8 shows an example in which a driving integrated circuit element (IC) is divided into two parts. In this example, the IC is arranged along the back electrode 1 in FIG. 1. 44A and 44B are their driving ICs.

との場合、IC44Aからは制御電極15a。In the case of , the control electrode 15a is from the IC44A.

16c 、16e−−−−16mに、IC44Bからは
15b 、 1esd・・・・・・15nに、と奇数番
目の電極と偶数番目の電極への制御信号を分けて供給し
ている。
16c, 16e---16m, and from IC44B to 15b, 1esd, .

第9図に本装置の具体回路のブロック図を、第1o図に
その具体回路図を、第11図にその各部の波形図を示す
。45はクロック変調回路でクロックパルスCKを2つ
のパルスPz、P2及び直流電圧CNTRで変調し、次
段のラソチノくルス作成用のシフトレジスター46にこ
の変調クロックを印加する。
FIG. 9 shows a block diagram of a specific circuit of the present device, FIG. 1o shows a specific circuit diagram thereof, and FIG. 11 shows a waveform diagram of each part. 45 is a clock modulation circuit which modulates the clock pulse CK with two pulses Pz, P2 and a DC voltage CNTR, and applies this modulated clock to a shift register 46 for creating a lasochinoculus in the next stage.

パルスP2はどの時刻かを決定するラッチスタートパル
スであり、上記のクロック変調回路45からの変調クロ
ックによってこのパルスが順次シフトされてゆき、これ
らの各々のパルスがランチ回路47に印加されて映像信
号のディジタルデータをラッチしてゆく。
Pulse P2 is a latch start pulse that determines which time, and this pulse is sequentially shifted by the modulation clock from the clock modulation circuit 45, and each of these pulses is applied to the launch circuit 47 to generate a video signal. latches the digital data.

第12図のi (A)と第13図のNB)に、ラッチの
タイミングを示す。直流電圧CNTRが低レベルであれ
ば第12図のようになり、高レベルであれば第13図の
ようになる。この例では色復調回路出力のHに対しての
ラッチを示したが、G、Bに対しても位相が1200遅
延されていぺだけで全っだく同様に作成できる。
I (A) in FIG. 12 and NB) in FIG. 13 show the latch timing. If the DC voltage CNTR is at a low level, it will be as shown in FIG. 12, and if it is at a high level, it will be as shown in FIG. 13. In this example, a latch is shown for the H output of the color demodulation circuit, but it can be created in the same way for G and B, just by delaying the phase by 1200 degrees.

この様にすることで、第8図のIC44Aからは制御電
極15a、15c、15e、・=−16mの信号電極に
対応する制御信号が出力され、IC44Bからは制御電
極1s b 、 1s d 、−H−t5nに対応する
制御信号が出力されて、実装面において非常に配線が簡
便となり実装密度の向」二及び、プリント基板の多層枚
数の減少ができることとなり、価格低下にも役立つ。
By doing this, the IC44A in FIG. 8 outputs control signals corresponding to the signal electrodes of the control electrodes 15a, 15c, 15e, . Since a control signal corresponding to H-t5n is output, the wiring on the mounting surface becomes very simple, and it is possible to improve the mounting density and reduce the number of multilayer printed circuit boards, which also helps to lower the price.

発明の効果 以上のように、本発明によれば、多数の制御電極を有す
る画像表示素子を駆動するだめの駆動用ICを簡単に製
造でき、しかもその実装を容易にすることのできる装置
を得ることができるものである。
Effects of the Invention As described above, according to the present invention, it is possible to easily manufacture a driving IC for driving an image display element having a large number of control electrodes, and to obtain an apparatus that can facilitate its mounting. It is something that can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に先立って発明された画像表示装置に用
いられる画像表示素子の分解斜視図、第2図は同画像表
示素子の螢光面の拡大図、第3図は同画像表示素子を駆
動するだめの駆動回路のブロック図、第4図、第5図、
第6図、第7図はそれぞれ同駆動回路の動作を説明する
ための各部の波形図、第8図は本発明の一実施例におけ
る画像表示装置のブロック図、第9図はその駆動回路の
詳細なブロック図、第1o図はその具体回路図、第11
図、第12図、第13図は同装置の動作を説明するだめ
の波形図である。 2.2イ〜2ヨ・・・・・・線陰極、4・・・・・・垂
直偏向電極、5・・・・・・ビーム流制御電極、7・・
・・・・水平偏向電極、9・・・・・・スクリーン板、
10・・・・・スリット、14・・・・・・スリット、
15.15a〜15n・・・・・・導電板、18 、1
8’・・・・・導電板、20・・・・螢光体、23・・
・・・入力端子、24・・・・・・同期分離回路、25
・・・・・・垂直偏向用カウンター、26・・・・・・
線陰極駆動回路、27・・・・メモリ、28・・・・・
・水平偏向用カウンター、29・・・・・・メモリ、3
o・・・・・・色復調回路、31a〜31n・・・・・
・サンプルホールド回路、32a〜32n・・・・・・
メモリ、33・・・・・・基準クロック発振器、34・
・・・・サンプリングパルス発生回路、35a〜35n
・・・・・・スイッチング回路、36・・・・・・スイ
ッチングパルス発生回路、37a〜37n・・・・・P
WM回路、38・・・・・・D/A変換回路、39・・
・・・・D/A変換回路、4o・・・・・垂直偏向駆動
回路、41・・・・・水平偏向駆動回路、42・・・・
・・偏向用パルス発生回路、43・・・・・・偏向用パ
ルス発生回路、44A。 44B・・・・・・駆動用IC,46・・・・・・クロ
ック変調回路、46・・・・・・シフトレジスター回路
、47・・・・・・ラッチ回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名Cつ \〜− 〇 第2図 0 永平方朗Q圧会 第4図 第5図 オ、・ ″ 第7図 第8図 第10図 味 ” −°=゛。
Figure 1 is an exploded perspective view of an image display element used in an image display device invented prior to the present invention, Figure 2 is an enlarged view of the fluorescent surface of the image display element, and Figure 3 is the same image display element. Block diagrams of the drive circuit for driving the , Figures 4 and 5,
6 and 7 are waveform diagrams of various parts for explaining the operation of the drive circuit, FIG. 8 is a block diagram of an image display device according to an embodiment of the present invention, and FIG. 9 is a diagram of the drive circuit. Detailed block diagram, Figure 1o is its specific circuit diagram, Figure 11
12 and 13 are waveform diagrams for explaining the operation of the device. 2.2 I~2 Y... Line cathode, 4... Vertical deflection electrode, 5... Beam flow control electrode, 7...
...Horizontal deflection electrode, 9...Screen plate,
10...Slit, 14...Slit,
15.15a-15n... Conductive plate, 18, 1
8'... Conductive plate, 20... Fluorescent material, 23...
...Input terminal, 24...Synchronization separation circuit, 25
...Vertical deflection counter, 26...
Line cathode drive circuit, 27...memory, 28...
・Horizontal deflection counter, 29... Memory, 3
o...Color demodulation circuit, 31a to 31n...
・Sample hold circuit, 32a to 32n...
Memory, 33...Reference clock oscillator, 34.
...Sampling pulse generation circuit, 35a to 35n
...Switching circuit, 36...Switching pulse generation circuit, 37a to 37n...P
WM circuit, 38...D/A conversion circuit, 39...
...D/A conversion circuit, 4o...Vertical deflection drive circuit, 41...Horizontal deflection drive circuit, 42...
...Deflection pulse generation circuit, 43...Deflection pulse generation circuit, 44A. 44B...Drive IC, 46...Clock modulation circuit, 46...Shift register circuit, 47...Latch circuit. Name of agent Patent attorney Toshio Nakao and 1 other person −°=゛.

Claims (1)

【特許請求の範囲】[Claims] スクリーン上の画面を垂直方向に複数の区分に分割した
各垂直区分毎に電子ビームを発生させ、ヒ記各垂直区分
毎に電子ビームを順次垂直方向に偏向して各垂直区分毎
に複数のラインを表示するようにし、上記スクリーン」
二の画面を水平方向に複数の区分に分割1〜だ各水平区
分毎に赤・緑・淫等の複数の色の螢光体を水平方向に並
べて設け、−上記電子ビームを上記水平方向の区分毎に
分割しかつそれぞれを各水平区分毎に階段波状の水iF
偏向電圧により水平方向に一定期間づつ検数段階に偏向
して各水平区分毎に上記複数の色の螢光体を順次照射し
て発光させるようにし、受信したカラーテレビジョン信
号から上記各水平区分毎の映1象信号をサンプリングし
て保持し、上記各水平区分毎に上記電子ビームの水平偏
向による」−2複数の色の螢光体の照射と同期して、−
上記保持した映像信号により上記各水平区分毎の電子ビ
ームを順次各色毎に変調するとともに、上記階段波状の
水平偏向電圧の各段の期間においてその1段当りの一定
期間よりも短い期間だけ上記電子ビームを上記スクリー
ンに照射するようにするとともに、上記映像信号をサン
プリングし保持する回路は、映像信号を所定時刻より記
憶するラッチ回路と、そのランチ用パルスを発生するだ
めのンフトレジスター回路とを備え、これに印加するク
ロックを2種のパルスと1つの直流電圧を利用して変調
することにより−1−記のラッチパルスを2つとばしに
発生させて映像信号をこのパルスを用いて記憶するよう
にしまたことをl)キ徴とした画像表示装置。
The screen is divided vertically into multiple sections, and an electron beam is generated for each vertical section. "The above screen"
Divide the second screen horizontally into a plurality of sections.1~ In each horizontal section, phosphors of multiple colors such as red, green, and obscene are arranged horizontally, and the electron beam is directed into the horizontal direction. Divide into sections and divide each horizontal section into step-wave water iF.
The phosphors of the plurality of colors are sequentially irradiated and emitted in each horizontal section by being deflected horizontally in counting stages for a certain period of time by a deflection voltage, and each horizontal section is determined from the received color television signal. By sampling and holding the image signal for each image, and by horizontal deflection of the electron beam for each horizontal segment, in synchronization with the irradiation of phosphors of multiple colors,
The electron beam for each horizontal section is sequentially modulated for each color using the retained video signal, and the electron beam is transmitted for a period shorter than a certain period per step in each step of the step-wave horizontal deflection voltage. The circuit for irradiating the beam onto the screen and for sampling and holding the video signal includes a latch circuit for storing the video signal from a predetermined time, and a further register circuit for generating the launch pulse. By modulating the clock applied to this using two types of pulses and one DC voltage, the latch pulses listed in -1- are generated two times in succession, and the video signal is stored using these pulses. An image display device that has the following key characteristics:
JP16863483A 1983-09-13 1983-09-13 Picture display device Pending JPS6059888A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16863483A JPS6059888A (en) 1983-09-13 1983-09-13 Picture display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16863483A JPS6059888A (en) 1983-09-13 1983-09-13 Picture display device

Publications (1)

Publication Number Publication Date
JPS6059888A true JPS6059888A (en) 1985-04-06

Family

ID=15871677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16863483A Pending JPS6059888A (en) 1983-09-13 1983-09-13 Picture display device

Country Status (1)

Country Link
JP (1) JPS6059888A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758884A (en) * 1986-05-19 1988-07-19 Kaiser Electronics Electronically switched field sequential color video display having parallel color inputs
JPH02246474A (en) * 1989-03-17 1990-10-02 Sony Corp Deflection circuit for large screen display element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758884A (en) * 1986-05-19 1988-07-19 Kaiser Electronics Electronically switched field sequential color video display having parallel color inputs
JPH02246474A (en) * 1989-03-17 1990-10-02 Sony Corp Deflection circuit for large screen display element

Similar Documents

Publication Publication Date Title
JPS6059888A (en) Picture display device
JPS58201492A (en) Television receiver
JPS6195683A (en) Image display device
JPS59151733A (en) Picture display device
JPS59202789A (en) Television receiver
JPH0567109B2 (en)
JPS5884580A (en) Picture display
JPS60246183A (en) Picture display device
JPH0524610B2 (en)
JPH0520033B2 (en)
JPS62186448A (en) Picture display device
JPS59132547A (en) Picture display device
JPS6220482A (en) Image display device
JPS60154437A (en) Picture display device
JPS6188675A (en) Picture display device
JPS61181042A (en) Image display device
JPS5883483A (en) Picture display
JPS613593A (en) Picture display device
JPH02134077A (en) Picture display device
JPS6238086A (en) Picture display device
JPS6229282A (en) Picture display device
JPS63254877A (en) Picture display device
JPS60220662A (en) Deflection output circuit
JPS6190593A (en) Picture display device
JPS61117984A (en) Picture display device