JPS60245315A - D/a converting circuit - Google Patents

D/a converting circuit

Info

Publication number
JPS60245315A
JPS60245315A JP10048384A JP10048384A JPS60245315A JP S60245315 A JPS60245315 A JP S60245315A JP 10048384 A JP10048384 A JP 10048384A JP 10048384 A JP10048384 A JP 10048384A JP S60245315 A JPS60245315 A JP S60245315A
Authority
JP
Japan
Prior art keywords
circuit
pair
conversion
conversion circuit
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10048384A
Other languages
Japanese (ja)
Inventor
Koichi Iida
孝一 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10048384A priority Critical patent/JPS60245315A/en
Publication of JPS60245315A publication Critical patent/JPS60245315A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To minimize a switching noise, and to improve an S/N ratio by providing a pair of constant-current sources set to a constant-current of weight of 3<n>, and executing a D/A conversion by its combination. CONSTITUTION:A pair of constant-current sources I, (I'), 3I, (3I'),...3<n>I (3<n>I') set to weight of 3<n> are connected to a pair of output terminals (out) (out') through changeover switches S0, (S0'), S1, (S1')... Sn (Sn'). In case of a D/A conversion, for instance, a ternary notation is adopted so that 1 of a decimal number, 2, 3, 4, 5,...9 become I, I+I', 3I, 3+I, 3I+I+I'...6I+3I, and a binary input digital signal is converted to a ternary digital signal and supplied to a switching means. In this way, by converting a code constituted of a ROM, a noise generated when switching the switch can be set to the least significant bit (LSB), and the S/N ratio cam be improved.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、D/A変換回路に関するもので、例えば、
音声信号を形成するものに利用して有効な技術に関する
ものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a D/A conversion circuit, for example,
The present invention relates to techniques that are effective when used to form audio signals.

〔背景技術〕[Background technology]

従来より、D/A変換方式の一つとして、例えばラジオ
技術社発行、横井与次部著のrリニアIC実用回路マニ
アル」の頁322において、重み定電流源方式が公知で
ある。
Conventionally, as one of the D/A conversion methods, a weighted constant current source method is known, for example, as described in "R Linear IC Practical Circuit Manual" written by Yojibe Yokoi, published by Radio Engineering Co., Ltd., page 322.

この重み定電流源方式は、例えば、第1図に示すように
、2nの重みの電流値を持った定電流源1.21.41
・・2” Iをスイッチ手段SO〜Snを弄して出力端
子out (out )に接続して、図示しない負荷抵
抗に流すことにより、アナログ出力信号を形成するもの
である。このような重み定電流源方式では、次のような
問題の生じることが知られている。すなわち、第2図の
入出力特性図に示したように、音声信号のような交流信
号を形成するような場合、その中点電圧0付近で比較的
大きな切り換えノイズを発生するものである。
This weighted constant current source method is, for example, as shown in FIG.
...2" I is connected to the output terminal out (out) by manipulating the switch means SO to Sn, and the analog output signal is formed by passing it through a load resistor (not shown). It is known that the following problems occur with the current source method: As shown in the input/output characteristic diagram in Figure 2, when generating an AC signal such as an audio signal, This generates relatively large switching noise near the midpoint voltage of 0.

この理由は、上記中点電圧Oを境にして最大の定電流源
2” Iの重みの電流値に設定された最上位桁のビット
(MSB)が切り換えられる。そして、この最大の定電
流源2” Iの電流値は、その素子のバラツキに対して
上記重みに従った大きな誤差電流値をものとなるから、
その切り換えの時にノイズ(N)が発生してしまうもの
となる。上記のような音声信号(交流信号)にあっては
、上記中点電圧付近では、その信号レベル(S)が小さ
いため、信号雑音対信号比(S/N)が極端に悪化して
しまう。これによって、例えば、音声合成装置に上記の
ような重み定電流源方式のD/A変換回路を利用した場
合には、聴覚の最も感度が高くなる付近で大きなノイズ
が発生させてしまうという重大な問題を有するものとな
る。
The reason for this is that the most significant bit (MSB) set to the current value of the maximum constant current source 2" I is switched with the midpoint voltage O as the boundary. The current value of 2" I will have a large error current value according to the above weighting with respect to the variation of the element, so
Noise (N) will be generated during this switching. In the audio signal (AC signal) as described above, the signal level (S) is small near the midpoint voltage, so the signal-to-noise ratio (S/N) becomes extremely poor. As a result, for example, if a weighted constant current source type D/A conversion circuit as described above is used in a speech synthesizer, a large amount of noise will be generated near the area where the auditory sense is the highest, which is a serious problem. It becomes problematic.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、交流信号に対するS/N比の改善を
図ったD/A変換回路を提供することにある。
An object of the present invention is to provide a D/A conversion circuit that improves the S/N ratio for AC signals.

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
The above and other objects and novel features of this invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、3nの重みを持った一対の定電流源を用いて
D/A変換を行わせるものである。
That is, D/A conversion is performed using a pair of constant current sources having a weight of 3n.

〔実施例1〕 第3図には、この発明の一実施例の回路図が示されてい
る。特に制限されないが、同図の各回路は、公知の半導
体集積回路の製造技術によって、単結晶シリコンのよう
な1個の半導体基板上において形成される。
[Embodiment 1] FIG. 3 shows a circuit diagram of an embodiment of the present invention. Although not particularly limited, each circuit in the figure is formed on a single semiconductor substrate such as single crystal silicon by a known semiconductor integrated circuit manufacturing technique.

この実施例では、重みが3ηに設定された一対の定電流
源I N’ )、31 (31’ ) ・・・・3” 
I (3” I’ )が用いられる。そして、これらの
定電流源は、特に制限されないが、切り換えスイッチ5
o(Soo )、Sl (31° ) ・・・Sn (
Sn’ )介して一対の出力端子out (宣)に接続
される。なお、上記出力端子out (π)には、図示
しないが、負荷抵抗が設けられる。
In this example, a pair of constant current sources I N' ), 31 (31' ) ...3'' whose weight is set to 3η
I (3"I') is used. These constant current sources are not particularly limited, but the changeover switch 5
o(Soo), Sl(31°)...Sn(
Sn') is connected to a pair of output terminals out. Note that the output terminal out (π) is provided with a load resistance, although not shown.

上記定電流源と切り換えスイッチは、特に制限されない
が、MOSFET (絶縁ゲート型電界効果トランジス
タ)により構成される。すなわち、図示しないが、一定
の基準電圧を共通に受けるMOSFETのサイズを上記
重みに従って設定することにより、それぞれの重みの定
電流を形成するものである。また、切り換えスイッチは
、伝送ゲー)MOSFETにより構成されたマルチプレ
クサが利用される。この実施例のD/A変換動作は、例
えば、十進数の1は■、2はI+F、3は3I、4は3
 I+I、5は31−11+1’ 、6は31+31.
7は31+31’ +1.8は31+31’ +I+I
”、9は61 +31以下同様にしてそれぞれ形成する
ことができる。このような3進法を採るため、2進のデ
ィジタル信号は、上記のような3進のディジタル信号に
変換されて上記スイッチ手段に供給される。このような
コード変換は、特に制限されないが、ROM (リード
・オンリー・メモリ)により構成されたコート変換され
る(図示せず)。
The constant current source and the changeover switch are configured by MOSFETs (insulated gate field effect transistors), although they are not particularly limited. That is, although not shown, by setting the sizes of MOSFETs that commonly receive a constant reference voltage according to the weights, a constant current of each weight is formed. Further, as the changeover switch, a multiplexer constituted by a transmission gate MOSFET is used. The D/A conversion operation of this embodiment is, for example, decimal 1 is ■, 2 is I+F, 3 is 3I, 4 is 3
I+I, 5 is 31-11+1', 6 is 31+31.
7 is 31+31' +1.8 is 31+31' +I+I
", 9 can be formed in the same way as 61 + 31 and below. In order to adopt such a ternary system, a binary digital signal is converted into a ternary digital signal as described above, and the switch means converts the binary digital signal into a ternary digital signal. Such code conversion is, but is not particularly limited to, code conversion configured by ROM (read only memory) (not shown).

この実施例の入出力特性は、第4図に示すように、最上
位ピッ) (MSB)の切り換えが行われるのは入力信
号Dinの3等分点で切り換えられる。
As shown in FIG. 4, the input/output characteristics of this embodiment are such that the most significant bit (MSB) is switched at the trisection point of the input signal Din.

すなわち、同図で点線で示した3等分点のうち、左側の
領域では出力端子outに対して最大電流3ηI、3″
■”のスイッチ手段がオフ状態となり、中央の領域では
3Tl■のスイッチ手段がオン状態で3″I”のスイッ
チ手段がオフ状態となり、右側の領域では3″I、3”
 I’ のスイッチ手段が共にオン状態になるものであ
る。これにより、最も大きな誤差電流により発生するノ
イズは、出力信号のフルスケールの上記3等分点で発生
するものとなる。
That is, in the left region of the three equally divided points indicated by dotted lines in the same figure, the maximum current 3ηI, 3″ is applied to the output terminal out.
The switch means of ``■'' is in the OFF state, in the center region the switch means of 3Tl■ is in the ON state and the switch means of 3"I" is in the OFF state, and in the right region 3"I, 3"
The switch means of I' are both turned on. As a result, the noise generated by the largest error current is generated at the three equal division points of the full scale of the output signal.

しかしながら、アナログ信号(音声信号)の中点付近で
は、ノイズ定電流■の切り換えにより発生する微少な誤
差電流(図示せず)のみであるので、小信号でのS/N
比を大幅に改善することができる。また、比較的大きな
切り換えノイズの発生するは、上記音声信号のピーク値
の半分付近となるので、比較的大きな音声信号Sに対し
ては、上記切り換えノイズNが相対的に小さくなる。言
い換えるならば、音声信号Sによって上記ノイズNがマ
スクされてしまうので、聴感上耳ざわりなノイズは消去
されたと等価となる。
However, near the midpoint of the analog signal (audio signal), there is only a small error current (not shown) generated by switching the noise constant current ■, so the S/N of the small signal is small.
The ratio can be significantly improved. Moreover, since the relatively large switching noise occurs near half the peak value of the audio signal, the switching noise N becomes relatively small for the relatively large audio signal S. In other words, since the noise N is masked by the audio signal S, it is equivalent to the audibly unpleasant noise being erased.

〔実施例2〕 第5図には、この発明が適用された音声合成装置の一実
施例のブロック図が示されている。同図の破線で囲まれ
た各回路ブロックは、公知の半導体集積回路の製造技術
によって、特に制限されないが、単結晶シリコンのよう
な1つの半導体基板上において形成される。
[Embodiment 2] FIG. 5 shows a block diagram of an embodiment of a speech synthesis device to which the present invention is applied. Each circuit block surrounded by a broken line in the figure is formed on one semiconductor substrate such as, but not limited to, single-crystal silicon using known semiconductor integrated circuit manufacturing techniques.

音声合成用半導体集積回路装置LSIは、特に制限され
ないが、公知のPARCOR方式により合成音声を形成
する。この実施例の音声合成用半導体集積回路袋!LS
Iは、有声音発生器5.無声音(雑音)発生器4からな
る音源部、Kスタック6、ディジタルフィルタ7、D/
Ai換器8、パラメータ補間回路3、パラメータ復号化
回路2、インターフェイスを構成するシリアル/パラレ
ル変換器1等により構成される。
Although the speech synthesis semiconductor integrated circuit device LSI is not particularly limited, it forms synthesized speech using the well-known PARCOR method. This example of a semiconductor integrated circuit bag for speech synthesis! L.S.
I is a voiced sound generator5. A sound source section consisting of an unvoiced sound (noise) generator 4, a K stack 6, a digital filter 7, and a D/
It is composed of an Ai converter 8, a parameter interpolation circuit 3, a parameter decoding circuit 2, a serial/parallel converter 1 constituting an interface, and the like.

図示しない適当な制御装置から発生すべき音声の先頭番
地に従ってROMから読み出された音声データ(特徴パ
ラメータ)は次のように処理される。すなわち、音声デ
ータ(特徴パラメータ)は、インターフェイスlによっ
てパラレル/シリアル変換され、パラメータ復号化回路
2により復号化される。そして、パラメータ補間回路3
において、全フレームの特徴パラメータ値と1〜5ms
ごとに補間され、特徴バラメークごとの離散的変化に対
する平滑化が行われる。
The voice data (characteristic parameters) read from the ROM according to the start address of the voice to be generated from an appropriate control device (not shown) is processed as follows. That is, the audio data (feature parameters) is subjected to parallel/serial conversion by the interface l and decoded by the parameter decoding circuit 2. And parameter interpolation circuit 3
, the feature parameter values of all frames and 1 to 5 ms
Interpolation is performed for each feature parameter, and smoothing is performed for discrete changes in each feature parameter makeup.

そして、ピンチ情報は音源部を、振幅情報及びPARC
OR係数はディジタルフィルタ7を制御する。これによ
って原音声が復元合成され、D/A変換器8及び外部の
スピーカspを介して発声される。このような音声合成
装置における上記D/A変換器8として、上記第3図に
示した実施例のD/A変換回路が利用されるものである
。なお、図示しないが、上記D/A変換器8の出力には
、平滑フィルタと出力アンプが設けられるものである。
Then, the pinch information includes the sound source section, the amplitude information and the PARC
The OR coefficient controls the digital filter 7. As a result, the original voice is restored and synthesized, and is uttered via the D/A converter 8 and external speaker SP. As the D/A converter 8 in such a speech synthesis apparatus, the D/A conversion circuit of the embodiment shown in FIG. 3 is used. Although not shown, the output of the D/A converter 8 is provided with a smoothing filter and an output amplifier.

〔効 果〕〔effect〕

+113 ”の重みの定電流に設定された一対の定電流
源を設け、その組み合わせによりD/A変換動作を行わ
せることによって、音声信号のような交流信号の中点電
圧を中心として正負方向に変化する出力電圧を形成する
時、切り換えノイズを最下位ピント(L S B)にす
ることができる。これにより、信号成分の小さい時の切
り換えノイズを最少にできる。これによって、S/N比
の大幅な改善を図ることができるという効果が得られる
By providing a pair of constant current sources set to a constant current with a weight of +113" and performing D/A conversion operation in combination, it is possible to convert AC signals such as audio signals in the positive and negative directions around the midpoint voltage. When forming a changing output voltage, the switching noise can be set to the lowest focus (LSB).This allows the switching noise when the signal component is small to be minimized.This reduces the S/N ratio. The effect is that a significant improvement can be achieved.

(2)上記(1)によって、素子特性のバラツキに対す
る歪の低減が図られるから、半導体集積回路装置に内蔵
した場合、その歩留りの向上を図ることができるという
効果が得られる。
(2) Since the above (1) reduces distortion due to variations in device characteristics, when built into a semiconductor integrated circuit device, the yield can be improved.

(3)上記(11により、合成音声信号を形成するD/
八へ換回路として利用した場合には、その出力音声信号
のS/N比の改善によって、高品質の音声合成信号を得
ることができるという効果が得られる。
(3) According to (11) above, the D/
When used as a converter circuit, it is possible to obtain a high quality speech synthesis signal by improving the S/N ratio of the output speech signal.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、A/D変換回
路を構成する回路素子は、バイポーラ型トランジスタを
用いるものであってもよい。また、第3図の実施例回路
のように切り換えスイッチを用いて、一対の出力端子O
Utとoutに切り換える場合、互いに逆相の出力信号
が得られるから、それをそれぞれ平滑フィルタと増幅回
路を通して出力し7、負荷を駆動するといういわゆるB
TL回路構成にするものであってもよい。また、切り換
えスイッチは使用せず各電流源の電流値が0又はI、O
又は31. ・・・・。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that this invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, the circuit elements constituting the A/D conversion circuit may use bipolar transistors. Also, as in the embodiment circuit shown in FIG. 3, a pair of output terminals O can be
When switching to Ut and out, output signals with opposite phases to each other are obtained, so they are outputted through a smoothing filter and an amplifier circuit, respectively, and are used to drive a load.
It may also have a TL circuit configuration. Also, without using a changeover switch, the current value of each current source is 0 or I, O.
or 31. ....

0又は3” Iと変化することができるシングルエンド
型の回路構成であってもよい。
It may be a single-ended circuit configuration that can vary from 0 or 3''I.

〔利用分野〕[Application field]

この発明は、例えば音声合成装置に用いられるようなり
/A変換器の他−1D2/D/A変換器て広く利用する
ことができるものである。
INDUSTRIAL APPLICABILITY The present invention can be widely used, for example, in addition to A/A converters used in speech synthesis devices, as well as -1D2/D/A converters.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来のD / A変換回路の一例を示す回路
図、 第2図は、その入出力特性図、 第3図は、この発明の一実施例を示す回路図、第4図は
、その入出力伝達特性図、 第5図は、この発明が適用された音声合成装茫の一実施
例のブロック図である。 1・・インターフェイス、2・・バラメークfJ号化回
路、3・・パラメータ補間回路、4・・肩音発生器、5
・・有声音発生器、6・・Kスフ・アク、7・・ディジ
タルフィルタ、8・・D/Al換器、SP・・スピーカ 代理人弁理士 高橋 明夫 第 3 図 第 4 図
Fig. 1 is a circuit diagram showing an example of a conventional D/A conversion circuit, Fig. 2 is its input/output characteristic diagram, Fig. 3 is a circuit diagram showing an embodiment of the present invention, and Fig. 4 is a circuit diagram showing an example of a conventional D/A conversion circuit. FIG. 5 is a block diagram of an embodiment of a speech synthesis device to which the present invention is applied. 1. Interface, 2. Parameter fJ encoding circuit, 3. Parameter interpolation circuit, 4. Shoulder tone generator, 5
・・Voiced sound generator, 6.・KSUFF AC, 7.・Digital filter, 8.・D/Al converter, SP・・Speaker representative Patent attorney Akio Takahashi Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 1.3”の重みの電流値を持つ一対の定電流源と、これ
らの定電流源の電流を入力ディジタル信号に従って共通
の出力端子に選択的に流すスイッチ手段とを含むことを
特徴とするD/A変換回路。 2、上記定電流源とスイッチ手段とは、■チップのMO
3集積回路により形成されるものであることを特徴とす
る特許請求の範囲第1項記載のD/A変換回路。 3、上記D/A変換回路は、音声合成用半導体集積回路
装置に内蔵され、合成音声信号を形成するものであるこ
とを特徴とする特許請求の範囲第1項記載のD/A変換
回路。
D characterized in that it includes a pair of constant current sources having a current value with a weight of 1.3", and a switch means for selectively flowing the current of these constant current sources to a common output terminal according to an input digital signal. /A conversion circuit. 2. The above constant current source and switch means are:
2. The D/A conversion circuit according to claim 1, wherein the D/A conversion circuit is formed by three integrated circuits. 3. The D/A conversion circuit according to claim 1, wherein the D/A conversion circuit is built in a semiconductor integrated circuit device for voice synthesis and forms a synthesized voice signal.
JP10048384A 1984-05-21 1984-05-21 D/a converting circuit Pending JPS60245315A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10048384A JPS60245315A (en) 1984-05-21 1984-05-21 D/a converting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10048384A JPS60245315A (en) 1984-05-21 1984-05-21 D/a converting circuit

Publications (1)

Publication Number Publication Date
JPS60245315A true JPS60245315A (en) 1985-12-05

Family

ID=14275170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10048384A Pending JPS60245315A (en) 1984-05-21 1984-05-21 D/a converting circuit

Country Status (1)

Country Link
JP (1) JPS60245315A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2437572A (en) * 2006-04-28 2007-10-31 Artimi Inc Differential current steering DAC

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2437572A (en) * 2006-04-28 2007-10-31 Artimi Inc Differential current steering DAC
GB2437572B (en) * 2006-04-28 2009-09-30 Artimi Inc Digital-to-analouge converters

Similar Documents

Publication Publication Date Title
JP3653826B2 (en) Speech decoding method and apparatus
JPS61273017A (en) Adaptive forecaster
JPH09181605A (en) Analog/digital conversion and digital/analog conversion device
JPS58182315A (en) Digital sound quality regulator
JPS60245315A (en) D/a converting circuit
JPH06132828A (en) D/a converter
US5815530A (en) Data converters for sound equipment
JP3608639B2 (en) Data conversion apparatus and acoustic apparatus using the same
JPH01133424A (en) Da converting circuit
JPS6382130A (en) Digital audio reproducing system
JPH01165228A (en) D/a converter
JP2562659B2 (en) ADPCM signal decoding device
JPS60213126A (en) A/d and d/a converter
JPS6347287B2 (en)
JPH026031B2 (en)
JPH07123214B2 (en) D / A converter
JPS58164315A (en) Digital-analog converter
JP2865572B2 (en) Digital-to-analog converter with analog multiplication method
Tanaka et al. C 2 MOS speech synthesis systems
JPH1074096A (en) Voice processing device
JPS59153321A (en) Digital-analog converter
JPS59160194A (en) Voice synthesizer
JPS5934796A (en) Digital signal reproducer
JPS6318727A (en) Waveform signal regeneration circuit
JPH01238227A (en) Adm processing circuit