JPS59160194A - Voice synthesizer - Google Patents

Voice synthesizer

Info

Publication number
JPS59160194A
JPS59160194A JP58034567A JP3456783A JPS59160194A JP S59160194 A JPS59160194 A JP S59160194A JP 58034567 A JP58034567 A JP 58034567A JP 3456783 A JP3456783 A JP 3456783A JP S59160194 A JPS59160194 A JP S59160194A
Authority
JP
Japan
Prior art keywords
circuit
register
speech synthesis
contents
synthesis device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58034567A
Other languages
Japanese (ja)
Inventor
今澤 光二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58034567A priority Critical patent/JPS59160194A/en
Publication of JPS59160194A publication Critical patent/JPS59160194A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、音声合成装置に関するもので、例えば、波
形の形状がX (N+ 1) =K −X (N)、こ
こで0<K≦1、X (1)=1で表されるような波形
(以下、積分波形と称する)を有声音の音源とするもの
に有効な技術に関するものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a speech synthesis device. For example, the shape of the waveform is X (N+ 1) = K - The present invention relates to a technique that is effective for a voiced sound whose source is a waveform represented by (1)=1 (hereinafter referred to as an integral waveform).

〔背景技術〕[Background technology]

従来の音声合成装置において、有声音の音源を積分波形
とするものでは、積分特性(K)は固定されていた。
In conventional speech synthesis devices in which the sound source of voiced sound is an integral waveform, the integral characteristic (K) is fixed.

本願発明者は、上記積分波形の積分特性と合成された音
声の音質に密接な関係があることを見い出した。一般的
に言えば、同一人の音声データに対して、上記積分特性
(K)の値を大きくするとその合成音声がソフト(′高
域周波数成分が抑えられた音)になり、上記特性(K)
を小さくすると明瞭(高域周波数が強調された音)にな
る。
The inventors of the present application have discovered that there is a close relationship between the integral characteristic of the above-mentioned integral waveform and the sound quality of synthesized speech. Generally speaking, if you increase the value of the above-mentioned integral characteristic (K) for voice data of the same person, the synthesized voice will become soft (sound with suppressed high frequency components), and the above-mentioned characteristic (K )
If you reduce the value, the sound will become clearer (higher frequencies are emphasized).

一方、原音は性別により大きく異なるとともに個人差が
ある。そこで、本願発明者は、音声合成装置における上
記積分特性を可変にし、原音に応じた積分特性に設定す
ることを考えた。
On the other hand, the original sound differs greatly depending on gender, and there are also individual differences. Therefore, the inventor of the present application considered making the above-mentioned integral characteristic in the speech synthesis device variable and setting it to an integral characteristic according to the original sound.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、音質の向上を図った音声合成装置を
提供することにある。
An object of the present invention is to provide a speech synthesis device that improves sound quality.

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
The above and other objects and novel features of this invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわら、ピンチ周期により初期値が設定されたレジス
タの内容の1/2″データを形成して上記レジスタの内
容から一ヒ記1 ’/ 2 ”データを減算して上記レ
ジスタの新しいデータとして人力する演算回路とからな
り、この回路ループを用いて1ピッチ周期内に複数回の
演算を行うことによって任意の可変積分波形を形成する
ものである。
In other words, 1/2" data of the contents of the register whose initial value is set by the pinch cycle is formed, and 1/2" data is subtracted from the contents of the above register, and this is used as new data of the above register. It consists of a manually operated arithmetic circuit and uses this circuit loop to perform a plurality of arithmetic operations within one pitch period to form an arbitrary variable integral waveform.

〔実施例〕〔Example〕

第1図には、この発明の一実施例のブロック図が示され
ている。同図の破線で囲まれた各回路ブロック及び音声
データが書込まれたROM (リード・オンリー・メモ
リ)は、公知の半導体集積回路の製造技術によって、シ
リコン単結晶のような半導体基板上において形成される
FIG. 1 shows a block diagram of one embodiment of the invention. Each circuit block surrounded by a broken line in the figure and a ROM (read-only memory) in which audio data is written are formed on a semiconductor substrate such as a silicon single crystal using known semiconductor integrated circuit manufacturing technology. be done.

音声合成用半導体集積回路装置ICIば、特に制限され
ないが、公知のPARCOR方式により合成音声を形成
する。この実施例の音声合成用半導体集積回路装置IC
Iは、有声音発生器4.無声音(雑音)発生器5からな
る音源部、Kスタック6、ディジタルフィルタ7、D/
A変換器8、パラメータ補間回路3、バラメーク復号化
回路2、インターフェイスを構成するシリアル/パラレ
ル変換器1等により構成される。
The speech synthesis semiconductor integrated circuit device ICI forms synthesized speech using the well-known PARCOR method, although it is not particularly limited. Semiconductor integrated circuit device IC for speech synthesis of this embodiment
I is a voiced sound generator 4. A sound source section consisting of an unvoiced sound (noise) generator 5, a K stack 6, a digital filter 7, and a D/
It is composed of an A converter 8, a parameter interpolation circuit 3, a variable make decoding circuit 2, a serial/parallel converter 1 constituting an interface, and the like.

図示しない適当な制御装置から発生すべき音声の先頭番
地が、音声データROM (I C2)に印加されると
、音声データ(特徴パラメータ値が取り出される。この
ように取り出された音声データ(特徴パラメータ)は次
のように処理される。
When the starting address of the voice to be generated from an appropriate control device (not shown) is applied to the voice data ROM (IC2), the voice data (characteristic parameter values) are extracted. ) is processed as follows.

音声データ(特徴パラメータ)は、インターフェイスl
を通してパラメータ復号化回路2により復号化される。
The audio data (feature parameters) is
The parameter decoding circuit 2 decodes the data through the parameter decoding circuit 2.

さらに、パラメータ補間回路3において、前フレームの
特徴パラメータ値と2.511Isごとに補間され、特
徴パラメータごとの離散的変化に対する平滑化が行われ
る。
Further, in the parameter interpolation circuit 3, the feature parameter values of the previous frame are interpolated every 2.511 Is, and smoothing is performed for discrete changes in each feature parameter.

そして、ピッチ情報は音源部を、振幅情報及びPARC
OR係数ばディジタルフィルタ7を制御する。これによ
って原音声が復元合成され、D/A変換器8及び外部の
スピーカSPを介して発声される。
Then, the pitch information is transmitted to the sound source section, the amplitude information and the PARC
The OR coefficient controls the digital filter 7. As a result, the original voice is restored and synthesized, and is output via the D/A converter 8 and external speaker SP.

第2図には、上記有声音発生器4の一実施例のブロック
図が示されている。この実施例では、有声音の音源とし
ての積分波形を耐液とするために次の回路により構成さ
れる。
FIG. 2 shows a block diagram of one embodiment of the voiced sound generator 4. As shown in FIG. In this embodiment, the following circuit is constructed in order to make the integral waveform as a voiced sound sound source liquid-resistant.

シフトレジスタSRには、ピンチ周期にしたがって、初
期値が設定され、次の回路ループによってその値が次々
に変化させられる。すなわら、シフ1−レジスタSRの
出力は、一方において演算回路FAに人力として供給さ
れる。また、他方において、特に制限されないが、遅延
回路DLによって、その1/2ないし1/16のように
値に変換される。この遅延回路DLは、特に制限されな
いが、D型フリップフロップにより構成され、上記シフ
トレジスタSRの内容を遅延させること、言い換えれば
、−1ピントないし4ビット分遅らせることによって、
1/2ないし1/16の値を形成する。そして、マルチ
プレクサMPXを通して選択的に上記演算回路FAに入
力される。この演算回路FAは、上記シフトレジスタS
Rの値から上記マルチプレクサMPXを通して入力され
た値を減算し、その出力を上記シフトレジスタSRに再
び人力する。上記の回路ループにより、1つのピッチ周
期内で複数回の演算を行うものである。
An initial value is set in the shift register SR according to the pinch cycle, and the value is successively changed by the next circuit loop. That is, the output of the shift 1 register SR is supplied on the one hand to the arithmetic circuit FA as human power. On the other hand, although not particularly limited, it is converted into a value of 1/2 to 1/16 by the delay circuit DL. This delay circuit DL is constituted by a D-type flip-flop, although it is not particularly limited, and delays the contents of the shift register SR, in other words, by delaying the contents by -1 pint to 4 bits.
Forms a value of 1/2 to 1/16. The signal is then selectively input to the arithmetic circuit FA through the multiplexer MPX. This arithmetic circuit FA includes the shift register S
The value inputted through the multiplexer MPX is subtracted from the value of R, and the output is input again to the shift register SR. The circuit loop described above performs a plurality of calculations within one pitch period.

このように変化させられたシフトレジスタSRの値は、
所定のタイミングによってう・ノチ回路FFに取り出さ
れて、積分波形を構成するデータを出力する。
The value of the shift register SR changed in this way is
At a predetermined timing, the data is taken out to the U-nochi circuit FF and outputs data constituting an integral waveform.

この実施例の有声音発生器4の動作を第3図に従って説
明する。
The operation of the voiced sound generator 4 of this embodiment will be explained with reference to FIG.

同図(a)には、マルチプレクサMPXによって1/4
の値を選択した場合が示されている。
In the same figure (a), 1/4 is output by multiplexer MPX.
The case where the value of is selected is shown.

シフトレジスタSRに人力された初期値xOから上記1
/4の値を減算してシフトレジスタSRに入力する動作
を繰り返すことにより、同図(a)に示すような値xO
〜x3・・のような積分特性を示すデータを形成するこ
とができる。
1 above from the initial value xO manually input to the shift register SR
By repeating the operation of subtracting the value of /4 and inputting it to the shift register SR, the value xO as shown in FIG.
It is possible to form data showing an integral characteristic such as ~x3...

上記データxO〜x3・・は、ランチ回路F’Fを通し
て取り出されて出力されるものとなる。
The data xO to x3 . . . are taken out through the launch circuit F'F and output.

同図(b)には、上記マルチプレクサM P Xによっ
て1/8を選択した場合が示されている。
FIG. 6B shows a case where 1/8 is selected by the multiplexer M P X.

シフトレジスタSRに入力された初期値xOから上記1
/8の値を減算してシフトレジスタSRに入力する動作
を繰り返すことにより、同図(b)に示すような値x 
O−x 3・・のような積分特性を示すデータを形成す
ることができる。
1 above from the initial value xO input to the shift register SR
By repeating the operation of subtracting the value of /8 and inputting it to the shift register SR, the value x as shown in FIG.
Data showing integral characteristics such as O-x 3... can be generated.

上記の実施例では、ランチ回路FFの取込み周期と、上
記回路ループでの演算周期を一致させた場合について説
明したが、上記演算周期を1/2のように高速化するこ
とによって、例えば1/4+1/8づつ減算するように
することによって、より多Kvi頬の積分波形を得るこ
ともできる。
In the above embodiment, a case has been described in which the acquisition period of the launch circuit FF and the calculation period of the circuit loop are made to match. However, by speeding up the calculation period to 1/2, for example, By subtracting by 4+1/8, it is also possible to obtain an integral waveform of a cheek with more Kvi.

〔効 果〕〔effect〕

(1)上記の演算動作によりシフトレジスタSRの内容
が次々に変化させられた積分波形を得ることができ、マ
ルチプレクサMPXの切り換えによってその特性を可変
にすることができるから原音声における個人差に応じノ
こ最適の積分特性のもとての合成音声を形成することに
よって合成音声の音質の向上を図ることができるという
効果が得られる。
(1) Through the above calculation operation, it is possible to obtain an integral waveform in which the contents of the shift register SR are successively changed, and its characteristics can be made variable by switching the multiplexer MPX, so that it can be adjusted to suit individual differences in the original voice. By forming the original synthesized speech based on the optimal integral characteristic, it is possible to improve the sound quality of the synthesized speech.

(2)上記(1)により、音声合成装置の使用者の好み
に応じた音質の合成音声を発音させることができるので
機能の向上を図ることもできるという効果が得られる。
(2) According to (1) above, it is possible to produce synthesized speech with a quality that matches the preference of the user of the speech synthesis device, so that it is possible to improve the functionality.

(3)ディジタル回路で構成することができるので、音
声合成用半導体集積回路装置ICIに内蔵させることが
できる。
(3) Since it can be configured with a digital circuit, it can be built into the semiconductor integrated circuit device ICI for speech synthesis.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能であることはいう、までもない。例えば、シフトレジ
スタの内容の1/2n値を形成する回路は、上記遅延回
路の他、バレルシフタのようにシフトレジスタを並列的
に読み出してnピントのシフトダウンを行わせる回路を
用いるものであってもよい。この場合には、1つのクロ
ックによって、nビットのシフト動作を行うことができ
るから、高速動作を実現することができる。
Although the invention made by the present inventor has been specifically explained based on Examples above, this invention is not limited to the above Examples (although it is possible to make various changes without departing from the gist of the invention). For example, in addition to the above-mentioned delay circuit, a circuit that forms the 1/2n value of the contents of a shift register includes a circuit such as a barrel shifter that reads out the shift register in parallel and performs a downshift of n points. In this case, n-bit shift operation can be performed using one clock, so high-speed operation can be achieved.

また、積分波形を得るためのマルチプレクサMPXの切
り換え動作は、1つのデータx1〜xnを得る都度、切
り換えることによって、減算する値を可変とするもので
あってもよい。このような動作によって、得られる積分
波形の種類を極めて多くすることができる。
Further, the switching operation of the multiplexer MPX for obtaining the integral waveform may be such that the value to be subtracted is made variable by switching the switching operation each time one piece of data x1 to xn is obtained. Such an operation makes it possible to greatly increase the variety of integral waveforms that can be obtained.

〔利用分野〕[Application field]

音声合成方式は、特徴パラメータにより原音声を復元す
るもの、例えばLS’P(線スペクトル対)等何であっ
てもよい。このように積分波形を有声音源とする音声合
成装置に広く利用するでとができるものである。
The speech synthesis method may be any method that restores the original speech using characteristic parameters, such as LS'P (line spectrum pair). As described above, the present invention can be widely used in speech synthesis devices that use integral waveforms as voiced sound sources.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図には、この発明の一実施例を示すブロック図、 第2図は、その有声音発生器の一実施例を示すブロック
図、 第31g1(a)、  (b)は、その動作を説明する
だめの積分特性を示す特性図である。 1・・インターフェイス、2・・パラメータ復号化回路
、3・・パラメータ補間回路、4・・有声音発生器、5
・・雑音発生器、6・・Kスタツク、7・・ディジタル
フィルク、8・・D/A変換器、ROM・・リード・オ
ンリー・メモリ、SR・・シフトレジスタ、FF・・ラ
ンチ回路、FA・・演算回路、、DL・・遅延回路、M
PX・・マルチプレクサ 代理人弁理士 高欄 明夫 第  1  図 第  2  図 第  3  図 (t2−)
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a block diagram showing an embodiment of the voiced sound generator, and 31g1(a) and (b) show its operation. FIG. 3 is a characteristic diagram showing an integral characteristic that is beyond description. 1. Interface, 2. Parameter decoding circuit, 3. Parameter interpolation circuit, 4. Voiced sound generator, 5
・・Noise generator, 6・・K stack, 7・・Digital filter, 8・・D/A converter, ROM・・Read only memory, SR・・Shift register, FF・・Launch circuit, FA・・Arithmetic circuit, DL・・Delay circuit, M
PX... Multiplexer agent Akio Takaran Figure 1 Figure 2 Figure 3 (t2-)

Claims (1)

【特許請求の範囲】 1、積分波形を有声音の音源とする音声合成装置におい
て、上記音源は、ピッチ周期により初期値が設定された
レジスタと、このレジスタの内容を1/2”を形成する
回路と、上記レジスタの内容から上記1/2″を減算し
て上記レジスタに人力する演算回路とからなりピンチ周
期内に複数回の演算を行う回路ループと、所定のタイミ
ングでレジスタの内容を取り出すランチ回路とを含み、
ランチ回路の出力から可変にした積分波形をiMること
を特徴とする音声合成装置。 2、上記音声合成装置は、偏自己相関係数を特徴パラメ
ータとするものであることを特徴とする特許請求の範囲
第1項記載の音声合成装置。
[Claims] 1. In a speech synthesis device that uses an integral waveform as a voiced sound source, the sound source has a register whose initial value is set according to a pitch period, and the contents of this register form 1/2". A circuit loop consisting of a circuit, an arithmetic circuit that subtracts the above 1/2'' from the contents of the register and manually inputs it to the register, and a circuit loop that performs calculations multiple times within a pinch period, and extracts the contents of the register at a predetermined timing. including a launch circuit,
A speech synthesis device characterized in that it generates a variable integral waveform from the output of a launch circuit. 2. The speech synthesis device according to claim 1, wherein the speech synthesis device uses a partial autocorrelation coefficient as a characteristic parameter.
JP58034567A 1983-03-04 1983-03-04 Voice synthesizer Pending JPS59160194A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58034567A JPS59160194A (en) 1983-03-04 1983-03-04 Voice synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58034567A JPS59160194A (en) 1983-03-04 1983-03-04 Voice synthesizer

Publications (1)

Publication Number Publication Date
JPS59160194A true JPS59160194A (en) 1984-09-10

Family

ID=12417894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58034567A Pending JPS59160194A (en) 1983-03-04 1983-03-04 Voice synthesizer

Country Status (1)

Country Link
JP (1) JPS59160194A (en)

Similar Documents

Publication Publication Date Title
JP4076887B2 (en) Vocoder device
JP2580774B2 (en) Music synthesizer
JPS59160194A (en) Voice synthesizer
JPS62109093A (en) Waveform synthesizer
JPH1078791A (en) Pitch converter
US4805508A (en) Sound synthesizing circuit
JPS6035077B2 (en) electronic musical instruments
JPS58161000A (en) Voice synthesizer
JPS61138994A (en) Electronic musical instrument
JPS6022191A (en) Sound source apparatus
JPS6024960B2 (en) Musical sound synthesis method
US5873063A (en) LSP speech synthesis device
JPS59104698A (en) Voice synthsizer
JPS58168097A (en) Voice synthesizer
JP3727110B2 (en) Music synthesizer
JP2661601B2 (en) Waveform synthesizer
JP3404953B2 (en) Music synthesizer
JPS6167900A (en) Voice synthesizer
JPS58177026A (en) Digital filter device of electronic musical instrument
JPH0519768A (en) Musical tone synthesis device
KR970009443B1 (en) Integrated circuit in musical instrument
JPH05181497A (en) Pitch conversion device
JPS6194100A (en) Voice synthesizer
JPS58168095A (en) Voice synthesizer
JP2003015679A (en) Device and method for generating voice