JPS60245152A - 半導体装置実装用焼成基板およびその製造方法 - Google Patents

半導体装置実装用焼成基板およびその製造方法

Info

Publication number
JPS60245152A
JPS60245152A JP59100389A JP10038984A JPS60245152A JP S60245152 A JPS60245152 A JP S60245152A JP 59100389 A JP59100389 A JP 59100389A JP 10038984 A JP10038984 A JP 10038984A JP S60245152 A JPS60245152 A JP S60245152A
Authority
JP
Japan
Prior art keywords
substrate
alumina
borosilicate glass
powder
conductive metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59100389A
Other languages
English (en)
Other versions
JPH0451059B2 (ja
Inventor
Kishio Yokouchi
貴志男 横内
Nobuo Kamehara
亀原 伸男
Hirozo Yokoyama
横山 博三
Hiromi Ogawa
小川 弘美
Kazuaki Kurihara
和明 栗原
Yoshihiko Imanaka
佳彦 今中
Koichi Niwa
丹羽 紘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59100389A priority Critical patent/JPS60245152A/ja
Publication of JPS60245152A publication Critical patent/JPS60245152A/ja
Publication of JPH0451059B2 publication Critical patent/JPH0451059B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 10発明の技術分野 本発明は、工0.L8工 などの半導体装置を塔載する
ための焼成基板に関するものでめる。本発明を、複数個
の半導体装置チップを塔載する多層回路基板に適用する
ことは特に好1[7い。 ゛b、技術の背景 半導体装置(例えば、LE3I)は、近年、高性能、高
集積化されてきているとはいえ、複数のLSI チップ
でもってひとつのシステム(あるいはユニット)を構成
する場合に、従来の実装方法ではひとつのチップを有す
るDIP 形パッケージヲ複数個プリント基板に取り付
けていた。しかしながら、この実装方法ではチップ間を
接続する配線や負荷による遅延時間が問題となplより
高密度実装する方法が提案されてきた。例えば、合成樹
脂材料を用いた多層回路基板に複数チップを塔載する方
法であシ、この場合には、チップの発熱が問題となって
、合成mm基板は耐熱が不十分であり、熱伝導−4?7
+L低く、そして熱膨張係数がチップの半2.9体材料
とは違っているなとの問題かある。
−万、セラミ’)り多1曽回路基板は合成樹脂製のもの
よりも態勢性および熱伝導性が良くかつ熱膨張係数かチ
ップ半導体に近いので、各種の提案がなさイ1.ている
(例えば、田村敬;「マルチチップパッケージ用セラミ
7り多層基板」、電子材料、VO’1.21 、 No
、 11 、1982年11月号、(株)工業Wム1i
!]−会、99.64−69.74、参照)。
C1従来技術と問題点 セラミック多層回路基板ケアルミナとカラスとの混合物
の焼結によって栴1jZ−する場合に、アルミナの割合
が商いと焼結温度も高くなり、配線導体にモリブデン又
はタングステンなとの尚融点金属相石奮用いなければな
らない。しかしながら、これら尚融虞金へ材料′て゛は
電気抵抗が比較的高いので、銅、金、銀りるいはいずれ
かの合金などの尚導電性金属材料を使用することが望ま
し、い。また、アルミナは誘′a率が8〜9.5と高く
@′号の伝導遅延につながるので、誘電率のより小ぢい
材料を混合割合を筒めて使用するのか望−ましい。そこ
で、アルミナと比べると融点が低くかつ誘電率が低いガ
ラスの割合を高りて、焼結温度をこれら高4電性金属材
料の融点(銅の融点1083℃、金の融点1063℃、
銀の融点961℃よりも低くシ、かつ誘電率を下げたガ
ラス−セラミック多層基板が提案され−Cいた(例えば
、本出願人による特願昭57−101990号、昭和5
7年6月16日出願日、参照)。この場合には、アルミ
ナおよび硼珪酸ガラス等からなる基体と銅等の高導電性
材料との焼結基板である。この焼成基板では焼成温度が
800ないし900℃と比較的低く設足されておシ、バ
インダー抜きが十分に行なわれないので、回路基板の絶
縁耐圧が低くなる欠点があった。lだ、高密度実装する
ためには、基板の祠密な寸法制御(すなわち、焼成時の
収縮が一定でかつ再現性が良いこと)が1童であるが、
従来は収縮が約20%と大きくかつ±1%もバラツクこ
とかあった。
d1発明の目的 本発明の目的は、従来よりも十分なバインダー抜きを行
なうことができて絶縁耐圧が高められ、誘電率が不埒く
され、かつ焼成時の収縮が小さくちれた半導体装置火装
用のガラス−セラミック焼成基板?提供することである
。また、本発明の別の目的はこの焼成基板の製造方法を
提供1−ることでおる。
e1発発明)構成 上述の目的が、筒導電性金属配線層を有し、アルミナと
、硼珪酸ガラスと、窒化アルミニウムとの焼成体からな
る半導体装置実装用焼成基板によって達成ちれる。そし
てこの焼成基板を製造する方法d1アルミナ粉末と、硼
珪酸ガラス粉末と、アルミニウム粉末と會バインダーと
共に混練しグリーンシートを形成し、このグリーンシー
ト上に尚導電性金属のペーストに配線パターンに印刷(
−1そして、クリーンシート電ラミネートし、窒素雰囲
気中で焼pyすることを営んでなる。
面専電性金属か銅、金、銀又はこれら金属のいずれかの
合金′t″あることは好ましい。
アルミナと、硼珪酸ガラスと、アルミニウムとの混合物
を焼成する温度は、グリーンシート形成のために添加し
たバインダー抜きを十分に行なうために、従来の800
〜900℃よりも尚くかつ上述した尚導電性金属の融点
よりも少し低い温度であるのが好ましく、そうなるよう
に混合割合を次のようにするのが望ましい。
アルミナ:20〜7 Q wf% (好゛ましくは20〜5 Q wf%)硼珪酸ガラス:
20〜7 Q wf% (好貰しくけ40〜5 Q wf%) アルミニウム=10〜40 Wf裂 (好筐しくは10〜20 Wf%) アルミニウム粉末は窒素雰囲気中で加熱てれると窒素と
反応しで窒化7^ミニウムとなり、その際に体積が1.
7倍に増加するので、焼成時の収縮を補償して収縮率を
小さくすることができる。窒化アルミニウムの誘電率は
8〜9である。なお、アルミナの誘電率は8〜9であp
lそして硼珪酸ガラスの誘電率は4〜5である。
f、笑雄側 以下、本発明を1配芙施例によって詳細に目;l四重る
アルミナ粉末、砿珪版カラス粉末およびアルミニウム粉
末をボールミルに入れ、さらに俗剤、可塑剤、樹脂のバ
インダーを加えて48時間ミリングしてスラリーとした
。このスラリーの組成ヲ第1表に示す。
第1表 このスラリーtドクターブレード法によって厚さ0.3
4mのグリーンシートに成形した。このグリーンシート
を所定寸法に切断し、バイアホールの形成の拐抜きを行
った。粘度を30〜100P(ポアズ)に調整した銅ペ
ース) k−スクリーン印刷法でもって、丑ずバイアホ
ールに充填1次に信号層あるいは電源層となる導体配線
パターン會グリーンシート上に形成した。このようなグ
リーンシートを積層して、130℃に加熱しながら30
分間30MPaの加圧でラミネートした。ラミネートし
たもの全アルミニウムが窒素と反応しかつ銅ベーストが
酸化しないように窒素雰囲気(酸系@度5 ppm以下
)中にて焼成した。焼成は、まず、400℃の温度で1
0時間、800〜900℃の温度で10時間、そして1
000℃の温度で5時間加熱することによって行なった
。酸素磯度はできるだけ低くしたほうが良いが、市販の
窒素ガスは2〜31)pmの酸素が含有されていること
などから多少存在するも、51)Pm以下程度であれば
実際上は問題はない。
このようにして製造されたガラス−セラミック多層(ロ
)路基板は、その焼結″a度が98チ以上と高く、樹脂
バインダーの炭素残置が40 pPmと少ないので高い
絶縁耐圧を示し、かつ焼成時の体積収縮率が約10%で
めった。この収縮率の再現性は±0.8%でめり、従来
よりも正確な寸法制御が可能となる。また、焼成基板の
曲は強度が20〜30 Kg / m” と優れ、誘電
率が6と低いので、伝送遅延はF3 Q PS、名と小
さい。
g1発明の効果 本発明によれは、銅などの高導電性金属配線層を有し、
樹脂バインダーが十分に分解飛散して炭素残置の少ない
ことによる絶縁耐圧が高く、焼成時の収縮率が小さく、
誘電率の小さいガラス−セラミック回路基板が得られる
。複数個のL8エチップを塔載する場合だけでなく1個
のLSIチップを収答するパッケージにも本発明が適用
できる。

Claims (1)

  1. 【特許請求の範囲】 1、高4電住金属配線層を有し、アルミナと、硼珪酸ガ
    ラスと、窒化アルミニウムとの焼成体からなる半導体装
    置実装用焼成基板。 2、前記高導電性金属配線層は、銅、金、銀又はこれら
    金属のいずれかの合金からなる特許請求の範囲第1項記
    載の焼成基板。 3、 アルミナ粉末と、硼珪酸ガラス粉末と、アルミニ
    ウム粉末とをバインダーと共に混練しグリーンシートを
    形成し、このグリーンシート土に高導電性金属のベース
    lr配線パターンに印刷し、そして、グリーンシート會
    うミネーN〜、窒素雰囲気中で焼成1゛ることによって
    製造される半導体装i1実装用焼成基板めIR寡ケ浅。 4、前記高導電性金属が銅、金、銀又はこれら金属のい
    ずれかの合金でおる特許請求の範囲第3項記載の1LL
    欠i氏。
JP59100389A 1984-05-21 1984-05-21 半導体装置実装用焼成基板およびその製造方法 Granted JPS60245152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59100389A JPS60245152A (ja) 1984-05-21 1984-05-21 半導体装置実装用焼成基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59100389A JPS60245152A (ja) 1984-05-21 1984-05-21 半導体装置実装用焼成基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPS60245152A true JPS60245152A (ja) 1985-12-04
JPH0451059B2 JPH0451059B2 (ja) 1992-08-18

Family

ID=14272639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59100389A Granted JPS60245152A (ja) 1984-05-21 1984-05-21 半導体装置実装用焼成基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPS60245152A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01317157A (ja) * 1988-03-04 1989-12-21 Hitachi Ltd 機能性セラミックス物品の製造方法
US5102749A (en) * 1988-01-27 1992-04-07 W. R. Grace & Co.-Conn. Electronic package comprising aluminum nitride and aluminum nitride-borosilicate glass composite

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102749A (en) * 1988-01-27 1992-04-07 W. R. Grace & Co.-Conn. Electronic package comprising aluminum nitride and aluminum nitride-borosilicate glass composite
JPH01317157A (ja) * 1988-03-04 1989-12-21 Hitachi Ltd 機能性セラミックス物品の製造方法

Also Published As

Publication number Publication date
JPH0451059B2 (ja) 1992-08-18

Similar Documents

Publication Publication Date Title
JPS60245152A (ja) 半導体装置実装用焼成基板およびその製造方法
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JP3216260B2 (ja) 低温焼成セラミックス多層基板及びその製造方法
JPH01167291A (ja) セラミック用メタライズ組成物
JPH0636473B2 (ja) 多層セラミツク基板
JPH1153940A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH0544840B2 (ja)
JPH029473B2 (ja)
JPS60254638A (ja) 半導体装置実装用ガラス−セラミツク基板
JPH02166793A (ja) 多層セラミック回路基板の製造方法
JP2754806B2 (ja) 窒化アルミニウム基板用導体ペースト
JPH0337758B2 (ja)
JP2004165274A (ja) 低温焼成セラミック回路基板の製造方法
JPH01155686A (ja) 窒化アルミニウム多層基板およびその製造方法
JPH01155685A (ja) 窒化アルミニウム多層基板の製造方法
JPH01120096A (ja) 多層回路基板
JPH0636474B2 (ja) 多層セラミック配線基板の製造方法
JPH01286494A (ja) 低温焼成セラミック基板の製造方法
JPS60245154A (ja) 半導体装置実装用多層基板
JPS6225486A (ja) 低温焼結セラミツク多層基板の製造方法
JPH0634442B2 (ja) ムライト配線基板の製造方法
JPH0523077B2 (ja)
JPH01300584A (ja) 多層配線回路基板
JPH027495A (ja) 窒化アルミニウム多層基板の製造方法
JPH0462449B2 (ja)