JPS60244106A - Current mirror circuit - Google Patents
Current mirror circuitInfo
- Publication number
- JPS60244106A JPS60244106A JP59098515A JP9851584A JPS60244106A JP S60244106 A JPS60244106 A JP S60244106A JP 59098515 A JP59098515 A JP 59098515A JP 9851584 A JP9851584 A JP 9851584A JP S60244106 A JPS60244106 A JP S60244106A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- npn
- collector
- current
- pnp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
（技術分野）
この発明は、集積回路におけるカレントミラー回路に関
する。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a current mirror circuit in an integrated circuit.
（従来技術）
従来、送シ出し型（電流ドライブ出力を有するもの）の
カレントミラー回路は、集積回路において非常によく使
用されているが、一般に定電流特性が非常に悪いラテラ
ル構造のＰＮＰ型トランジスタを使用せざる得ないため
、基準電流値と出力ミラー電流値に差が生じ、正確な定
電流値を規定しにくいという欠点があった。(Prior art) Current mirror circuits of the feed-out type (having a current drive output) have been very commonly used in integrated circuits, but they are generally made of PNP transistors with a lateral structure that have very poor constant current characteristics. This has the disadvantage that there is a difference between the reference current value and the output mirror current value, making it difficult to specify an accurate constant current value.
この点を詳述すると、第２図は従来の送シ出し型のカレ
ントミラー回路全示し、１１は電源端子、Ｑｌｌ〜ＱＩ
Ｈはラテラル構造のＰＮＰ型トランシ“スタ、■は基準
電流、■′は出力ミラー電流である。To explain this point in detail, FIG. 2 shows the entire conventional feed-out type current mirror circuit, in which 11 is a power supply terminal, Qll to QI
H is a PNP transistor with a lateral structure, ■ is a reference current, and ■' is an output mirror current.
また、第３図は、一般に集積回路に使用されるラテラル
構造のＰＮＰ型トランジスタのコレクタ電流ＩＣの飽和
電流特性である。この図のように、ラテラル構造のＰ
Ｎ’Ｐ型トランジスタは、コレクタ電流ｒｃの飽和電流
特性が悪く、コレクターエミッタ間電圧ＶＣＥによって
コレクタ電流Ｉｃが大幅に変化する。Furthermore, FIG. 3 shows the saturation current characteristics of the collector current IC of a PNP transistor with a lateral structure generally used in integrated circuits. As shown in this figure, P of the lateral structure
The N'P type transistor has poor saturation current characteristics of the collector current rc, and the collector current Ic changes significantly depending on the collector-emitter voltage VCE.
したがって、本来カレントミラー回路においては基準電
流Ｉ−出出足ミラー電流′でなければならないが、第２
図のような従来の回路においては、ＰＮＰ型トランジス
タＱｓｓのコレクタ電圧力、電源端子］１の電圧よりＶ
ｎｖ（ペース・エミッタ間電圧）２段分下がった電位°
にクランプされるので、これとＰＮＰ型トランジスタ。Therefore, originally in a current mirror circuit, the reference current I must be minus the output mirror current', but the second
In the conventional circuit shown in the figure, the collector voltage of the PNP transistor Qss is lower than the voltage at the power supply terminal 1 by V
nv (pace-emitter voltage) potential decreased by two steps °
Since it is clamped to, this and a PNP type transistor.
１３〜Ｑｉｎのコレクタ電位が同電位である場合以外は
Ｉ ＝ Ｉ’が成り立たなくなる。I=I' does not hold unless the collector potentials of 13 to Qin are at the same potential.
なお、以上のような従来に関する文献としては、アナロ
グ集積回路（近代科学社）４章、定電流段が挙げられる
。Incidentally, examples of literature related to the above-mentioned conventional circuit include Analog Integrated Circuit (Kinda Kagakusha), Chapter 4, Constant Current Stage.
（発明の目的）
この発明は上記の点に鑑みなされたもので、その目的は
、基準電流値と出方ミラー電流値とを一致させ、定電流
値を正確に決定できるようにすることにある。(Object of the invention) This invention was made in view of the above points, and its purpose is to match the reference current value and the output mirror current value so that the constant current value can be determined accurately. .
（発明の概要）
この発明の要点は、一般に集積回路で使用される送シ出
しくソース）型のカレントミラー回路に、差動動作をす
るＮＰＮ型のトランジスタを２つ設けることによシ、基
準電流値と出刃ミラー電流値とを一致させることにある
。(Summary of the Invention) The main point of the present invention is to provide a standard current mirror circuit by providing two NPN transistors that perform differential operation in a current mirror circuit of the type that is generally used in integrated circuits. The purpose is to match the current value and the blade mirror current value.
（実施例）
以下この発明の一実施例を図面を参照して説明する。第
１図はこの発明の一実施例を示す回路図である。この図
において、２Ｉけ電源電圧端子で、この端子２１に第１
のＰＮＰ型トランシ９スタ。２゜のエミッタが接続され
る。この第１のＰＮＰ型トランジスタＱ２１のエミッタ
には、複数の第２のＰＮＰ型トランジスタＱ！４〜Ｑ２
ｎのエミッタカ共通接続される。また、第２のＰＮＰ型
トランシ゛スタＱ２４〜Ｑ２ｎのペースが第１のＰＮＰ
型トランソスタＱ２１のペースに接続されている。この
第１と第２０ＰＮＰ型トランジスｌ’ Ｑ２１ ｒ Ｑ
１０〜Ｑｎ ノペース接続点には、第１のＮＰＮ型トラ
ンジスタＱ２ｍのコレクタが接続され、この第１のＮＰ
Ｎ型トランジスタＱ１２ｓのペースに基準電圧端子２２
に接続される。また、第１のＮＰＮ型トランジスタＱａ
ｓのエミッタに第２のＮＰＮ型トランジスタＱ２２のエ
ミッタが接続されている。この第１と第２のＮＰＮ型ト
ランジスタＱｚａ ｌ Ｑ２２のエミッタ接続点と接地
間には電流源２３が接続される。また、前記第２のＮＰ
ＮＰＮＰトランジスタＱ２２コレクタが前記電源電圧端
子２１に接続される一方、ベースカ前記第１のＰＮＰ型
トランジスタＱ２１のコレクタに接続される。(Embodiment) An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing one embodiment of the present invention. In this figure, there are 2I power supply voltage terminals, and the first terminal is connected to this terminal 21.
PNP type transistor 9 star. A 2° emitter is connected. The emitter of the first PNP transistor Q21 is connected to a plurality of second PNP transistors Q! 4~Q2
n emitters are commonly connected. Further, the pace of the second PNP type transistors Q24 to Q2n is the same as that of the first PNP type transistor.
It is connected to the pace of type transostor Q21. These first and 20th PNP type transistors l' Q21 r Q
The collector of the first NPN transistor Q2m is connected to the node No. 10 to Qn, and the collector of the first NPN transistor Q2m is connected to the
Reference voltage terminal 22 is connected to the pace of N-type transistor Q12s.
connected to. In addition, the first NPN transistor Qa
The emitter of the second NPN transistor Q22 is connected to the emitter of the transistor Q22. A current source 23 is connected between the emitter connection point of the first and second NPN transistors Qzal Q22 and ground. Further, the second NP
The collector of the NPNP transistor Q22 is connected to the power supply voltage terminal 21, while the base of the transistor Q22 is connected to the collector of the first PNP transistor Q21.
このように構成された回路の動作を説明する。The operation of the circuit configured in this way will be explained.
この回路においては、基準電圧端子２２に、第２のＰＮ
Ｐ型トランジスタＱ２４〜Ｑ２ｎで使われるコレクタ電
圧と同等の電圧を印加する。In this circuit, a second PN is connected to the reference voltage terminal 22.
A voltage equivalent to the collector voltage used in P-type transistors Q24 to Q2n is applied.
一方、この回路においては、第１のＮＰＮ型トランジス
タＱ２ｓのエミッタと第２のＮＰＮ型トランジスタＱ２
２のエミッタが互いに接続されているので、第２のＮＰ
Ｎ型トランジスタＱｚｚの斗−スＪ−笛１のＮｐＮ泪１
にランυフ々亀−のＲ−ブシ；面電位になるように動作
する。よって、前述のように、第２のＰＮＰ型トランジ
スタＱｘａ〜Ｑ２ｎで使われるコレクタ電圧と同等の電
圧を基準電圧端子２２に印加しておけば、第２のＮＰＮ
型トランソスタＱｚｚのペース電位すなわち第１のＰＮ
Ｐ型トランジスタＱ２１のコレクタ電圧を、第２のＰＮ
Ｐ型トランジスタＱ！４〜Ｑｚｎで使用されるコレクタ
′電圧と一致させることができる。On the other hand, in this circuit, the emitter of the first NPN transistor Q2s and the second NPN transistor Q2s
Since the two emitters are connected to each other, the second NP
N-type transistor Qzz doo-su J-whistle 1 NpN tear 1
The R-brush of the run υ is operated so that the surface potential becomes the same. Therefore, as described above, if a voltage equivalent to the collector voltage used in the second PNP transistors Qxa to Q2n is applied to the reference voltage terminal 22, the second NPN
The pace potential of the type transoster Qzz, that is, the first PN
The collector voltage of the P-type transistor Q21 is set to the second PN
P-type transistor Q! 4 to Qzn can match the collector' voltage used.
また、第１のＰＮＰ型トランジスタＱ２１ト第２のＰＮ
Ｐ型トランジスタＱ２４〜Ｑｚｎのペースとエミッタが
各々共通であるから、これらトランジスタＱ２１ ｒ
Ｑ２４〜Ｑ２ｎの構造が等しいとすれば同一バイアスと
なる。In addition, the first PNP transistor Q21 and the second PNP transistor Q21
Since the pace and emitter of the P-type transistors Q24 to Qzn are common, these transistors Q21 r
If the structures of Q24 to Q2n are the same, they will have the same bias.
したがって、第１および第２のＮＰＮ型トランジスタＱ
２３ 、 Ｑ２２をパーティカル構造で作力、それゆえ
電流利得が高いことから第１および第２のＮＰＮ型トラ
ンジスタＱ２３ ＋ Ｑｚｚのベース電流を無視すれば
、第１図の回路においてはＩ ＝ Ｉ’の式（Ｉは第１
のＰＮＰ型トランシ“スタＱ２□を介して流れる基珈雷
流＋ Ｉ’けＭ！、２のＰＮＰ刑トランジスタ（ｈ４〜
Ｑ２ｎ ｔ”介して流れる出力ミラー電流）が成夕立ち
、Ｉ′の電流値の決定がしやすくなる。Therefore, the first and second NPN transistors Q
23. Since Q22 has a particle structure and therefore has a high current gain, if the base currents of the first and second NPN transistors Q23 + Qzz are ignored, in the circuit of Fig. 1, I = I'. (I is the first
The fundamental current flowing through the PNP transistor Q2□+ I'keM!,
The output mirror current flowing through Q2n t'' is established, making it easier to determine the current value of I'.
なお、上記動作のための条件としては、下記不等式（１
）を満足しなければならない。Note that the conditions for the above operation are the following inequality (1
) must be satisfied.
Ｘｎ
ＩＩ＞□ ・・・・・・（１）
βｐ
ここで、ＩＩは第１および第２のＮＰＮ型トランジスタ
Ｑｚａ ｒ Ｑｚｚの共通エミッタ部電流源２３の電゛
流、Ｉけ基準電流値、ｎは定電流源の個数（図で説明す
ると、ＰＮＰ型トランジスタＱ２１１Ｑ２４〜Ｑｚｎの
個数）、βｐは定電流源用ＰＮＰ型トランジスタの電流
利得である。Xn II>□ ...(1) βp Here, II is the current of the common emitter current source 23 of the first and second NPN transistors Qza r Qzz, I is the reference current value, n is the number of constant current sources (to explain with a diagram, the number of PNP transistors Q211Q24 to Qzn), and βp is the current gain of the PNP transistor for the constant current source.
また、第１図の回路において、第１および第２のＮＰＮ
型トランジスタＱ２３ｒ Ｑ２２け差動動作をするため
、第２のＮＰＮ型トランジスタＱｚｚのコレクタ電流と
第１のＮＰＮ型トランジスタＱｚｓめコレクタ電流は等
しい方が望ましい。っまシ、第１のＮＰＮ型トランジス
タＱｚｓのコレクタ電流をＩｃ３３ とすれば、次式（
２）のようになる。Furthermore, in the circuit of FIG. 1, the first and second NPN
Since the transistors Q23r and Q22 operate differentially, it is desirable that the collector current of the second NPN transistor Qzz and the collector current of the first NPN transistor Qzs be equal. If the collector current of the first NPN transistor Qzs is Ic33, then the following equation (
2).
Ｘｎ
■（３３＝□ ・・・・・・（２）
βｐ
よって、第２のＮＰＮ型トランシ９スタＱｉｚのコレク
タにも同等のコレクタ電流を流すためには、次式（３）
を満足することになる。Xn ■(33=□ ......(2) βp Therefore, in order to flow the same collector current to the collector of the second NPN transistor 9-star Qiz, the following equation (3) is used.
will be satisfied.
工・＝尤王ユ×２ ・・・・・・（３）βｐ
なお、第１図の一実施例では、第１のＰＮＰ型トランソ
スタＱ２１のエミッタが電、源電圧端子２１に直結され
ているが、間に抵抗全介在させてもよい。同様に、第２
のＰＮＰ型トランシ゛スタ（ｈ４〜Ｑ２ｎのエミッタと
電源電圧端子２１間に抵抗全介在させてもよい。In the embodiment shown in FIG. 1, the emitter of the first PNP type transformer Q21 is directly connected to the power source voltage terminal 21. However, it is also possible to completely interpose a resistor between them. Similarly, the second
A resistor may be entirely interposed between the emitters of PNP type transistors (h4 to Q2n and the power supply voltage terminal 21).
また、第２のＰＮＰ型トランシ゛スタは少なくとも１つ
めればよい。Furthermore, it is sufficient to provide at least one second PNP type transistor.
（発明の効果）
以上詳述したように、この発明のカレントミラー回路に
よれば、差動動作する２つのＮＰＮ型トランシ゛スタを
設けて、基準電流を得るためのＰＮＰ型トランソスタの
コレクタ電圧と、出力ミラー電流ヲ得るためのＰＮＰ型
トランシ９スタで使用されるコレクタ電圧とを一致させ
るようにしたので、基準電流値と出力ミラー電流値上一
致させることができ、定電流全正確に決定することカニ
できる。(Effects of the Invention) As detailed above, according to the current mirror circuit of the present invention, two NPN type transistors that operate differentially are provided, and the collector voltage of the PNP type transistor for obtaining a reference current and the output Since the collector voltage used in the PNP type transistor 9 to obtain the mirror current is made to match, the reference current value and the output mirror current value can be matched, making it possible to accurately determine the constant current. can.
第１図はこの発明のカレントミラー回路の一実施例を示
す回路図、第２図は従来のカレントミラー回路の回路図
、第３図はラテラル構造のＰＮＰ型トラ／ジヌタのコレ
クタ電流の飽和電流特性図である。
２１・・・電源電圧端子、２２・・・基準電圧端子、２
３・・・電流源、Ｑ２１・・・第１のＰＮＰ型トランシ
“スタ、Ｑｚｚ・・・第２のＮＰＮＷトランジスタ、Ｑ
２ｍ・・・第１のＮＰＮ型ト；ンジスタ、Ｑ２３〜Ｑ２
ｎ・・・第２のＰＮＰ型トランシ“スタ。
特許出願人 沖電気工業株式会社
第１図
第２図
第３図
ｉｃFig. 1 is a circuit diagram showing an embodiment of the current mirror circuit of the present invention, Fig. 2 is a circuit diagram of a conventional current mirror circuit, and Fig. 3 is the saturation current of the collector current of a lateral structure PNP type tiger/jinuta. It is a characteristic diagram. 21...Power supply voltage terminal, 22...Reference voltage terminal, 2
3... Current source, Q21... First PNP type transistor, Qzz... Second NPNW transistor, Q
2m...first NPN type transistor, Q23~Q2
n...Second PNP type transistor. Patent applicant Oki Electric Industry Co., Ltd. Figure 1 Figure 2 Figure 3 ic
Claims (1)
と、この第１のＰＮＰ型トランシ９スタの・エミッタに
エミッタが接続され、かつ第１のＰＮＰ型トランジスタ
のペースにペースが接続された少なくとも１つの第２の
ＰＮＰ型トランジスタと、この第２のＰＮＰ型トランジ
スタと前記第１のＰＮＰ型トランシ９スタのペース接続
点にコレクタが接続され、ペースに基準電圧が印加され
る第１のＮＰＮ型トランジスタと、この第１のＮＰＮＰ
ＮＰトランジスタミッタにエミッ、りが接続される一方
、コレクタが前記電源に接続され、さらにペースが前記
第１のＰＮＰ型トランジスタのコレクタに接続された第
２のＮＰＮ型トランジスタと、この第２のＮＰＮ型トラ
ンジスタと前記第１のＮＰＮ型トランジスタのエミッタ
接続点と接地間に接続された電流源とを具備してなるカ
レントミラー回路。a first PNP transistor whose emitter is connected to a power supply; and at least one transistor whose emitter is connected to the emitter of the first PNP transistor and whose pace is connected to the pace of the first PNP transistor. one second PNP transistor, a first NPN transistor whose collector is connected to a pace connection point between the second PNP transistor and the first PNP transistor, and a reference voltage is applied to the pace; transistor and this first NPNP
a second NPN type transistor having an emitter connected to the NP transistor emitter, a collector connected to the power supply, and a second NPN transistor having a conductor connected to the collector of the first PNP transistor; A current mirror circuit comprising a current source connected between an emitter connection point of the first NPN transistor and ground.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098515A JPS60244106A (en) | 1984-05-18 | 1984-05-18 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098515A JPS60244106A (en) | 1984-05-18 | 1984-05-18 | Current mirror circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60244106A true JPS60244106A (en) | 1985-12-04 |
Family
ID=14221782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59098515A Pending JPS60244106A (en) | 1984-05-18 | 1984-05-18 | Current mirror circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244106A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511383A (en) * | 1974-05-27 | 1976-01-08 | Shinnitsuto Kagaku Kk | SUIYOSEI YUZAINOROKABOSHIHO |
| JPS56168410A (en) * | 1980-05-28 | 1981-12-24 | Toshiba Corp | Differential amplifying circuit |
| JPS57206107A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Current mirror circuit |
| JPS58115906A (en) * | 1981-12-28 | 1983-07-09 | レイセオン カンパニ− | Current source circuit |
| JPS5950605A (en) * | 1982-09-16 | 1984-03-23 | Toshiba Corp | Current mirror circuit |
-
1984
- 1984-05-18 JP JP59098515A patent/JPS60244106A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511383A (en) * | 1974-05-27 | 1976-01-08 | Shinnitsuto Kagaku Kk | SUIYOSEI YUZAINOROKABOSHIHO |
| JPS56168410A (en) * | 1980-05-28 | 1981-12-24 | Toshiba Corp | Differential amplifying circuit |
| JPS57206107A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Current mirror circuit |
| JPS58115906A (en) * | 1981-12-28 | 1983-07-09 | レイセオン カンパニ− | Current source circuit |
| JPS5950605A (en) * | 1982-09-16 | 1984-03-23 | Toshiba Corp | Current mirror circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027522B2 (en) | ||
| JPS60244106A (en) | Current mirror circuit | |
| EP0061705A1 (en) | Low-value current source circuit | |
| JP4291658B2 (en) | Current mirror circuit | |
| JPH09105763A (en) | Comparator circuit | |
| JPS6252486B2 (en) | ||
| JP2000323935A (en) | High withstand voltage output circuit | |
| JPS6259487B2 (en) | ||
| JPH0151207B2 (en) | ||
| JPS634704A (en) | Output circuit | |
| JPH08102627A (en) | Semiconductor integrated circuit | |
| JPH06164262A (en) | Saturation prevention circuit | |
| JPS624884B2 (en) | ||
| JP2828836B2 (en) | Feedback amplifier bias circuit | |
| JP2674274B2 (en) | Reference voltage circuit | |
| JPS59149046A (en) | Monolithic planar processed intergrated circuit | |
| JPS58159366A (en) | Current mirror circuit | |
| JPS6112109A (en) | Current mirror circuit | |
| JPS634962B2 (en) | ||
| JPS617708A (en) | Current mirror circuit | |
| JPH0331282B2 (en) | ||
| JPS6097705A (en) | Differential amplifier | |
| JPH06164260A (en) | Current mirror circuit | |
| JPH0115202B2 (en) | ||
| JPH05291917A (en) | High speed buffer circuit |