JP2828836B2 - Feedback amplifier bias circuit - Google Patents
Feedback amplifier bias circuitInfo
- Publication number
- JP2828836B2 JP2828836B2 JP4167543A JP16754392A JP2828836B2 JP 2828836 B2 JP2828836 B2 JP 2828836B2 JP 4167543 A JP4167543 A JP 4167543A JP 16754392 A JP16754392 A JP 16754392A JP 2828836 B2 JP2828836 B2 JP 2828836B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- feedback amplifier
- transistor
- mirror circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、入力信号のレベルを正
確に帰還型増幅器に印加できる帰還型増幅器のバイアス
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a feedback amplifier bias circuit capable of accurately applying an input signal level to a feedback amplifier.
【０００２】[0002]
【従来の技術】帰還型の増幅器のバイアス回路として図
２の回路が知られている。図２では、直流電源（１）か
らの直流電圧を第２トランジスタ（２）のベースに印加
するとともに、前記直流電圧に交流信号源（３）からの
交流信号を重畳させた信号を第１トランジスタ（４）の
ベースに印加する。そして、第１及び第２トランジスタ
（４）及び（２）のエミッタに等しい電流値の定電流源
（５）及び（６）を接続し、各エミッタを帰還型増幅器
（７）の２つの入力端子（８）及び（９）に接続する。
その為、入力端子（８）及び（９）にはほぼ等しい直流
電圧が得られ、入力端子（８）及び（９）間に発生する
交流信号を設計通りに帰還型増幅器（７）で増幅するこ
とができる。2. Description of the Related Art A circuit shown in FIG. 2 is known as a bias circuit for a feedback amplifier. In FIG. 2, a DC voltage from a DC power supply (1) is applied to a base of a second transistor (2), and a signal obtained by superimposing an AC signal from an AC signal source (3) on the DC voltage is applied to a first transistor. Apply to the base of (4). Then, constant current sources (5) and (6) having a current value equal to the emitters of the first and second transistors (4) and (2) are connected, and each emitter is connected to two input terminals of a feedback amplifier (7). Connect to (8) and (9).
Therefore, substantially equal DC voltages are obtained at the input terminals (8) and (9), and the AC signal generated between the input terminals (8) and (9) is amplified by the feedback amplifier (7) as designed. be able to.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、図２の
回路においては入力端子（８）及び（９）の直流電圧が
完全に等しくはならず、オフセットを有し、結果として
帰還型増幅器（７）の出力端子（１０）の直流レベルが
設計値からずれてしまう、という問題を生ずる。即ち、
帰還型増幅器（７）では出力端子（１０）から入力端子
（８）に向かって流れる帰還信号電流ＩR1が存在する。
すると、実際に第１トランジスタ（４）に流れる電流
は、Ｉ−ＩR1（但し、定電流源（５）及び（６）の電流
値をＩとする。）となる。すると、第１及び第２トラン
ジスタ（４）及び（２）のコレクタ・エミッタ路に流れ
る電流が等しくなくなり、その結果第１及び第２トラン
ジスタ（４）及び（２）のＶBE（ベース・エミッタ間電
圧）が等しくなくなってしまう。その為、入力端子
（８）及び（９）の直流電圧が互いに等しくならない。
これを解消するためには Ａ 電流値ＩR1の絶対値を小さくする。However, in the circuit of FIG. 2, the DC voltages at the input terminals (8) and (9) are not completely equal and have an offset, resulting in a feedback amplifier (7). The DC level of the output terminal (10) deviates from the design value. That is,
In the feedback amplifier (7), there is a feedback signal current I R1 flowing from the output terminal (10) to the input terminal (8).
Then, the current actually flowing through the first transistor (4) is I- IR1 (where the current values of the constant current sources (5) and (6) are I). Then, the currents flowing through the collector-emitter paths of the first and second transistors (4) and (2) become unequal, and as a result, V BE (base-emitter between the first and second transistors (4) and (2)) Voltage) are not equal. Therefore, the DC voltages at the input terminals (8) and (9) are not equal to each other.
In order to solve this, the absolute value of the A current value I R1 is reduced.
【０００４】Ｂ 電流値Ｉを電流値ＩR1に対して相対的
に大きくする。 等が考えられる。しかしながら、Ａの方法では抵抗値を
大きくする必要があり、又Ｂの方法では電流値を大きく
する必要がありいずれもＩＣ化回路では問題となる。[0004] B The current value I is made relatively large with respect to the current value I R1 . And so on. However, in the method A, the resistance value needs to be increased, and in the method B, the current value needs to be increased.
【０００５】[0005]
【課題を解決するための手段】本発明は上述の点に鑑み
成されたもので、２つの入力端子と１つの出力端子を有
し、前記出力端子の出力信号を一方の前記入力端子に帰
還する帰還型増幅器と、該帰還型増幅器の前記一方の入
力端子にエミッタからバイアス電圧を供給する第１トラ
ンジスタと、該第１トランジスタのコレクタ電流が入力
端子に供給される第１電流ミラー回路と、該第１電流ミ
ラー回路の出力電流が入力端子に供給される第２電流ミ
ラー回路と、エミッタが前記第２電流ミラー回路の出力
端子及び前記帰還型増幅器の他方の入力端子に接続され
た第２トランジスタとから成り、前記第１及び第２トラ
ンジスタのベース間に直流バイアス及び交流信号を印加
するようにしたことを特徴とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has two input terminals and one output terminal. The output signal of the output terminal is fed back to one of the input terminals. A feedback amplifier, a first transistor for supplying a bias voltage from the emitter to the one input terminal of the feedback amplifier, a first current mirror circuit for supplying a collector current of the first transistor to the input terminal, A second current mirror circuit for supplying an output current of the first current mirror circuit to an input terminal; and a second current mirror circuit having an emitter connected to the output terminal of the second current mirror circuit and the other input terminal of the feedback amplifier. And a DC bias and an AC signal are applied between the bases of the first and second transistors.
【０００６】[0006]
【作用】本発明に依れば、帰還型増幅器の帰還信号が印
加される入力端子に接続される第１トランジスタに流れ
る電流と等しい電流を電流ミラー回路により作成する。
そして、前記電流ミラー回路の出力電流を第２トランジ
スタに流している。その為、第１及び第２トランジスタ
に流れる電流を等しく出来、電圧ＶBEを等しく出来る。According to the present invention, a current equal to the current flowing through the first transistor connected to the input terminal of the feedback amplifier to which the feedback signal is applied is generated by the current mirror circuit.
Then, the output current of the current mirror circuit flows to the second transistor. Therefore, the currents flowing through the first and second transistors can be made equal, and the voltage V BE can be made equal.
【０００７】[0007]
【実施例】図１は、本発明の一実施例を示す回路図で、
（１１）は入力端子が第１トランジスタ（４）のコレク
タに接続された第１電流ミラー回路、（１２）は入力端
子が前記第１電流ミラー回路（１１）の出力端子に、出
力端子が第２トランジスタ（２）のエミッタに接続され
た第２電流ミラー回路である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
(11) is a first current mirror circuit having an input terminal connected to the collector of the first transistor (4), (12) is an input terminal connected to the output terminal of the first current mirror circuit (11), and an output terminal connected to the second terminal. 2 is a second current mirror circuit connected to the emitters of the two transistors (2).
【０００８】尚、図２において、図１と同一の回路素子
については同一の符号を付し、説明する。図１の第１ト
ランジスタ（４）のコレクタ電流Ｉ1（＝Ｉ−ＩR1）
は、第１電流ミラー回路（１１）の入力端子を流れる。
但し、電流Ｉ＞電流ＩR1とする。すると、第１電流ミラ
ー回路（１１）の出力端子にも等しい電流Ｉ1が流れ更
に第２電流ミラー回路（１２）の入力端子に電流Ｉ1が
流れる。In FIG. 2, the same circuit elements as those in FIG. 1 are denoted by the same reference numerals and will be described. The collector current I 1 (= I−I R1 ) of the first transistor (4) in FIG.
Flows through the input terminal of the first current mirror circuit (11).
However, it is assumed that current I> current I R1 . Then, a current I 1 flows to the input terminal of the further second current mirror circuit is equal currents I 1 to the output terminal of the first current mirror circuit (11) flows (12).
【０００９】その為、第２電流ミラー回路（１２）の出
力端子にも電流Ｉ1が流れ、第２トランジスタ（１２）
のコレクタ・エミッタ路にも電流Ｉ1が流れる。従っ
て、第１及び第２トランジスタ（４）及び（２）に流れ
る電流を等しくすることができ、互いのベース・エミッ
タ間電圧を等しくすることができ、入力端子（８）及び
（９）の直流電圧を等しくできる。入力端子（８）及び
（９）の直流電圧が等しくなることにより、交流信号源
（３）からの信号がそのままのレベルで入力端子（８）
及び（９）間に発生し、出力端子（１０）には所望の直
流電圧が得られる。Therefore, the current I 1 also flows to the output terminal of the second current mirror circuit (12), and the second transistor (12)
Also current I 1 flows through the collector-emitter path of the. Therefore, the currents flowing through the first and second transistors (4) and (2) can be equalized, the voltages between the base and the emitter can be equalized, and the DC currents at the input terminals (8) and (9) can be made equal. The voltage can be equalized. By making the DC voltages of the input terminals (8) and (9) equal, the signal from the AC signal source (3) remains at the same level as the input terminal (8).
And (9), and a desired DC voltage is obtained at the output terminal (10).
【００１０】図２で電流Ｉを５０μＡ、電流ＩR1を１０
μＡに設定した場合、第１及び第２トランジスタ（４）
及び（２）の電圧ＶBEのレベル差は、５．８ｍＶであっ
た。図１で同じ条件に設定した時の電圧ＶBEのレベル差
は１．９ｍＶであり、約１／３になった。尚、図１の回
路においても正確には、第１トランジスタ（４）のベー
ス電流による誤差、第１及び第２電流ミラー回路（１
１）及び（１２）のベース電流による誤差が生ずる。し
かしながら、これらも第１トランジスタ（４）をダーリ
ントン構成にすることや、ミラー比の正確な電流ミラー
回路を利用することで低減させることができる。In FIG. 2, the current I is 50 μA and the current I R1 is 10
When set to μA, the first and second transistors (4)
The level difference between the voltages V BE in (2) and (2) was 5.8 mV. The level difference of the voltage V BE when the same conditions were set in FIG. 1 was 1.9 mV, which was about ３. In the circuit of FIG. 1, more precisely, the error due to the base current of the first transistor (4), the first and second current mirror circuits (1
Errors occur due to the base currents of 1) and (12). However, these can also be reduced by forming the first transistor (4) in a Darlington configuration or by using a current mirror circuit with an accurate mirror ratio.
【００１１】[0011]
【発明の効果】以上述べた如く、本発明に依れば帰還型
増幅器に２つの等しいバイアス電圧を印加することがで
きる。その結果、帰還型増幅器の出力端子に所望のレベ
ルの信号が得られ、回路設計が容易になる、という利点
を有する。As described above, according to the present invention, two equal bias voltages can be applied to the feedback amplifier. As a result, a signal of a desired level can be obtained at the output terminal of the feedback amplifier, and there is an advantage that circuit design is facilitated.
【図１】本発明の帰還型増幅器のバイアス回路を示す回
路図である。FIG. 1 is a circuit diagram showing a bias circuit of a feedback amplifier according to the present invention.
【図２】従来の帰還型増幅器のバイアス回路を示す回路
図である。FIG. 2 is a circuit diagram showing a bias circuit of a conventional feedback amplifier.
（２） 第２トランジスタ （４） 第１トランジスタ （５） 定電流源 （７） 帰還型増幅器 （１１） 第１電流ミラー回路 （１２） 第２電流ミラー回路 (2) Second transistor (4) First transistor (5) Constant current source (7) Feedback amplifier (11) First current mirror circuit (12) Second current mirror circuit
Claims (2)
し、前記出力端子の出力信号を一方の前記入力端子に帰
還する帰還型増幅器と、 該帰還型増幅器の前記一方の入力端子にエミッタからバ
イアス電圧を供給する第１トランジスタと、 該第１トランジスタのコレクタ電流が入力端子に供給さ
れる第１電流ミラー回路と、 該第１電流ミラー回路の出力電流が入力端子に供給され
る第２電流ミラー回路と、 エミッタが前記第２電流ミラー回路の出力端子及び前記
帰還型増幅器の他方の入力端子に接続された第２トラン
ジスタと、 から成り、前記第１及び第２トランジスタのベース間に
直流バイアス及び交流信号を印加するようにしたことを
特徴とする帰還型増幅器のバイアス回路。A feedback amplifier having two input terminals and one output terminal for feeding back an output signal from the output terminal to one of the input terminals; and an emitter connected to the one input terminal of the feedback amplifier. A first transistor for supplying a bias voltage from the first transistor, a first current mirror circuit for supplying a collector current of the first transistor to an input terminal, and a second current for supplying an output current of the first current mirror circuit to an input terminal. A current mirror circuit; and a second transistor having an emitter connected to the output terminal of the second current mirror circuit and the other input terminal of the feedback amplifier, wherein a direct current is applied between the bases of the first and second transistors. A bias circuit for a feedback amplifier, wherein a bias and an AC signal are applied.
電流源が接続され、その定電流値は、前記帰還型増幅器
の帰還電流値より大であることを特徴とする請求項１記
載の帰還型増幅器のバイアス回路。2. The feedback type according to claim 1, wherein a constant current source is connected to an emitter of said first transistor, and a constant current value is larger than a feedback current value of said feedback amplifier. Amplifier bias circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167543A JP2828836B2 (en) | 1992-06-25 | 1992-06-25 | Feedback amplifier bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167543A JP2828836B2 (en) | 1992-06-25 | 1992-06-25 | Feedback amplifier bias circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613818A JPH0613818A (en) | 1994-01-21 |
| JP2828836B2 true JP2828836B2 (en) | 1998-11-25 |
Family
ID=15851662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4167543A Expired - Fee Related JP2828836B2 (en) | 1992-06-25 | 1992-06-25 | Feedback amplifier bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828836B2 (en) |
-
1992
- 1992-06-25 JP JP4167543A patent/JP2828836B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613818A (en) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| JP2730767B2 (en) | Voltage-to-current converter | |
| JP2861346B2 (en) | Current mirror circuit | |
| US4647841A (en) | Low voltage, high precision current source | |
| JPH0322723B2 (en) | ||
| JPS60205618A (en) | Cascode-connected current source circuit layout | |
| KR870002693B1 (en) | Amplifier device | |
| JPH0612859B2 (en) | Differential amplifier circuit | |
| JPH0522929B2 (en) | ||
| JP2828836B2 (en) | Feedback amplifier bias circuit | |
| JPH04223602A (en) | Amplifier circuit | |
| JP2830578B2 (en) | Constant current generation circuit | |
| JP3178716B2 (en) | Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit | |
| JP2896029B2 (en) | Voltage-current converter | |
| US20020044002A1 (en) | Mixer circuitry | |
| JP3103104B2 (en) | Buffer circuit | |
| JPH0851324A (en) | Buffer amplifier | |
| JPH0636484B2 (en) | Current-voltage conversion circuit | |
| JP2754824B2 (en) | Constant voltage circuit | |
| JPH06326526A (en) | Circuit device for control current compensation of transistor | |
| JP3400354B2 (en) | Current source circuit | |
| JPH038004A (en) | Reference voltage circuit | |
| JP3547895B2 (en) | Constant current generation circuit | |
| JP2568690B2 (en) | Constant current circuit | |
| JPS6155805B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |