JPS60241323A - Output protective circuit - Google Patents

Output protective circuit

Info

Publication number
JPS60241323A
JPS60241323A JP59097897A JP9789784A JPS60241323A JP S60241323 A JPS60241323 A JP S60241323A JP 59097897 A JP59097897 A JP 59097897A JP 9789784 A JP9789784 A JP 9789784A JP S60241323 A JPS60241323 A JP S60241323A
Authority
JP
Japan
Prior art keywords
output
transistor
substrate
current
substrate current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59097897A
Other languages
Japanese (ja)
Other versions
JPH0654865B2 (en
Inventor
Yoichi Sakurai
桜井 洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP59097897A priority Critical patent/JPH0654865B2/en
Publication of JPS60241323A publication Critical patent/JPS60241323A/en
Publication of JPH0654865B2 publication Critical patent/JPH0654865B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To protect an output transistor (TR) by detecting a substrate current of a large-output driver IC which is generated when the output TR is overloaded. CONSTITUTION:When the output TR is overloaded, the substrate current is generated in a P<-> substrate by positive holes 8 and 13. This substrate current is detected by a P<+> diffusion 4. The detected substrate current is converted to a voltage by a resistance 2 and is converted to an output control signal by a TR3 and is inputted to an output control circuit which turns off gates 6 and 11 of the output TR. The value of the resistance 2 and the threshold voltage of the TR3 are set to proper values to turn off the output TR at the overload time, thus protecting the output TR.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は大出力ドライバー集積回路C以下ICという)
の出力保護回路に関する。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a large output driver integrated circuit C (hereinafter referred to as IC)
related to output protection circuits.

高電圧、大電流を駆動する大出力ドライバーエCは、出
力短絡、過大食過等によりてその出力トランジスタが破
壊し、外部機器に大きな影響を与えるため、出力保護回
路を付加される。
A high-output driver C that drives high voltage and large current is equipped with an output protection circuit because its output transistor will be destroyed due to an output short circuit, excessive consumption, etc., and this will have a large effect on external equipment.

〔従来技術〕[Prior art]

従来の出力保護回路の代表的な例を第1図、第2図に示
す。
Typical examples of conventional output protection circuits are shown in FIGS. 1 and 2.

第1図において、トランジスタの出力は抵抗1を通して
出力端子OUTに接続されている。抵抗IK電流が流れ
ると検出装置に電圧が発生するが、規格以上の電流が流
れると、出力制御装置が働き、出カドランジス!をOF
 II’ L、電流を止め、出力トランジスタの破壊を
避ける。
In FIG. 1, the output of the transistor is connected through a resistor 1 to an output terminal OUT. When resistor IK current flows, a voltage is generated in the detection device, but if a current exceeding the standard flows, the output control device is activated and the output is turned off! OF
II' L, stop the current and avoid destroying the output transistor.

この方式ではCMOB’LC19有の現象であるXC内
部でのラッチアップを防ぐことはできないし、M08ト
ランジスタの場合、ハックゲート効果による能力低下の
ため、ソース側には抵抗を入れずらかった。また大電流
駆動する工Cの場合、出力段の過電流検出抵抗が負荷と
なり、出力能力の低下、過電流検出抵抗の発熱といった
ICの特性面、及び信頼性面に悪影響を及はした。
This method cannot prevent latch-up inside the XC, which is a phenomenon that occurs with CMOB'LC19, and in the case of the M08 transistor, it is difficult to insert a resistor on the source side because of the reduction in performance due to the hack gate effect. In addition, in the case of the device C that drives a large current, the overcurrent detection resistor in the output stage becomes a load, which has an adverse effect on the characteristics and reliability of the IC, such as a reduction in output capability and heat generated by the overcurrent detection resistor.

更に検出抵抗は全出力段につける必要があル、多出力を
有する大出力ドライバーICにおいては、検出抵抗だけ
で大きな面積を占有した。
Furthermore, it is necessary to attach a detection resistor to all output stages, and in a large output driver IC having multiple outputs, the detection resistor alone occupies a large area.

第2図は過大電流による発熱をIC内の温度センサーが
感知し、ある−足取上の温度になりた時点で、出力制御
装置が働いて出力トランジスタを0FFL、保護するも
のである。
In FIG. 2, a temperature sensor inside the IC senses heat generation due to excessive current, and when the temperature reaches a certain level, the output control device operates to protect the output transistor by setting it to 0FFL.

この方式は、温度による検出であ、ル、ICが温度上昇
するまでは電流が流れている。そのため温度センサーが
働くまで、出力トランジスタには大きな負担がかかり、
ICが温度上昇するまでに出力トランジスタが破壊する
という欠点があった。
This method detects temperature, and current continues to flow until the temperature of the IC rises. Therefore, until the temperature sensor works, a large burden is placed on the output transistor.
There was a drawback that the output transistor would be destroyed before the temperature of the IC rose.

更に温度制御によるため、工Cの実装法、周囲温度に影
響されやすく、制御系としては不安定であった。
Furthermore, since it relies on temperature control, it is easily affected by the mounting method of engineering C and the ambient temperature, making it unstable as a control system.

〔目的〕〔the purpose〕

本発明はかかる欠点を除去したもので、その目的は高電
圧、大電流、駆動素子を有する高出力ドライバーICに
おいて、過負荷及び出力端子短絡等によって発生する出
力トランジスタ破壊を回避する出力保護回路をよル小面
積で提供することにある。
The present invention eliminates such drawbacks, and its purpose is to provide an output protection circuit for avoiding output transistor destruction caused by overloading, output terminal short-circuiting, etc. in high-power driver ICs having high voltage, large current, and drive elements. The purpose is to provide it in a small area.

〔概要〕〔overview〕

本発明の出力保護回路は、大出力ドライバーエCにおい
て、出力トランジスタの過負荷時に発生するICの基板
電流を検出することによル、出力トランジスタを制御し
、保護することを特徴とする。
The output protection circuit of the present invention is characterized in that in a large output driver C, the output transistor is controlled and protected by detecting the substrate current of the IC that occurs when the output transistor is overloaded.

〔実施例〕〔Example〕

以下実施例に基づいて本発明の詳細な説明する。 The present invention will be described in detail below based on Examples.

第8図は本発明9基本的原理を説明するものである。第
4図は基板電流検出から出力制御系に至るまでの具体的
な回路である。
FIG. 8 explains the basic principle of the present invention. FIG. 4 shows a specific circuit from substrate current detection to the output control system.

第8図において、MOS)ランジメタの内部電界が増大
すると、チャネルを流れるキ°ヤリアがドレイン(7)
 ’(11)近傍の高電界領域で加速され、衝電離を促
進し、弱いなだれ増倍が生じる。このため電子−正孔対
が生成され、D基板を例にとった場合、PMOElでは
電子〔12〕がNWIDI、I、側に、NMO8では正
孔(8)が基板側に流れ、基板電流が生じる。
In Figure 8, when the internal electric field of the MOS (MOS) range meter increases, the carrier flowing through the channel becomes the drain (7).
It is accelerated in the high electric field region near '(11), promoting impact ionization, and weak avalanche multiplication occurs. For this reason, electron-hole pairs are generated. Taking the D substrate as an example, in PMOEl, electron [12] flows to the NWIDI, I, side, and in NMO8, the hole (8) flows to the substrate side, and the substrate current increases. arise.

NWEiLL内(7) P M OSドレイン (11
)近傍で生成された電子によりてNWEiLLの電位が
低くなり縦形PNP寄性トランジスタ(14)をONさ
ぜ、P基板に正孔(13)が入り込む。
Inside NWEiLL (7) P M OS drain (11
) The potential of the NWEiLL is lowered by the electrons generated in the vicinity, turning on the vertical PNP parasitic transistor (14), and holes (13) enter the P substrate.

つま9出力トランジスタが過負荷になると、正孔(8X
13) Kよルアー基板に基板電流が生じる。
When the output transistor is overloaded, holes (8X
13) Substrate current is generated in the lure substrate by K.

ドレイ/近傍での電子−正孔生成率は、ドレイン゛電界
及びドレイン電流の関数であり、トランジスタが過負荷
になると基板電流は大きくなる。
The electron-hole production rate in the drain/nearby region is a function of the drain field and drain current, and the substrate current increases when the transistor is overloaded.

これを利用し、出力トランジスタの過負荷時に生じる基
板電流をP拡散(4)で検出し、これを抵抗(2を通す
ととにより、基板電流を電圧、信号としてとり出し、出
力系の制御信号とする。
Utilizing this, the substrate current that occurs when the output transistor is overloaded is detected by the P diffusion (4), and by passing this through the resistor (2), the substrate current is extracted as a voltage and signal, and the control signal for the output system is shall be.

第4図において、基板電流検出(第8図4)によって検
出された電流は、抵抗G2)4Cより電圧に変換され、
Pch )ランジメタ(8)によル出力制御信号となり
、出力トランジスタのゲート(6) (13)をOFF
する出力制御回路へ入力される。
In FIG. 4, the current detected by the substrate current detection (FIG. 8 4) is converted into voltage by the resistor G2) 4C,
Pch) becomes the output control signal by range meta (8) and turns off the output transistor gates (6) (13)
is input to the output control circuit.

抵抗(2)の値と、トランジスタ(8)のスレッシュホ
ールド電圧を適切な値に定めることにより過負荷時の出
力トランジスタを0FIFし、出力トランジスタを保護
することができる。
By setting the value of the resistor (2) and the threshold voltage of the transistor (8) to appropriate values, the output transistor can be set to 0FIF during overload, and the output transistor can be protected.

前記の実施例は、濃い拡散によ少基板とコンタクトをと
って基板電流を検出している例であるが、基板電流によ
るトランジスタ能力の低下、スレッシュホールド電圧C
以下vthという)の上昇という性質を利用しても検出
可能である。
The above embodiment is an example in which the substrate current is detected by making contact with a small substrate through dense diffusion, but the transistor performance decreases due to the substrate current and the threshold voltage C
Detection is also possible by utilizing the property of an increase in Vth (hereinafter referred to as vth).

以下具体的回路例をあげて説明する。A specific circuit example will be explained below.

第5図、第7図、第8図は本発明による具体的回路図で
ある。第6図は第5図の回路を工Cレイアウトと対応さ
せた図である。
FIG. 5, FIG. 7, and FIG. 8 are specific circuit diagrams according to the present invention. FIG. 6 is a diagram in which the circuit shown in FIG. 5 corresponds to the engineering C layout.

第6図において、基板電流検出用トランジスタ06)を
出力トランジスタと同−WI!!LTJ(加)内に設け
ている例である。トランジスタ(19)はトランジスタ
(17)に対し、能力を若干大きくシ、通常の出力は書
L1状態にさせる。出力トランジスタによって発生した
基板電流はトランジスタ(16)の能力をさげ、トラン
ジスタα7〕及び(19)のゲート電格を低い方ヘシフ
トさせる。これKよjD)ランジメタ(17)の能力が
トランジスタ(19)よル大きくなル、出力は’H” 
K引張られる。この変化を出力制御信号としてとシ出す
In FIG. 6, the substrate current detection transistor 06) is the same as the output transistor -WI! ! This is an example where it is installed in LTJ (Canada). The transistor (19) has a slightly larger capacity than the transistor (17), and its normal output is in the write L1 state. The substrate current generated by the output transistor reduces the capability of transistor (16) and shifts the gate potentials of transistors α7] and (19) lower. This is K jD) The capability of the range meta (17) is greater than that of the transistor (19), so the output is 'H'
K is pulled. This change is output as an output control signal.

ことでトランジメタ(17)は基板電流による影養をな
くすため、出力トランジスタと別のwxr、r、(2p
内に形成されている。
Therefore, in order to eliminate the effect of substrate current, the transistor (17) is connected to the output transistor and another wxr, r, (2p
formed within.

以上、NWFiLL内での基板電流の検出であるがP−
基板内の基板電流についても、トランジスタ0FDp 
(19)を適当なアイソレーションを゛施スことKよC
)ランジメタ08)で検出可能である。
The above is the detection of substrate current in NWFiLL, but P-
Regarding the substrate current in the substrate, the transistor 0FDp
Apply appropriate isolation to (19) K and C.
) can be detected with Rangemetal 08).

第7図において、トランジスタ(22)は基板電流検出
用、トランジスタ■)は点Aに基準電圧(この場合はト
ランジスタ22のvth )を与えるためのフィードバ
ック用トランジスタである。
In FIG. 7, the transistor (22) is for substrate current detection, and the transistor (2) is a feedback transistor for applying a reference voltage (in this case, vth of transistor 22) to point A.

トランジスタ(23)により、抵抗(24)両端の電圧
は常にトランジスタ(22)のvthに保たれており、
抵抗(24)(25)に流れる電流t (26)は次の
様になる。
The voltage across the resistor (24) is always maintained at vth of the transistor (22) by the transistor (23).
The current t (26) flowing through the resistors (24) and (25) is as follows.

・ vth 1=R1 従って抵抗(25)両端の電圧VBは次の様になる。・vth 1=R1 Therefore, the voltage VB across the resistor (25) is as follows.

y B =−LygIL 1 ここでトランジスタ(22)のvthが基板電流に′よ
りて変化したとすると、VBも変化する。
y B =-LygIL 1 Here, if vth of the transistor (22) changes due to the substrate current, VB also changes.

これを出力制御信号としてとp出す。This is output as an output control signal.

第8図において、トランジスタ(27)〜(30)はブ
リッジ回路を構成している。トランジスタ(27)、 
(28)又は(29) 、 (30)は同一サイズのト
ランジスタであル、通常は平衡状態にある。このトラン
ジスタのイフが基板電流によって特性変化を起こすと、
平衡状態がくずれ、C−D間に電位差が生じる。これを
差動増幅器(31)を通し、出力制御信号としてとp出
す。
In FIG. 8, transistors (27) to (30) constitute a bridge circuit. transistor (27),
(28) or (29) and (30) are transistors of the same size and are normally in a balanced state. If the characteristics of this transistor change due to the substrate current,
The equilibrium state is disrupted and a potential difference occurs between C and D. This is passed through a differential amplifier (31) and output as an output control signal.

この方法はICの製造条件に無関係にブリッジの平衡状
態をつくることができる。
This method can create an equilibrium state of the bridge regardless of the IC manufacturing conditions.

第9図において、基板電流によって得られた出力信号は
各ビット信号とA N D (32)をとることにより
出力制御をする。
In FIG. 9, the output signal obtained by the substrate current is controlled by performing an A N D (32) with each bit signal.

〔効果〕〔effect〕

本発明は高出力ドライバーエCの出力保護をし、出力端
子短絡等で生じる出力トランジスタ・破壊を回避する。
The present invention protects the output of a high-output driver C and avoids damage to the output transistor caused by short-circuiting of the output terminals.

ことができ、工C破壊による外部機器への影響をなくシ
、工C自体の信頼性と供に、工Cの組み込まれたシステ
ムの信頼性向上につながる。
This eliminates the influence of destruction of the engineering C on external equipment, leading to improved reliability of the engineering C itself as well as the reliability of the system in which the engineering C is incorporated.

また、出力保護回路のセンサーとして使う基板電位の検
出は、各出力催行なう必要がなく、多出力構成のドライ
バーにおいては、出力保護回路付加によるチップ面積の
増加はほとんどないためチップコストを低くおさえられ
るなどすぐれた効果を有する。
In addition, there is no need to detect the substrate potential used as a sensor for the output protection circuit for each output, and in multi-output drivers, there is almost no increase in chip area due to the addition of an output protection circuit, so chip costs can be kept low. It has excellent effects such as

更に、(:MOEI工Cにおいてはトランジスタによる
基板電流を検出し、電源を制御することによj)0MO
8ICでは致命的といわれるIC内部でのラッチアップ
による工Cの破壊も回避できる。
Furthermore, in MOEI C, by detecting the substrate current caused by the transistor and controlling the power supply,
With 8IC, it is also possible to avoid destruction of the IC due to latch-up inside the IC, which is said to be fatal.

尚、本発明ではP−基板を例にとったが、1基板につい
てもその極性を変えることにより、全く同様に理論を展
開できることは言うまでもない。
Although the present invention uses a P-substrate as an example, it goes without saying that the theory can be developed in exactly the same way by changing the polarity of a single substrate.

また、本発明の出力制御原理によれば、N−基板上のP
WELL、もしくはP−基板上の1iWKLI+内の基
板電流を検出させて出力制御させることも可能である。
Furthermore, according to the output control principle of the present invention, P on the N-substrate
It is also possible to control the output by detecting the substrate current in 1iWKLI+ on the WELL or P− substrate.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の出力保護回路で1ハ出力トランジスタに
流れる過大電流を抵抗1で検出し、出力制御し、保護す
るものである。 第2図は従来の出力保護回路の別の例であ少、過大電流
によるICの発熱を検出し、保護するものである。 第8図は本発明による出力保護回路のIC断面図流によ
るトランジスタの能力変化を検出している。 第5図は第6図の回路をICレイアウトと対応させて書
いたものである。 第7図は本発明による出力保護回路例で、基板電流によ
るトランジスタのvth変化を検出している。 第8図はブリッジを利用した出力保護回路例である。 第9図は出力制御の具体的回路例である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士最 上 務 1617 第5図 819 第6図 728 第8図
FIG. 1 shows a conventional output protection circuit in which an excessive current flowing through a single output transistor is detected by a resistor 1, and the output is controlled and protected. FIG. 2 is another example of a conventional output protection circuit, which detects and protects IC heat generation due to excessive current. FIG. 8 is a sectional view of the IC of the output protection circuit according to the present invention, which detects changes in transistor performance due to flow. FIG. 5 shows the circuit shown in FIG. 6 in correspondence with the IC layout. FIG. 7 shows an example of an output protection circuit according to the present invention, which detects changes in vth of a transistor due to substrate current. FIG. 8 is an example of an output protection circuit using a bridge. FIG. 9 is a specific example of a circuit for output control. Applicant Suwa Seikosha Co., Ltd. Agent Patent Attorney Mogami 1617 Figure 5 819 Figure 6 728 Figure 8

Claims (1)

【特許請求の範囲】[Claims] 高電圧、大電流駆動素子を有する集積回路において、保
護制御信号を集積回路の基板電流から得ることを特徴と
する出力保護回路。
An output protection circuit for an integrated circuit having a high-voltage, large-current drive element, characterized in that a protection control signal is obtained from a substrate current of the integrated circuit.
JP59097897A 1984-05-16 1984-05-16 Output protection circuit Expired - Lifetime JPH0654865B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59097897A JPH0654865B2 (en) 1984-05-16 1984-05-16 Output protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59097897A JPH0654865B2 (en) 1984-05-16 1984-05-16 Output protection circuit

Publications (2)

Publication Number Publication Date
JPS60241323A true JPS60241323A (en) 1985-11-30
JPH0654865B2 JPH0654865B2 (en) 1994-07-20

Family

ID=14204533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59097897A Expired - Lifetime JPH0654865B2 (en) 1984-05-16 1984-05-16 Output protection circuit

Country Status (1)

Country Link
JP (1) JPH0654865B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171316A (en) * 1986-01-24 1987-07-28 Matsushita Electric Works Ltd Control circuit for electronic apparatus
JP2009253297A (en) * 2008-04-03 2009-10-29 St Microelectronics (Rousset) Sas Device for protecting integrated circuit against laser attack
JP2017011089A (en) * 2015-06-22 2017-01-12 ラピスセミコンダクタ株式会社 Semiconductor device and method of controlling internal circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127149A (en) * 1976-04-19 1977-10-25 Toshiba Corp Semiconductor circuit
JPS54122927A (en) * 1978-03-16 1979-09-22 Nec Corp Integrated circuit
JPS59132234A (en) * 1983-01-19 1984-07-30 Hitachi Ltd Semiconductor integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127149A (en) * 1976-04-19 1977-10-25 Toshiba Corp Semiconductor circuit
JPS54122927A (en) * 1978-03-16 1979-09-22 Nec Corp Integrated circuit
JPS59132234A (en) * 1983-01-19 1984-07-30 Hitachi Ltd Semiconductor integrated circuit device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171316A (en) * 1986-01-24 1987-07-28 Matsushita Electric Works Ltd Control circuit for electronic apparatus
JP2009253297A (en) * 2008-04-03 2009-10-29 St Microelectronics (Rousset) Sas Device for protecting integrated circuit against laser attack
JP2017011089A (en) * 2015-06-22 2017-01-12 ラピスセミコンダクタ株式会社 Semiconductor device and method of controlling internal circuit

Also Published As

Publication number Publication date
JPH0654865B2 (en) 1994-07-20

Similar Documents

Publication Publication Date Title
US4347447A (en) Current limiting MOS transistor driver circuit
JP2007067095A (en) Electrostatic protective circuit
US20060268478A1 (en) Methods and Apparatus for Electrostatic Discharge Protection in a Semiconductor Circuit
US6650164B2 (en) Off-leak current cancel circuit
EP0035408A2 (en) Circuit for maintaining the potential of a node of a MOS dynamic circuit
JP3270364B2 (en) Electrostatic protection circuit
JPH05102402A (en) Semiconductor device
JPS60241323A (en) Output protective circuit
JPH09284119A (en) Semiconductor integrated circuit device
JP7038531B2 (en) Load drive circuit with reverse power supply protection function
JP3420967B2 (en) Semiconductor integrated circuit
JPS6010767A (en) Semiconductor device
JPH09121453A (en) Static discharge protective circuit that does not depend on electric power sequence
JP4424095B2 (en) Level shift circuit
JPH118928A (en) Short-circuit preventing circuit
JP2003051548A (en) Semiconductor integrated circuit device and portable terminal using the device
KR100618448B1 (en) Semiconductor including a protective circuit
JP2679582B2 (en) Semiconductor device
JP2871329B2 (en) Semiconductor integrated circuit
JPH0576133A (en) Short circuit protective circuit for power supply ic
JPS61285751A (en) Cmos type semiconductor device
KR100790448B1 (en) Electrostatic discharge protection device
US7113378B2 (en) ESD breakdown prevention protection circuit
JP2674069B2 (en) Trimming code setting circuit
JPS5842658B2 (en) Level Henkan Kairono Hogo Kairo

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term