JPS60235522A - 半導体スイツチング装置 - Google Patents
半導体スイツチング装置Info
- Publication number
- JPS60235522A JPS60235522A JP60084361A JP8436185A JPS60235522A JP S60235522 A JPS60235522 A JP S60235522A JP 60084361 A JP60084361 A JP 60084361A JP 8436185 A JP8436185 A JP 8436185A JP S60235522 A JPS60235522 A JP S60235522A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- gate
- logic
- anode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/13—Modifications for switching at zero crossing
- H03K17/136—Modifications for switching at zero crossing in thyristor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
- H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for dc voltages or currents
- H03K17/732—Measures for enabling turn-off
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特に、いわゆる電力機器用電子装置に、より
詳細には、スイッチング（切替）について制御される半
導体を有し、遮断は制御され、導通は自発的に行なわれ
る、電流単方向−電圧２方向型の半導体切替装置、ない
しはスイッチング装置に関する。
詳細には、スイッチング（切替）について制御される半
導体を有し、遮断は制御され、導通は自発的に行なわれ
る、電流単方向−電圧２方向型の半導体切替装置、ない
しはスイッチング装置に関する。
切替ないしはスイッチングについて制御されるサイリス
ク、いわゆるゲートターンオフ（ＧＴＯ）サイリスクは
、従来から知られている。これらのサイリスクは、７ノ
ードとカソードとの間の電圧が正、電流が正で、ゲート
に正パルスが加わったときに導通し、アノードからカソ
ードに流れる電流が負電流もしくは零になるか、又は、
この電流が正の場合に、ゲートに負のパルスが加えられ
た時に膿断されるという特性を備えている。このサイリ
スタには、多くの利点があるが、成る用途については、
サイリスクの遮断制御の可能性とじて示される特性を保
ちながら、この形式のサイリスクの導通を自動的に行な
わせることが望ましい。
ク、いわゆるゲートターンオフ（ＧＴＯ）サイリスクは
、従来から知られている。これらのサイリスクは、７ノ
ードとカソードとの間の電圧が正、電流が正で、ゲート
に正パルスが加わったときに導通し、アノードからカソ
ードに流れる電流が負電流もしくは零になるか、又は、
この電流が正の場合に、ゲートに負のパルスが加えられ
た時に膿断されるという特性を備えている。このサイリ
スタには、多くの利点があるが、成る用途については、
サイリスクの遮断制御の可能性とじて示される特性を保
ちながら、この形式のサイリスクの導通を自動的に行な
わせることが望ましい。
実際には、ターンオンへの切替を助ける全ての回路を除
くことが有用である。
くことが有用である。
本発明の課題は、この複合した特性を備えた半導体ユニ
ットないしは回路を提供することにある。
ットないしは回路を提供することにある。
本発明は、スイッチングについて制御される半導体を有
し、遮断は制御され、導通は自発的に行なわれる、電流
単方向−電圧２方向型の半導体スイッチング装置であっ
て、論理ゲートを更に有し、該論理ゲートの一方の入力
には、半導体のアノードに接続されている第１適合回路
によって送出される論理信号が、前記半導体のアノード
−カッーＦ間電圧が零に近い成る正の所定電圧よりも低
い場合に供給され、前記論理ゲートの他の入力には、制
御論理信号が供給され、該論理ゲートの出力は、該論理
ゲートによって送出される論理信号を、半導体の制御端
子に加えられる適切な制御端子に変換するための第２適
合回路が接続されたことを特徴とする半導体スイッチン
グ回路が提供される。
し、遮断は制御され、導通は自発的に行なわれる、電流
単方向−電圧２方向型の半導体スイッチング装置であっ
て、論理ゲートを更に有し、該論理ゲートの一方の入力
には、半導体のアノードに接続されている第１適合回路
によって送出される論理信号が、前記半導体のアノード
−カッーＦ間電圧が零に近い成る正の所定電圧よりも低
い場合に供給され、前記論理ゲートの他の入力には、制
御論理信号が供給され、該論理ゲートの出力は、該論理
ゲートによって送出される論理信号を、半導体の制御端
子に加えられる適切な制御端子に変換するための第２適
合回路が接続されたことを特徴とする半導体スイッチン
グ回路が提供される。
このゲートはＯＲゲートによって形成し、又は、好まし
くは、ＮＯＲゲートによって形成する。半導体は、スイ
ッチングについて制御されるサイリスク即ちゲートター
ンオフサイリスクとし、サイリスタのゲートが前記制御
端子を形成するようにしてもよい。また、半導体をトラ
ンジスタによって形成し、トランジスタのベースが前記
制御端子であり、そのコレクター即ちアノードには、第
１ダイオードのカソードを接続し、第１ダイオードのア
ノードは、トランジスタのエミッタに接続し、更に第２
ダイオードのアノードにも接続し、第２ダイオード”の
カソードが、半導体のカソードを形成するようにしても
よい。
くは、ＮＯＲゲートによって形成する。半導体は、スイ
ッチングについて制御されるサイリスク即ちゲートター
ンオフサイリスクとし、サイリスタのゲートが前記制御
端子を形成するようにしてもよい。また、半導体をトラ
ンジスタによって形成し、トランジスタのベースが前記
制御端子であり、そのコレクター即ちアノードには、第
１ダイオードのカソードを接続し、第１ダイオードのア
ノードは、トランジスタのエミッタに接続し、更に第２
ダイオードのアノードにも接続し、第２ダイオード”の
カソードが、半導体のカソードを形成するようにしても
よい。
このスイッチング装置は、例えば、直接もしくは間接の
直流−交流変換器、直流−交流変換器（特にＧＲＡＥＴ
Ｚブリッジ）又は交流−直流変換器に使用されると共に
、可変無効電力を供給するための容量階程装置を形成す
るためにも使用される。
直流−交流変換器、直流−交流変換器（特にＧＲＡＥＴ
Ｚブリッジ）又は交流−直流変換器に使用されると共に
、可変無効電力を供給するための容量階程装置を形成す
るためにも使用される。
本発明の他の目的、利点及び特徴は、添付図面を参照と
した以下の詳細な説明によって一層明らかとなろう。
した以下の詳細な説明によって一層明らかとなろう。
第１．２図に、本発明の２つの実施例を示し、ここに示
された半導体は、ＧＴＯトランジスタ２（ゲートターン
オフトランジスタ）であり、そのアノードとカソードと
は、電力回路１ （電源及び電源は図示しない）に接続
されている。第１適合回路４は、サイリスタ２のアノー
ド−カソード電圧を検出し、この電圧が零に近い正の所
定値よりも小さい場合に、０論理レヘルを送出する。こ
の論理レヘルは〜論理ゲートの第１人力に送出される。
された半導体は、ＧＴＯトランジスタ２（ゲートターン
オフトランジスタ）であり、そのアノードとカソードと
は、電力回路１ （電源及び電源は図示しない）に接続
されている。第１適合回路４は、サイリスタ２のアノー
ド−カソード電圧を検出し、この電圧が零に近い正の所
定値よりも小さい場合に、０論理レヘルを送出する。こ
の論理レヘルは〜論理ゲートの第１人力に送出される。
論理ゲートの第２人力は遮断制御回路に接続されている
。
。
第２適合回路５は、論理ゲートからの論理信号を、サイ
リスタ２のゲート３に適用される適切な制御信号に変換
する。
リスタ２のゲート３に適用される適切な制御信号に変換
する。
この論理ゲートは、第１図では、ＯＲ回路６０、第２図
では、ＮＯＲ回路６１である。
では、ＮＯＲ回路６１である。
これらの要素は、１点鎖線で囲んだスイッチング回路１
００．２００（第１．２図）を形成する。
００．２００（第１．２図）を形成する。
第２図に示したスイッチング回路２００のＮＯＲゲート
を用いることが望ましいため、−例として、以下に第２
図を参照して、スイッチング回路の作用について説明す
る。
を用いることが望ましいため、−例として、以下に第２
図を参照して、スイッチング回路の作用について説明す
る。
サイリスタ２のアノード−カソード間の電圧が零に近い
正の所定値よりも低い値になると、第１適合回路４は、
０値を表わす一定の論理信号を送出し、この信号は、Ｎ
ＯＲゲート６１の一方の入力に供給される。そのため、
ＮＯＲゲート６１の他の入力に遮断命令が与えられてい
なければ（即ちＮＯＲゲーグー１の他の入力に与えられ
る論理信号がθ値を有する場合は）１値を表わす信号が
ＮＯＲケート６１の出力から第２適合回路５に送出され
、この第２適合回路５からケートに、サイリスタ２の導
通を制御するだめの適切な信号が送出される。サイリス
タ２はこの時に導通しているので、アノード−カソード
間の電圧は低（、前記所定値よりも小さくなっており、
第１適合回路４からの論理信号は、Ｏ値に等しくなって
いる。１値を表わす論理信号（例えばパルス）の形の、
ＮＯＲゲート６１の入カフに適用される遮断命令は、Ｎ
Ｏ’Ｒゲートの出力の状態を゛変化させる。その場合、
第２適合回路５は、適切な遮断信号（スイッチングすべ
き電流が６００Ａであれば例えば１００Ａのパルス）を
、サイリスタ２のゲートに送出する。
正の所定値よりも低い値になると、第１適合回路４は、
０値を表わす一定の論理信号を送出し、この信号は、Ｎ
ＯＲゲート６１の一方の入力に供給される。そのため、
ＮＯＲゲート６１の他の入力に遮断命令が与えられてい
なければ（即ちＮＯＲゲーグー１の他の入力に与えられ
る論理信号がθ値を有する場合は）１値を表わす信号が
ＮＯＲケート６１の出力から第２適合回路５に送出され
、この第２適合回路５からケートに、サイリスタ２の導
通を制御するだめの適切な信号が送出される。サイリス
タ２はこの時に導通しているので、アノード−カソード
間の電圧は低（、前記所定値よりも小さくなっており、
第１適合回路４からの論理信号は、Ｏ値に等しくなって
いる。１値を表わす論理信号（例えばパルス）の形の、
ＮＯＲゲート６１の入カフに適用される遮断命令は、Ｎ
Ｏ’Ｒゲートの出力の状態を゛変化させる。その場合、
第２適合回路５は、適切な遮断信号（スイッチングすべ
き電流が６００Ａであれば例えば１００Ａのパルス）を
、サイリスタ２のゲートに送出する。
遮断の際には、アノードとカソードとの間の電圧は増大
し、第１適合回路４は、１値を表わす論理信号を送出し
、それにより遮断命令が保たれている。これは、電圧値
が再び前記正の所定値を経過し、入カフに入る論理信号
の状態が変化したことにより導通命令が与えられるまで
持続するや好ましくは、第１適合回路４は、適合回路４
の出力論理信号の状態の変化においての思いがけない振
動をさけるように成る程度のヒステリシスを示す比較器
として形成し、第２適合回Ｂ５は、適切な増幅器と直列
に接続された簡単な無安定フリップフロップとして形成
する。
し、第１適合回路４は、１値を表わす論理信号を送出し
、それにより遮断命令が保たれている。これは、電圧値
が再び前記正の所定値を経過し、入カフに入る論理信号
の状態が変化したことにより導通命令が与えられるまで
持続するや好ましくは、第１適合回路４は、適合回路４
の出力論理信号の状態の変化においての思いがけない振
動をさけるように成る程度のヒステリシスを示す比較器
として形成し、第２適合回Ｂ５は、適切な増幅器と直列
に接続された簡単な無安定フリップフロップとして形成
する。
第３図に、第１図又は第２図のスイッチング回路の成る
変更部分を示し、この部分には、１つのトランジスタと
２つのダイオードとを使用することができる。
変更部分を示し、この部分には、１つのトランジスタと
２つのダイオードとを使用することができる。
この回路の作用は、トランジスタのベースに加わる制御
電流の点を除いては同一である。実際に、サイリスクの
場合には、この信号は、実行しようとする制御に従って
、正又は負のパルスの形状を取りうるが、トランジスタ
の場合は、一定の電圧又は電圧の不在により形成しなけ
ればならない。
電流の点を除いては同一である。実際に、サイリスクの
場合には、この信号は、実行しようとする制御に従って
、正又は負のパルスの形状を取りうるが、トランジスタ
の場合は、一定の電圧又は電圧の不在により形成しなけ
ればならない。
簡単に説明すると、半導体として、サイリスタ２の代り
にトランジスタ２１が用いられ１．トランジスタ２１の
ベースは、制御端子であり、そのコレクター（アノード
）は、第１ダイオード２２のカソードに接続され、第１
ダイオード２２のアノ−１は、トランジスタ２１のエミ
ッタに接続されていると共に、第２ダイオード２３のア
ノードに接続され、第２ダイオード２３のカソードは、
半導体自身のカソードを形成している。
にトランジスタ２１が用いられ１．トランジスタ２１の
ベースは、制御端子であり、そのコレクター（アノード
）は、第１ダイオード２２のカソードに接続され、第１
ダイオード２２のアノ−１は、トランジスタ２１のエミ
ッタに接続されていると共に、第２ダイオード２３のア
ノードに接続され、第２ダイオード２３のカソードは、
半導体自身のカソードを形成している。
他の図は、本発明によるスイッチング回路の２つの応用
形式を示している。
形式を示している。
例えば第４図は送電線に無効電力を供給することを可能
にする容量階調回路に本発明によるスイッチング回路を
適用した例を示す。
にする容量階調回路に本発明によるスイッチング回路を
適用した例を示す。
−例として、２つの逆並列サイリスク２００とコンデン
サ１０との直列回路を各辺に配することができる。各辺
は、星形結線（図示しない）の場合の人為的な浮動中性
線と送電線の各相との間に接続してもよく、また第３図
に示した三角結線内に接続してもよい。この後者の接続
Ｇこよれば、３の倍数の調波が除かれるという別の利点
も得られる。
サ１０との直列回路を各辺に配することができる。各辺
は、星形結線（図示しない）の場合の人為的な浮動中性
線と送電線の各相との間に接続してもよく、また第３図
に示した三角結線内に接続してもよい。この後者の接続
Ｇこよれば、３の倍数の調波が除かれるという別の利点
も得られる。
この容量性階調装置によれば、無効電力が供給されるが
、自己誘導階調装置を使用する既知の容量平衡装置によ
れば、固定コンデンサ列と自己誘導階調装置との間に無
効電力を循環させる。
、自己誘導階調装置を使用する既知の容量平衡装置によ
れば、固定コンデンサ列と自己誘導階調装置との間に無
効電力を循環させる。
第５図は、当業者には周知のＧＲＡＥＴＺブリ、７ジ型
の変換器であり、この変換器の各々の要素は、遮断制御
回路の入カフを各々有する複数のスイッチング回路２０
０により形成されている。この変換器は、−例として、
遅れ力率角を示す非同期電動機９のような誘導性負荷を
直流電源８からそれ自体として既知のように制御するこ
とを可能に実る。
の変換器であり、この変換器の各々の要素は、遮断制御
回路の入カフを各々有する複数のスイッチング回路２０
０により形成されている。この変換器は、−例として、
遅れ力率角を示す非同期電動機９のような誘導性負荷を
直流電源８からそれ自体として既知のように制御するこ
とを可能に実る。
本発明は、前述した構成のほかにも、いろいろと変更し
て実施することができる。例えば論理ゲートとして、Ｏ
Ｒ及びＮＯＲ回路のばかに、他のゲート、特にＮＯＴ及
びＡＮＤ回路を使用してもよい。
て実施することができる。例えば論理ゲートとして、Ｏ
Ｒ及びＮＯＲ回路のばかに、他のゲート、特にＮＯＴ及
びＡＮＤ回路を使用してもよい。
第１．２図は、半導体としてザイリスタを使用した本発
明の第１及び第２実施例によるスイッチング回路を示す
回路図、第３図は、半導体が１個のトランジスタと２個
のダイオードとからできでいる本発明の変形実施例によ
るスイッチング回路の一部を示す回路図、第４図は、本
発明によるスイッチング回路を利用した容量階調装置を
示す回路図、第５図は、本発明によるスイッチング回路
を利用して非同期電動機を制御するＧＲＡＥＴＺブリッ
ジ型変換器を示す回路図である。 符号の説明 ２・・・ゲートターンオフサイリスク（半導体）、４・
・・第１適合回路、５・・・第２適合回路、６０・・・
ＯＲゲート（論理ゲート）、６１・・・ＮＯＲゲート。
明の第１及び第２実施例によるスイッチング回路を示す
回路図、第３図は、半導体が１個のトランジスタと２個
のダイオードとからできでいる本発明の変形実施例によ
るスイッチング回路の一部を示す回路図、第４図は、本
発明によるスイッチング回路を利用した容量階調装置を
示す回路図、第５図は、本発明によるスイッチング回路
を利用して非同期電動機を制御するＧＲＡＥＴＺブリッ
ジ型変換器を示す回路図である。 符号の説明 ２・・・ゲートターンオフサイリスク（半導体）、４・
・・第１適合回路、５・・・第２適合回路、６０・・・
ＯＲゲート（論理ゲート）、６１・・・ＮＯＲゲート。
Claims (1)
- 【特許請求の範囲】 １） スイッチングについて制御される半導体を有し、
遮断は制御され、導通は自発的に行なわれる、電流単方
向−電圧２方向型の半導体スイッチング装置であって、
論理ゲート（６０，６１）を更に有し、該論理ゲートの
一方の人力には、半導体（２）のアノードに接続されて
いる第１適合回路（４）によって送出される論理信号が
、前記半導体（２）のアノード−カソード間電圧が零に
近い成る正の所定電圧よりも低い場合に供給され、前記
論理ゲートの他の入力には、制御論理信号が供給され、
該論理ゲートの出力は、該論理ケー） （６０，６１）
によって送出される論理信号を、半導体（２）の制御端
子に加えられる適切な制御信号に変換するための第２適
合回路（５）が接続されたことを特徴とする半導体スイ
ッチング回路。 ２）論理ゲート（６０）がＯＲゲートであることを特徴
とする特許請求の範囲第１項記載の半導体スイッチング
回路。 ３）論理ゲート（６１）がＮＯＲゲートであることを特
徴とする特許請求の範囲第１項記載の半導体スイッチン
グ回路。 ４） 半導体（２）が、スイッチングについて制御され
るサイリスタ即ちゲートターンオフザイリスクであり、
該サイリスクのゲート（３）が前記制御端子を形成する
ことを特徴とする特許請求の範囲第１〜３項のいずれか
１項記載の半導体スイッチング回路。 ５） 半導体（２）がトランジスタ（２１）によって形
成され、トランジスタ（２１）のベースが前記制御端子
であり、そのコレクター即ちアノードには、第１ダイオ
ード（２２）のカソードが接続され、第１ダイオード（
２２）のアノードは〜 トランジスタ（２１）のエミッ
タに接続されていると共に、第２ダイオード（２３）の
アノードに接続され、第２ダイオード（２３）のカソー
ドは、半導体（２）のカソードを形成することを特徴と
する特許請求の範囲第１〜３項のいずれか１項記載の半
導体スイッチング回路。 ６）特許請求の範囲第１〜５項のいずれか１項記載の２
個の互に逆並列に接続したスイッチング回路とコンデン
サ（１０）との直列回路によって、少くとも１辺が形成
されたことを特徴とする容量性階調回路。 ７） 星形結線において、人為的な浮動性の中性線と送
電線の１相との間に各辺を接続したことを特徴とする特
許請求の範囲第６項記載の容量性階調回路。 ８） 三相送電線の１線について各辺を三角に結線した
ことを特徴とする特許請求の範囲第６項記載の容量性階
調回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8406286A FR2563393B1 (fr) | 1984-04-20 | 1984-04-20 | Ensemble de commutation a semi-conducteur monodirectionnel en courant et bidirectionnel en tension a blocage commande et a amorcage spontane et graduateur capacitif |
| FR8406286 | 1984-04-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60235522A true JPS60235522A (ja) | 1985-11-22 |
Family
ID=9303360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60084361A Pending JPS60235522A (ja) | 1984-04-20 | 1985-04-19 | 半導体スイツチング装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4642553A (ja) |
| EP (1) | EP0162743B1 (ja) |
| JP (1) | JPS60235522A (ja) |
| AT (1) | ATE45447T1 (ja) |
| DE (1) | DE3572268D1 (ja) |
| FR (1) | FR2563393B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH674781A5 (ja) * | 1987-12-08 | 1990-07-13 | Zellweger Uster Ag | |
| FR2775362B1 (fr) * | 1998-02-20 | 2001-06-29 | Crouzet Automatismes | Procede de gradation de la dissipation d'un signal electrique |
| FR2809234B1 (fr) * | 2000-05-22 | 2002-08-02 | Minarro Bernot Ind Diffusion C | Thyristor dual, thyristor diode dual, thysistor, thysistor diode, convertisseur et interrupteur |
| RU2602368C1 (ru) * | 2015-08-21 | 2016-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) | Управляемый коммутатор элементов электрической цепи |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5264651A (en) * | 1975-11-20 | 1977-05-28 | Matsushita Electric Ind Co Ltd | Zero potential control circuit |
| JPS57162961A (en) * | 1981-03-31 | 1982-10-06 | Hitachi Ltd | Gate control circuit for gate turn-off thyristor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3622806A (en) * | 1969-11-13 | 1971-11-23 | Int Rectifier Corp | Dynamic gate bias for controlled rectifiers |
| DE2325881A1 (de) * | 1973-05-22 | 1974-11-28 | Schwenk Kg Theben Werk | Verfahren und schaltungsanordnung zum ein- und ausschalten eines halbleiterschalters im nulldurchgang der betriebswechselspannung |
| US3992661A (en) * | 1975-08-25 | 1976-11-16 | General Electric Company | Reactive current compensating apparatus for electric power systems |
| JPS56121363A (en) * | 1980-02-28 | 1981-09-24 | Hitachi Ltd | Gate circuit for thyristor |
| US4356440A (en) * | 1980-09-18 | 1982-10-26 | The Charles Stark Draper Laboratory, Inc. | Power factor correction system |
| FR2499789A1 (fr) * | 1981-02-06 | 1982-08-13 | Thomson Csf | Dispositif de commande de conduction d'un triac |
| FR2504757A1 (fr) * | 1981-04-27 | 1982-10-29 | Thomson Csf | Procede et dispositif autoadaptatif d'amorcage d'un triac |
| US4449088A (en) * | 1981-12-23 | 1984-05-15 | General Electric Company | Commutation failure correction scheme for a controlled current inverter |
-
1984
- 1984-04-20 FR FR8406286A patent/FR2563393B1/fr not_active Expired - Fee Related
-
1985
- 1985-04-17 EP EP85400761A patent/EP0162743B1/fr not_active Expired
- 1985-04-17 DE DE8585400761T patent/DE3572268D1/de not_active Expired
- 1985-04-17 AT AT85400761T patent/ATE45447T1/de not_active IP Right Cessation
- 1985-04-19 US US06/724,993 patent/US4642553A/en not_active Expired - Fee Related
- 1985-04-19 JP JP60084361A patent/JPS60235522A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5264651A (en) * | 1975-11-20 | 1977-05-28 | Matsushita Electric Ind Co Ltd | Zero potential control circuit |
| JPS57162961A (en) * | 1981-03-31 | 1982-10-06 | Hitachi Ltd | Gate control circuit for gate turn-off thyristor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3572268D1 (en) | 1989-09-14 |
| ATE45447T1 (de) | 1989-08-15 |
| EP0162743A1 (fr) | 1985-11-27 |
| FR2563393A1 (fr) | 1985-10-25 |
| US4642553A (en) | 1987-02-10 |
| EP0162743B1 (fr) | 1989-08-09 |
| FR2563393B1 (fr) | 1990-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995992B2 (en) | Dual bridge matrix converter | |
| US5644482A (en) | HVDC transmission system with multiple converter stations | |
| US5920472A (en) | High voltage converter circuit | |
| Chéron et al. | Soft commutation | |
| US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
| US4641231A (en) | Apparatus and method for failure testing of a control turn-off semiconductor | |
| US4549258A (en) | Inverter device using gate turn-off thyristors | |
| US6137703A (en) | Clamped bidirectional power switches | |
| US5838555A (en) | Two-wire power supply electronic switch | |
| JPS60235522A (ja) | 半導体スイツチング装置 | |
| US4528461A (en) | Integrated circuit switch using stacked SCRs | |
| US3987357A (en) | AC voltage regulator | |
| US4947079A (en) | Notch cutting circuit with minimal power dissipation | |
| JPS5967877A (ja) | インバ−タの電流制限方式 | |
| US4449088A (en) | Commutation failure correction scheme for a controlled current inverter | |
| JP3141925B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP2570490B2 (ja) | インバータ装置 | |
| JPS596158Y2 (ja) | インバ−タ装置 | |
| RU2014717C1 (ru) | Преобразователь переменного напряжения в постоянное | |
| KR100287532B1 (ko) | 능동형igbt소자직렬구동회로및그구동방법 | |
| KR20220022373A (ko) | 전력 변환 장치 및 그 제어 방법 | |
| JPH04322171A (ja) | インバータ電源装置 | |
| KR100597387B1 (ko) | 다목적 필터 및 교류 전압 제어기를 이용한 자동 전압조절기 | |
| JPS60118064A (ja) | 電力変換装置 | |
| JPS5854869A (ja) | 整流装置 |