JPS60229406A

JPS60229406A - Output circuit

Info

Publication number: JPS60229406A
Application number: JP59085409A
Authority: JP
Inventors: Masahiro Ikeda; 昌宏池田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-04-26
Filing date: 1984-04-26
Publication date: 1985-11-14

Abstract

PURPOSE:To prevent the titled circuit from being destroyed by inserting a diode to an emitter of an NPN transistor (TR) of complementary push-pull coupling using the NPNTR and a PNPTR so as to prevent an excess current at short- circuit from being generated. CONSTITUTION:The diode is provided between a resistor and the emitter of the NPNTR and the diode is provided between the cathode of the former diode and the collector of the TR in the complementary push-pull connecting circuit where the NPNTR7 and the PNPTR10 are employed, and then the circuit current at short-circuit of output terminals is limited surely. For example, even when the output terminal comes to contact a power supply terminal in the push-pull connecting circuit, since a breakdown voltage of the diode 15 is as very high as several volts, no breakdown takes place. Then a current I3 is zero. Current limit is applied at the short-circuit of the output circuit through the negative feedback action of a current amplification factor hFE10 of the PNPTR10.

Description

【発明の詳細な説明】産業上の利用分野本発明はＮＰＮ）ランジスタとＰＮＰ　）ランジスタを
用いたコンプリメンタリ・プッシュプル結合の出力回路
において、同出力回路に過大電流を生じさせないように
構成した出力回路に関する。[Detailed Description of the Invention] Industrial Field of Application The present invention relates to an output circuit of complementary push-pull coupling using an NPN transistor and a PNP transistor, which is configured so as not to cause excessive current in the output circuit. Regarding.

従来例の構成とその問題点従来、低歪特性を実現するため出力回路としてＮＰＮ　
トランジスタとＰＮＰ　）ランジスタとＫよるコンプリ
メンタリ・プッシュプル結合の出力回路が広く用いられ
る。この種の出力回路には、通常、出力端子が短絡状態
忙なっても、同出力回路に過大電流が生じないように保
護手段をそなえている。第１図は、かかる保護手段をそ
なえたコンプリメンタ１Ｊ・プッシュプル結合回路の一
例である。電源端子１，２間に、定電流源３．ダイオー
ド４．６および入カドランジスタロよりなる入力部とＮ
ＰＮ）ランジスタフ、抵抗８．同９およびＰＮＰ　）ラ
ンジスタ１ｏよりなる出力部とをそなえ、信号入力端子
１１からの信号を出力部の抵抗８．９間より、出力端子
１３に取り出す回路構成である。ここで、出力部のＮＰ
ＮＩ−ランジスタフのベースは定電流源３とダイオード
４との間に、ｔた、ＰＮＰ　）ランジスタ１０のベース
は抵抗１２を介して入カドランジスタロのコレクタに、
それぞれ結合されている。この回路で、ダイオード４゜
６は出力のクロスオーバー歪を除去するものであり、抵
抗１２は出力端子１３が短絡状態のとき、この出力部ト
ランジスタへの過大電流を防ぐだめのものである。第１
図の回路構成で、電源端子１にｖｃｃ、同２にｖＥＥ　
が与えられたとき、出力端子１３で得られる出力電圧振
幅値Ｖ○の上限ｖｏ、ｎａ！。Conventional configuration and its problems Traditionally, NPN was used as an output circuit to achieve low distortion characteristics.
Complementary push-pull coupled output circuits using transistors and PNP transistors and K transistors are widely used. This type of output circuit usually includes protection means to prevent excessive current from occurring in the output circuit even if the output terminal is short-circuited. FIG. 1 shows an example of a complementer 1J/push-pull coupling circuit equipped with such protection means. A constant current source 3 is connected between power supply terminals 1 and 2. Input section consisting of diode 4.6 and input quadrant transistor and N
PN) Ranjstaf, resistance 8. It has a circuit configuration in which a signal from a signal input terminal 11 is taken out to an output terminal 13 from between resistors 8 and 9 of the output section. Here, NP of the output part
The base of the NI transistor is connected between the constant current source 3 and the diode 4, and the base of the PNP transistor 10 is connected to the collector of the input transistor through the resistor 12.
Each is connected. In this circuit, the diode 4.6 is for eliminating crossover distortion of the output, and the resistor 12 is for preventing excessive current from flowing into the output transistor when the output terminal 13 is short-circuited. 1st
In the circuit configuration shown in the figure, vcc is applied to power supply terminal 1, and vEE is applied to power supply terminal 2.
is given, the upper limit vo, na! of the output voltage amplitude value V○ obtained at the output terminal 13 is given. .

および、下限ｖＯｍｉｎは次のように表わされる。And the lower limit vOmin is expressed as follows.

ココア、ＶＥＥ７．ＶＢＥｌｏ　Ｒ出力部ノＮＰＮ　）
　ランジスタフとＰＮＰ　）ランジスタ１ｏとのそれぞ
れのベース・エミッタ間電圧であり、ｖＣＥｓｅｔ６ハ
入カドランジスタロのコレクタ・エミッタ間の飽和電圧
である。ただし、上記（１）式を導出するにあたっては
、定電流源３の電圧降下、および、抵抗８、同９．同１
２での電圧降下は無視する。なお、抵抗８，９は零入力
時の各出力部トランジスタ７゜１０のバイアスレベルを
決定するバイアス抵抗であり、抵抗１２は出力トランジ
スタ７，１０のノ（イアスレベル決定にも関係するが、
主に出力端子短絡時に出力部トランジスタに流れる電流
を許容値に制限する電流制限抵抗である。Cocoa, VEE7. VBElo R output section NPN)
This is the voltage between the base and emitter of the transistor 1o (PNP) and the saturation voltage between the collector and emitter of the vCEset 6-capacity transistor. However, in deriving the above equation (1), the voltage drop of constant current source 3, resistor 8, constant current source 9. Same 1
Ignore the voltage drop at 2. Note that the resistors 8 and 9 are bias resistors that determine the bias level of each output transistor 7 and 10 at zero input, and the resistor 12 is a bias resistor that determines the bias level of the output transistors 7 and 10.
This is a current limiting resistor that mainly limits the current flowing through the output transistor to a permissible value when the output terminal is short-circuited.

この回路で、出力電流は、出力電圧ｖＯに依存して、Ｐ
ＮＰ　）ランジスタ１０の動作電流工、とＮＰＮ）ラン
ジスタフの動作電流工、とが生じ、出力電圧Ｖｏとの関
係は次式のようになる。In this circuit, the output current depends on the output voltage vO, P
The operating current of the transistor 10 (NP) and the operating current of the transistor 10 (NPN) are generated, and the relationship with the output voltage Vo is as shown in the following equation.

１１　の場合（ＶＱ＜０）１１（Ｒ８＋Ｒ１２／１＋ｈＦＥ１ｏ）＋ｖＯ”　ｖＣ
Ｅｓａｔ６　ＢＥｌｏ　ＥＥ　”””（２）＋Ｖ　−ＶＩ２の場合（ＶＱ〉０）工、Ｒ８＋■Ｑ＝■ｃｃ−ｖＢＥ６　・・・・・・・・
・・・・（３）ここで、Ｒ８１Ｒ９１Ｒ１２は抵抗８，
９．１２の各抵抗値である。ｈＦＥｌ。はＰＮＰ　トラ
ンジスタ１０は電流増幅率である。前記ｈＦＥ１゜は、
出力電流工、の関数でもあり、出力電流１１　が大きけ
れば、電流増幅率は小さくなる。通常の動作状態では、
出力電流１１　の値は、せいぜい、１０ｍＡのオーダー
であるから、電流増幅率ｈＦＥ２は十分高く、またＲ９
１Ｒ１２は同程度の大きさであるから、上記（３）式中
のＲ１２／（１＋ｈＦＥ１゜）はＲ９に対して無視でき
るほどに小さい。−力出力端子１３が電源端子１に接触
した短絡状態では、出力回路の電流は、次式で表わされ
る。In the case of 11 (VQ<0) 11 (R8+R12/1+hFE1o)+vO” vC
Esat6 BElo EE """ (2) + V - VI In the case of I2 (VQ>0) Eng, R8 + ■Q = ■cc - vBE6 ・・・・・・・・・
...(3) Here, R81R91R12 is resistor 8,
9.12 resistance values. hFEl. is the current amplification factor of the PNP transistor 10. The hFE1° is
It is also a function of the output current 11, and the larger the output current 11, the smaller the current amplification factor. Under normal operating conditions,
Since the value of the output current 11 is on the order of 10 mA at most, the current amplification factor hFE2 is sufficiently high, and R9
Since 1R12 has the same size, R12/(1+hFE1°) in the above equation (3) is so small that it can be ignored compared to R9. - In a short circuit state where the power output terminal 13 is in contact with the power supply terminal 1, the current in the output circuit is expressed by the following equation.

１１１Ｖ□＝ＶＣＣ”　（ｖＣＣ−ｖＥＥ−ｖＣＥｓａ
ｔ６−ｖＢＥｌｏ）／（Ｒ９１Ｒ１２／（１＋ｈＦＥ１
゜））・・・・・・（４）この場合、電流１１　”Ｏ”
ｖＣＣが増加すると、電流増幅率ｈＦＥ２は低下するの
で、Ｒ１２／（１＋ｈＦＥ１゜）は大きくなる。短絡電
流工１　ｌ　Ｖｏ’Ｖｏｏ　に対してはＰＮＰ　）ラン
ジスタ１ｏの電流増幅率ｈＦＥ１゜が負帰還として作用
し、出力回路の電源制限の機能を果す。第１図示の回路
では、通常の動作域ではすぐれた特性を実現し、出力端
子が電源端子に接触した異常状態では抵抗１２０作用で
電流制限機能を果す。出力端子１３が電源ｖＥＥの端子
２側と短絡状態になった場合についてみると、ＮＰＮ　
トランジスタ７のベースが定電流源３で駆動されている
ので、電流制限がかかつて、同トランジスタの電流が過
大になることはない。111V□=VCC” (vCC-vEE-vCEsa
t6−vBElo)/(R91R12/(1+hFE1
゜))・・・・・・(4) In this case, the current is 11 “O”
As vCC increases, current amplification factor hFE2 decreases, so R12/(1+hFE1°) increases. The current amplification factor hFE1° of the transistor 1o acts as a negative feedback and functions to limit the power supply of the output circuit. The circuit shown in FIG. 1 achieves excellent characteristics in the normal operating range, and in an abnormal state where the output terminal contacts the power supply terminal, the resistor 120 acts to perform a current limiting function. In the case where the output terminal 13 is short-circuited to the terminal 2 side of the power supply vEE, the NPN
Since the base of the transistor 7 is driven by the constant current source 3, the current of the transistor 7 will not become excessive due to current limitation.

ところで、通常、ＮＰＮ）ランジスタフのベースエミッ
タ間耐圧は数Ｖである。電源端子１，２の電圧ＶＣＣ，
ＶＥＥが高い状態の場合、出力端子力；電源端子１に接
触すると、トランジスタ７のベースエミッタ間には次式
で示す電圧がかかる。Incidentally, the base-emitter breakdown voltage of an NPN (Npn) Langistuf is usually several volts. Voltage VCC of power supply terminals 1 and 2,
When VEE is in a high state, output terminal force; when the power supply terminal 1 is contacted, a voltage expressed by the following equation is applied between the base and emitter of the transistor 7.

ｖＥ−Ｂ＝ｖ（ＸＣ−ｖＥＸ−ＶＥＥ４−ＶＥＥ５−ｖ
ＣＥｓａｔ６　”’　”’　（６）ここでＶＥＥ４．Ｖ
ＥＥ６はダイオード４．６の順方向電圧である。上記（
６）式に示すＶＥ−Ｂがトランジスタ７のベースエミッ
タ間のブレイクダウン電圧ＢｖＥＢ７より大きくなると
、トランジスタ７のベースエミッタ間がブレイクダウン
し、（６）式に示す電流が第１図示工、に示す経路に流
れる。vE-B=v(XC-vEX-VEE4-VEE5-v
CEsat6 ”'”' (6) Here, VEE4. V
EE6 is the forward voltage of diode 4.6. the above(
6) When VE-B shown in equation (6) becomes larger than the base-emitter breakdown voltage BvEB7 of transistor 7, the base-emitter of transistor 7 breaks down, and the current shown in equation (6) becomes as shown in the first diagram. flow into the path.

工３”　（ｖＣＣ−”ＶＥＥ７−ＶＥＥ４−”ＢＨ３−
ｖＣＥｓａｔ６　）／Ｒ８・・・・・・・・・（６）従って、この状態で出力端子が電源端子に接触したとき
に出力に流れる電流Ｉは下式で表わされる。3” (vCC-”VEE7-VEE4-”BH3-
vCEsat6 )/R8 (6) Therefore, when the output terminal contacts the power supply terminal in this state, the current I flowing to the output is expressed by the following formula.

工＝（ｖＣＣ−”ＥＥ−ＢｖＥＢ７−ＶＥＥ４−ＶＥＥ
５−ｖＣＥｓａｔ６）’Ｒ８＋ｖＣＣ−ｖＥＥ−ｖＣＥ
ｓ＋ａｔ６　ＢＥ１０／（Ｒ９１Ｒ１２／（”ｈＦＥｌ
。））・・・・・・・・（７）ｉとえば、ＶＣＣ＝１５
Ｖ、　ＶＥＥ＝−１５Ｖ、　Ｒ８＝Ｒ９＝ａ。Engineering=(vCC-”EE-BvEB7-VEE4-VEE
5-vCEsat6)'R8+vCC-vEE-vCE
s+at6 BE10/(R91R12/("hFEl
. ))・・・・・・・・・(7)i For example, VCC=15
V, VEE=-15V, R8=R9=a.

Ｒ１２＝３００ＩｈＦＥ１ｏ＝１１ｖＢＥ４＝ｖＢＥ６
＝■ＢＥ１０り・７ｖＩＢＶＥＢ７＝７　、ｅｓＶ　、
　ＶｃＨ，，１、＝０　、　Ｉ　Ｖとすると工は約ｏ、
ｓｅＡ　となる。この電流は半導体集積回路では著しく
大きいものであり、しばしば回路素子を破壊する要因と
なる。R12=300IhFE1o=11vBE4=vBE6
=■BE10ri・7vIBVEB7=7, esV,
If VcH,,1,=0,I V, then the engineering is about o,
seA becomes. This current is extremely large in semiconductor integrated circuits, and often causes damage to circuit elements.

発明の目的本発明は、出力回路の抵抗を小さくし、出力特性、すな
わち、出力電圧、出力電流の両者が比較的大きい状態を
維持する回路にオコいて、短絡時の回路電流が充分に制
限される出力回路を提供するものである。Purpose of the Invention The present invention is directed to a circuit in which the resistance of the output circuit is reduced and the output characteristics, that is, both the output voltage and the output current, are maintained in a relatively large state, so that the circuit current in the event of a short circuit is sufficiently limited. This provides an output circuit that

発明の構成本発明は、ＮＰＮ　トランジスタとＰＮＰ　）ランジス
タとを用いたコンプリメンタリ脅プッシュプル結合回路
で、前記ＮＰＮ）ランジスタのエミッタと、抵抗の間に
ダイオード、および、ダイオードのカソードと、トラン
ジスタのコレクタ間にダイオードを設けたもので、これ
により、出力端子の短絡時の回路電流が確実に制限され
る。Structure of the Invention The present invention is a complementary push-pull coupling circuit using an NPN transistor and a PNP transistor, and includes a diode between the emitter of the NPN transistor and a resistor, and a diode between the cathode of the diode and the collector of the transistor. A diode is provided in the output terminal, which reliably limits the circuit current when the output terminal is shorted.

実施例の説明第２図示の本発明実施例プッシュプル結合回路で、電源
端子に出力端子が接触しても、ダイオード１６のブレイ
クダウン電圧は数十ボルトと非常に高いため、ブレイク
ダウンは起らない。従って、第２図Ｉ３　で示す電流は
零である。このとき出力電流は、前記（４）式で与えら
れる。この場合には前にも述べたようにＰＮＰ　トラン
ジスタ１ｏの電流増幅率ｈＦＥ１゜の負帰還作用により
、出力回路の短絡時に、電流制限がかかる。Description of the Embodiment In the push-pull coupling circuit according to the embodiment of the present invention shown in the second diagram, even if the output terminal contacts the power supply terminal, breakdown will not occur because the breakdown voltage of the diode 16 is extremely high at several tens of volts. do not have. Therefore, the current shown by I3 in FIG. 2 is zero. At this time, the output current is given by the above equation (4). In this case, as described above, the current is limited due to the negative feedback effect of the current amplification factor hFE1° of the PNP transistor 1o when the output circuit is short-circuited.

なおダイオード１４は、ダイオード１６を挿入したこと
によって発生するバイアス部のバランスのずれを補正す
るためのもので、プッシュプル回路の無信号時のバイア
スを適正に保つ働きをする。Note that the diode 14 is for correcting an imbalance in the bias section caused by inserting the diode 16, and serves to maintain an appropriate bias of the push-pull circuit when no signal is present.

発明の効果本発明によれば、上述の実施例で詳しくのべたように、
ＮＰＮ、ＰＮＰトランジスタによるコンプリメンタリ・
プッシュプル結合の出力回路にダイオードを挿入接続し
たことＫより、出力端子が電源端子に接触するという異
常状態でも、トランジスタのブレイクダウンを防ぎ、過
大電流発生を防止する。したがって、本発明の出力回路
は、半導体集積回路に適し、同回路の過大電流発生を防
止し、破壊防除に有効である。Effects of the Invention According to the present invention, as described in detail in the above embodiments,
Complementary with NPN and PNP transistors
By inserting and connecting a diode to the push-pull output circuit, even in an abnormal state where the output terminal contacts the power supply terminal, breakdown of the transistor is prevented and excessive current generation is prevented. Therefore, the output circuit of the present invention is suitable for semiconductor integrated circuits, prevents generation of excessive current in the circuits, and is effective in preventing destruction.

[Brief explanation of the drawing]

第１図は従来例の出力回路構成図であり、第２図は本発
明実施例の出力回路構成図である。１・・・・・・電源（ｖｃｃ）端子、２・・・・・・電
源（ＶＥＥ）端子、３・・・・・・定電流源、４．　６
．　１３．　１４．１５・・・・・・ダイオード、６・
・・・・・入力トランジスタ、７・・・・・・ＮＰＮ）
ランジスタ、８，９．１２・・・・・・抵抗、１ｏ・・
・・・・ＰＮＰ　）ランジスタ、１１・・・・・・入力
端子、１３・・・・・・出力端子。代理人の氏名　弁理士　中　尾　敏　男　はが１名第１
１５１第２図FIG. 1 is a configuration diagram of an output circuit of a conventional example, and FIG. 2 is a configuration diagram of an output circuit of an embodiment of the present invention. 1... Power supply (VCC) terminal, 2... Power supply (VEE) terminal, 3... Constant current source, 4. 6
．． 13. 14.15...Diode, 6.
...Input transistor, 7...NPN)
Ransistor, 8, 9.12... Resistor, 1o...
...PNP) transistor, 11...input terminal, 13...output terminal. Name of agent: Patent attorney Toshio Nakao (1st person)
151 Figure 2

Claims

[Claims]

An output circuit in which a diode is interposed on the emitter side of the NPN transistor in a complementary push-pull connection using an NPN transistor and a PNP transistor.