JPH0766635A - Differential amplifier circuit - Google Patents

Differential amplifier circuit

Info

Publication number
JPH0766635A
JPH0766635A JP5212518A JP21251893A JPH0766635A JP H0766635 A JPH0766635 A JP H0766635A JP 5212518 A JP5212518 A JP 5212518A JP 21251893 A JP21251893 A JP 21251893A JP H0766635 A JPH0766635 A JP H0766635A
Authority
JP
Japan
Prior art keywords
transistor
transistors
constant current
diode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5212518A
Other languages
Japanese (ja)
Inventor
Atsushi Furukawa
篤 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP5212518A priority Critical patent/JPH0766635A/en
Publication of JPH0766635A publication Critical patent/JPH0766635A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To protect a transistor for differential amplification and to improve the degree of freedom of inputted amplitude by providing a diode for current interruption on the emitter coupling part of a differential circuit and providing an extra constant current circuit. CONSTITUTION:Constant current I02 is supplied from each of constant current sources 7 and 9 and constant current I01 is supplied from a constant current source 8. The maximum collector current of transistors 1 and 2 at the operating point of a differential amplifier circuit becomes 1/2 I01+I02, and when inputted voltage Vin is large on a + side, each collector current of transistors 1 and 2 becomes I01+I02 and I02. At this time, reverse bias is applied to a diode 6 and a common connection point 2 is cut off from the transistor 2. When inputted Vin is large on a negative side, reverse bias is applied to a diode 5 and the point 2 is cut off from the transistor 1. Thus, the both transistors are always made an on state, the transistors are protected even if the amplitude of inputted voltage is large and the degree of freedom of the inputted amplitude can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は差動増幅回路に関し、詳
しくは差動増幅回路において、入力電圧の振幅が、大き
い時にも差動トランジスタの保護が行われる差動増幅回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier circuit, and more particularly to a differential amplifier circuit in which a differential transistor is protected even when the amplitude of an input voltage is large.

【0002】[0002]

【従来の技術】従来の差動増幅回路を、図4に示す。図
において1,2はトランジスタで、抵抗3,4を介して
エミッタ結合され差動動作を行う。8は定電流源で、ト
ランジスタ1,2に定電流を供給する。トランジスタ1
のベース端子に入力電圧(Vin)が加えられ、他方のト
ランジスタ2のベース端子はコモン電位点(接地電位
点)に提供される。
2. Description of the Related Art A conventional differential amplifier circuit is shown in FIG. In the figure, reference numerals 1 and 2 denote transistors, which are emitter-coupled through resistors 3 and 4 to perform a differential operation. A constant current source 8 supplies a constant current to the transistors 1 and 2. Transistor 1
An input voltage (Vin) is applied to the base terminal of the other transistor, and the base terminal of the other transistor 2 is provided to the common potential point (ground potential point).

【0003】このようなトランジスタの動作を図5を用
いて説明する。入力電圧(Vin)を横軸にとり、トラン
ジスタ1,2に流れるコレクタ電流を縦軸にとる。実線
がトランジスタ1のコレクタ電流であり、破線がトラン
ジスタ2のコレクタ電流の動作を表す。定電流源8およ
び、トランジスタの特性により、トランジスタ1,2の
コレクタ電流は、最大I0 となる。
The operation of such a transistor will be described with reference to FIG. The horizontal axis represents the input voltage (Vin) and the vertical axis represents the collector current flowing through the transistors 1 and 2. The solid line shows the collector current of the transistor 1, and the broken line shows the operation of the collector current of the transistor 2. Due to the characteristics of the constant current source 8 and the transistors, the maximum collector current of the transistors 1 and 2 is I 0 .

【0004】従って、トランジスタ1のコレクタ電流が
0 のとき、すなわち、入力電圧(Vin)が+側に大き
い値のときは、トランジスタ2のコレクタ電流は流れ
ず、トランジスタ2は、オフになる。その結果、トラン
ジスタ2のベース−エミッタ間に逆バイアス電圧(NP
Nトランジスタであればエミッタ電圧がベース電圧より
も高い状態にあること)がかかり、トランジスタ2が破
壊するおそれが生じる。入力電圧(Vin)が負の値とし
て大きい場合も同様である。
Therefore, when the collector current of the transistor 1 is I 0 , that is, when the input voltage (Vin) has a large positive value, the collector current of the transistor 2 does not flow and the transistor 2 is turned off. As a result, a reverse bias voltage (NP
In the case of an N-transistor, the emitter voltage is higher than the base voltage), which may damage the transistor 2. The same applies when the input voltage (Vin) has a large negative value.

【0005】[0005]

【発明が解決しようとする課題】このため、従来の差動
増幅回路の構成であれば、入力電圧(Vin)の振幅の値
が制限されるという問題が発生する。本発明はこのよう
な課題を解決し、入力電圧(Vin)の振幅の自由度をも
つ差動増幅回路を実現することを目的とする。
Therefore, the conventional differential amplifier circuit has a problem that the amplitude value of the input voltage (Vin) is limited. An object of the present invention is to solve such a problem and to realize a differential amplifier circuit having a degree of freedom of amplitude of an input voltage (Vin).

【0006】[0006]

【課題を解決するための手段】本発明は、一方のベース
端子がコモン電位点に接続されると共に他方のベース端
子に入力が加えられコレクタを出力端子とする一対のト
ランジスタと、この一対のトランジスタのエミッタ端子
にそれぞれ抵抗を介して共通に接続されその共通接続点
に第1の定電流源が接続された一対の電流遮断用のダイ
オードと、前記一対のトタンジスタのエミッタ端子にそ
れぞれ接続された第2と第3の定電流源と、よりなる差
動増幅回路である。
SUMMARY OF THE INVENTION According to the present invention, a pair of transistors, one base terminal of which is connected to a common potential point and the other base terminal of which an input is applied and whose collector serves as an output terminal, and a pair of transistors. A pair of current cut-off diodes, which are commonly connected to respective emitter terminals of the pair through resistors, and a first constant current source is connected to the common connection point, and a pair of diodes connected to the emitter terminals of the pair of transistors, respectively. The differential amplifier circuit includes the second and third constant current sources.

【0007】[0007]

【作用】差動回路のエミッタ結合部分に、直列にダイオ
ードを接続することと定電流源回路も余分に設けること
で、差動動作にかかるトランジスタがオフしてしまうこ
とがなく、差動増幅回路における差動動作用のトランジ
スタが保護される。
By connecting a diode in series to the emitter coupling portion of the differential circuit and additionally providing a constant current source circuit, the transistors involved in the differential operation will not be turned off, and the differential amplifier circuit will not be turned off. The transistors for differential operation in are protected.

【0008】[0008]

【実施例】図1は、本発明の一実施例の構成図である。
図において図4と同様のものは、同一の符号を付ける。
5,6はダイオード、7,9は定電流源である。定電流
源8はI01の定電流を供給し、定電流源7,9はI02
定電流を供給する。ダイオード5のアノードはトランジ
スタ1のエミッタに、ダイオード6のアノードはトラン
ジスタ2のエミッタに各々接続されている。ダイオード
5,16の各々のカソードは、抵抗3,4を介し共通に
接続され、その共通接続点は、定電流源8に接続され
る。
1 is a block diagram of an embodiment of the present invention.
In the figure, the same parts as those in FIG. 4 are designated by the same reference numerals.
Reference numerals 5 and 6 are diodes, and reference numerals 7 and 9 are constant current sources. The constant current source 8 supplies the constant current I 01 , and the constant current sources 7 and 9 supply the constant current I 02 . The anode of the diode 5 is connected to the emitter of the transistor 1, and the anode of the diode 6 is connected to the emitter of the transistor 2. The cathodes of the diodes 5 and 16 are commonly connected via the resistors 3 and 4, and the common connection point is connected to the constant current source 8.

【0009】このような構成における動作を図2、およ
び図3を用いて説明する。図2は、入力電圧(Vin)を
横軸にとり、トランジスタ1,2に流れるコレクタ電流
を縦軸にとったものである。実線がトランジスタ1のコ
レクタ電流であり、破線がトランジスタ2のコレクタ電
流の動作を表す。図3は、入力電圧(Vin)を横軸にと
り、図1に示す各々の点に生じる電圧を表したもので、
はトランジスタ1のエミッタ端子に生じる電圧、は
抵抗3と抵抗4の接続点に生じる電圧、はトランジス
タ2のエミッタ端子に生じる電圧である。
The operation in such a configuration will be described with reference to FIGS. 2 and 3. In FIG. 2, the horizontal axis represents the input voltage (Vin) and the vertical axis represents the collector current flowing through the transistors 1 and 2. The solid line shows the collector current of the transistor 1, and the broken line shows the operation of the collector current of the transistor 2. FIG. 3 shows the voltage generated at each point shown in FIG. 1 with the horizontal axis representing the input voltage (Vin).
Is a voltage generated at the emitter terminal of the transistor 1, is a voltage generated at the connection point of the resistors 3 and 4, and is a voltage generated at the emitter terminal of the transistor 2.

【0010】まず、図2について説明する。図1に示し
た差動増幅回路の動作点(入力電圧(Vin)=0V)で
のトランジスタ1およびトランジスタ2の最大のコレク
タ電流は、定電流源7,8,9の関係から (1/2)×I01+I02 となる。入力電圧(Vin)が+側に大きい値のときは、
トランジスタ1のコレクタ電流は(I01+I02)となる。
このときのトランジスタ2のコレクタ電流は(I02)と
なる。このとき、ダイオード6に逆バイアスがかかり、
ダイオード6の部分が遮断されるため、トランジスタ2
のエミッタ端子に表れる電流は定電流源9から供給され
るものだけだからである。
First, FIG. 2 will be described. The maximum collector current of the transistor 1 and the transistor 2 at the operating point (input voltage (Vin) = 0V) of the differential amplifier circuit shown in FIG. ) × I 01 + I 02 . When the input voltage (Vin) has a large value on the + side,
The collector current of the transistor 1 is (I 01 + I 02 ).
At this time, the collector current of the transistor 2 becomes (I 02 ). At this time, the diode 6 is reverse biased,
Since the diode 6 is cut off, the transistor 2
This is because the current appearing at the emitter terminal of is only that supplied from the constant current source 9.

【0011】図3について説明する。図において、(a)
の区間は入力電圧(Vin)が負の値に大きい場合、(b)
の区間は、従来例での差動動作の行われている入力電圧
(Vin)の範囲、(c)の区間は入力電圧(Vin)が正の
値に大きい場合を示す。このとき、に示すトランジス
タ1のエミッタ端子に表れる電圧は、定電流源7によっ
て、常に電流I02が供給されているので、入力電圧(V
in)からトランジスタ1のベース−エミッタ間電圧(V
BE)を引いた値となる。
Referring to FIG. In the figure, (a)
If the input voltage (Vin) is large negative value,
The section (1) shows the range of the input voltage (Vin) in which the differential operation is performed in the conventional example, and the section (c) shows the case where the input voltage (Vin) is large to a positive value. At this time, the voltage appearing at the emitter terminal of the transistor 1 shown by is always supplied with the current I 02 by the constant current source 7, so that the input voltage (V
in) from the base-emitter voltage (V
BE ).

【0012】また、に示すトランジスタ2のエミッタ
端子に表れる電圧は、定電流源9により、電流I02が供
給されている関係上、接地電圧よりベース−エミッタ間
電圧(VBE)を引いた値が表れる。
Further, the voltage appearing at the emitter terminal of the transistor 2 indicated by is a value obtained by subtracting the base-emitter voltage (V BE ) from the ground voltage because the current I 02 is supplied by the constant current source 9. Appears.

【0013】に示す抵抗3,4の接続点に表れる電圧
の動作について、状態を分けて説明する。入力電圧(V
in)が負の値に大きい場合である(a)の区間では、ダイ
オード5の両端には、点の値が負の値に大きいことか
らも理解されるように逆バイアスがかかる。
The operation of the voltage appearing at the connection point of the resistors 3 and 4 shown in FIG. Input voltage (V
In the section (a) where in) is large as a negative value, reverse bias is applied to both ends of the diode 5 as understood from the fact that the value of the point is large as a negative value.

【0014】このため、ダイオード5によって、点の
部分はトランジスタ1から切断されることになるから、
点の部分に生じる電圧はトランジスタ2のベース−エ
ミッタ間電圧(VBE)から、さらに、ダイオード6によ
る電圧降下分(VD)と抵抗4に電流が流れるための電
圧降下分に基づくものとなる。従って、点には[−V
BE−VD−I01×R]という一定値が表れることにな
る。
Therefore, since the diode 5 disconnects the point portion from the transistor 1,
The voltage generated at the point is based on the base-emitter voltage (V BE ) of the transistor 2 and further the voltage drop (V D ) due to the diode 6 and the voltage drop due to the current flowing through the resistor 4. . Therefore, [-V
BE −V D −I 01 × R] will appear.

【0015】入力電圧(Vin)が正の値に大きい場合で
ある(c)の区間では、ダイオード6の両端には、点の
値が正の値に大きいことからも理解されるように逆バイ
アスがかかる。
In the section (c) where the input voltage (Vin) is large in the positive value, the reverse bias is applied across the diode 6 as can be understood from the fact that the value of the point is large in the positive value. Takes.

【0016】このため、ダイオード6によって、点の
部分はトランジスタ2から切断されることになるから、
点の部分に生じる電圧は、トランジスタ1のベース−
エミッタ間電圧(VBE)から、さらに、ダイオード6に
よる電圧降下分(VD)と抵抗4に電流が流れるための
電圧降下分に基づいた値となる。従って、点には[V
in−VBE−VD−I01×R]という、入力電圧(Vin)
から抵抗4およびダイオード6の電圧降下分を引いた値
が表れる。
For this reason, since the diode 6 disconnects the point portion from the transistor 2,
The voltage generated at the point is the base of transistor 1
It becomes a value based on the voltage drop (V D ) due to the diode 6 and the voltage drop due to the current flowing through the resistor 4 from the voltage between the emitters (V BE ). Therefore, [V
in-V BE -V D -I 01 × R] that, the input voltage (Vin)
A value obtained by subtracting the voltage drop of the resistor 4 and the diode 6 from the above appears.

【0017】差動動作が行われる範囲(b)での入力電圧
(Vin)については、特に説明を要しないであろう。抵
抗3および抵抗4、ダイオード5およびダイオード6の
各々の特性が同じであれば、点に示す電圧値の半分の
傾きで、入力電圧(Vin)に追従して変化することにな
る。
The input voltage (Vin) in the range (b) in which the differential operation is performed need not be particularly described. If the characteristics of the resistance 3 and the resistance 4, the diode 5 and the diode 6 are the same, it changes following the input voltage (Vin) with a gradient of half of the voltage value indicated by the point.

【0018】すなわち、点が [V]=[Vin−V
BE]で表されるとすると、 点は [V]=[(1/2)×Vin−VBE−VD−(1/2)×I01×R] … と表されることになる。
That is, the point is [V] = [Vin-V
When represented by BE], point [V] = [(1/2) × Vin-V BE -V D - (1/2) becomes × I 01 × R] ... and represented it.

【0019】なお、この場合は差動動作が行われるた
め、両トランジスタ1,2はいづれもオン状態であり破
壊のおそれはない。
In this case, since the differential operation is performed, both the transistors 1 and 2 are both in the ON state and there is no fear of destruction.

【0020】このように、図2からも理解されるように
常に両トランジスタ1,2は、オン状態となるため、振
幅の大きい入力電圧(Vin)が入力しても破壊のおそれ
がない。
In this way, as can be understood from FIG. 2, both transistors 1 and 2 are always in the ON state, so that there is no fear of destruction even when an input voltage (Vin) having a large amplitude is input.

【0021】[0021]

【発明の効果】以上詳細に説明したように、本発明によ
れば、入力電圧(Vin)の振幅が大きいときでも差動増
幅のための動作を行うトランジスタが保護されるため入
力の振幅の自由度が向上する。高周波の特性のよいトラ
ンジスタでは、その構造上、ベース−エミッタ間電圧
に、逆バイアスがかかった状態での耐圧が非常に低い。
従って、ダイオードに逆バイアスをかけ、入力に対し電
圧を遮断し、直接電流を供給することで、トランジスタ
をオンさせるので、非常に有効に差動増幅回路の保護が
なされることになる。
As described above in detail, according to the present invention, even when the amplitude of the input voltage (Vin) is large, the transistor that performs the operation for the differential amplification is protected, so that the amplitude of the input is free. The degree improves. Due to its structure, a transistor having good high-frequency characteristics has a very low withstand voltage when a reverse bias is applied to the base-emitter voltage.
Therefore, the diode is reverse-biased, the voltage is cut off from the input, and the current is directly supplied to turn on the transistor, so that the differential amplifier circuit is protected very effectively.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.

【図2】本発明の動作の説明図であるFIG. 2 is an explanatory diagram of the operation of the present invention.

【図3】本発明の動作の説明図であるFIG. 3 is an explanatory diagram of the operation of the present invention.

【図4】本発明の従来例の構成図である。FIG. 4 is a configuration diagram of a conventional example of the present invention.

【図5】従来例の動作の説明図であるFIG. 5 is an explanatory diagram of an operation of a conventional example.

【符号の説明】[Explanation of symbols]

1,2 トランジスタ 3,4 抵抗 5,6 ダイオード 7,8,9 定電流源 1, 2 Transistors 3, 4 Resistances 5, 6 Diodes 7, 8, 9 Constant current source

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】一方のベース端子がコモン電位点に接続さ
れると共に他方のベース端子に入力が加えられコレクタ
を出力端子とする一対のトランジスタと、 この一対のトランジスタのエミッタ端子にそれぞれ抵抗
を介して共通に接続されその共通接続点に第1の定電流
源が接続された一対の電流遮断用のダイオードと、 前記一対のトタンジスタのエミッタ端子にそれぞれ接続
された第2と第3の定電流源と、 よりなる差動増幅回路。
1. A pair of transistors each having one base terminal connected to a common potential point and an input applied to the other base terminal and having a collector as an output terminal, and resistors connected to the emitter terminals of the pair of transistors respectively. And a common constant connection point and a first constant current source connected to the common connection point, and second and third constant current sources respectively connected to the emitter terminals of the pair of transistors. And a differential amplifier circuit.
JP5212518A 1993-08-27 1993-08-27 Differential amplifier circuit Pending JPH0766635A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5212518A JPH0766635A (en) 1993-08-27 1993-08-27 Differential amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5212518A JPH0766635A (en) 1993-08-27 1993-08-27 Differential amplifier circuit

Publications (1)

Publication Number Publication Date
JPH0766635A true JPH0766635A (en) 1995-03-10

Family

ID=16624004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5212518A Pending JPH0766635A (en) 1993-08-27 1993-08-27 Differential amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0766635A (en)

Similar Documents

Publication Publication Date Title
US4053796A (en) Rectifying circuit
US4636744A (en) Front end of an operational amplifier
US4636743A (en) Front end stage of an operational amplifier
JPH0121703B2 (en)
JPH01277019A (en) Schmidt trigger circuit
EP1181773B1 (en) Overvoltage protection
JPH05218799A (en) Impedance multiplier
JPH0766635A (en) Differential amplifier circuit
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
JPH0851324A (en) Buffer amplifier
JPH06326526A (en) Circuit device for control current compensation of transistor
JP2592990B2 (en) Voltage control circuit
JP2752836B2 (en) Voltage-current conversion circuit
JP2674518B2 (en) Switching circuit
JPH018027Y2 (en)
JPS6119536Y2 (en)
JPH0141052B2 (en)
JPH05121969A (en) Input circuit
JPH06140848A (en) Operational amplifier
JPH057887B2 (en)
JPS63163283A (en) Voltage comparator
JPH06260925A (en) Level shift circuit
JPH08237044A (en) Push-pull circuit
JPH0454403B2 (en)
JPS6052608B2 (en) transistor circuit