JPH07263970A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH07263970A
JPH07263970A JP6047559A JP4755994A JPH07263970A JP H07263970 A JPH07263970 A JP H07263970A JP 6047559 A JP6047559 A JP 6047559A JP 4755994 A JP4755994 A JP 4755994A JP H07263970 A JPH07263970 A JP H07263970A
Authority
JP
Japan
Prior art keywords
output
base
emitter
output transistor
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6047559A
Other languages
Japanese (ja)
Inventor
Masao Kumagai
正雄 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6047559A priority Critical patent/JPH07263970A/en
Publication of JPH07263970A publication Critical patent/JPH07263970A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To suppress the emitter current to protect an output transistor TR from destruction due to a large current by bypassing a part or the base current at the time when the voltage between the base and the emitter of the output TR exceeds a prescribed value. CONSTITUTION:If the emitter current of an output TR Q4 is increased by output short-circuit and a voltage VBE between the base and the emitter exceeds a prescribed voltage, a PNP TR Q5 and a Schottky barrier diode on constituting a monitor bypass circuit are turned on together, and a part of the base current flowing to the output TR Q4 is bypassed through the TR Q5. Consequently, a large current is prevented from flowing to the output TR Q4 to protect the output TR from degradation and destruction.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はエミッタフォロア出力回
路を有する半導体集積回路に係り、特に、出力短絡時の
大電流からエミッタフォロア出力回路を保護することの
できる高い信頼性を備える半導体集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit having an emitter follower output circuit, and more particularly to a semiconductor integrated circuit having high reliability capable of protecting the emitter follower output circuit from a large current at the time of output short circuit. .

【0002】[0002]

【従来の技術】図4に、従来の半導体集積回路の回路図
を示す。任意の回路にエミッタフォロア出力トランジス
タQ4が付加された構成である。
2. Description of the Related Art FIG. 4 shows a circuit diagram of a conventional semiconductor integrated circuit. This is a configuration in which an emitter follower output transistor Q4 is added to any circuit.

【0003】このような従来のECL回路のエミッタフ
ォロア出力回路では、出力短絡時の出力電流を制限する
回路がなく、出力短絡時には大電流が出力トランジスタ
Q4に流れることとなり、素子の劣化や破壊の危険性を
有している。
In such a conventional emitter follower output circuit of the ECL circuit, there is no circuit for limiting the output current when the output is short-circuited, and a large current flows to the output transistor Q4 when the output is short-circuited, which causes deterioration or destruction of the element. There is a risk.

【0004】[0004]

【発明が解決しようとする課題】以上のように、従来の
半導体集積回路では、出力短絡時に大電流が出力トラン
ジスタに流れ、素子が劣化したり破壊する危険性がある
という問題があった。
As described above, the conventional semiconductor integrated circuit has a problem that a large current flows through the output transistor when the output is short-circuited, and there is a risk that the element is deteriorated or destroyed.

【0005】本発明は、上記問題点を解決するもので、
その目的は、出力短絡時に、大電流が出力トランジスタ
に流れることを防止し、出力トランジスタを破壊から保
護し得る半導体集積回路を提供することである。
The present invention solves the above problems,
An object of the present invention is to provide a semiconductor integrated circuit capable of preventing a large current from flowing through the output transistor when the output is short-circuited and protecting the output transistor from destruction.

【0006】[0006]

【課題を解決するための手段】前記課題を解決するため
に、本発明の第1の特徴の半導体集積回路は、図1に示
す如く、エミッタフォロアの出力トランジスタQ4を有
する半導体集積回路において、前記出力トランジスタQ
4のベース・エミッタ間電圧VBEを監視すると共に、前
記ベース・エミッタ間電圧VBEが規定値を超えた時に
は、前記出力トランジスタQ4のベース電流の一部をバ
イパスする監視バイパス回路を有して構成する。
In order to solve the above-mentioned problems, the semiconductor integrated circuit of the first feature of the present invention is a semiconductor integrated circuit having an output transistor Q4 of an emitter follower as shown in FIG. Output transistor Q
4 monitors the base-emitter voltage V BE of, when the base-emitter voltage V BE is greater than the specified value, a monitoring bypass circuit for bypassing a part of the base current of the output transistor Q4 Constitute.

【0007】また、本発明の第2の特徴の半導体集積回
路は、請求項1に記載の半導体集積回路において、前記
監視バイパス回路は、ショットキーバリアダイオードD
1と、エミッタ電極を前記出力トランジスタQ4のベー
ス電極に、コレクタ電極を電源VEEに、ベース電極を前
記ショットキーバリアダイオードD1を介して前記出力
トランジスタQ4のエミッタ電極にそれぞれ接続される
PNPトランジスタQ5とを有して構成する。
The semiconductor integrated circuit according to the second aspect of the present invention is the semiconductor integrated circuit according to claim 1, wherein the monitoring bypass circuit is a Schottky barrier diode D.
1, the emitter electrode is connected to the base electrode of the output transistor Q4, the collector electrode is connected to the power supply V EE , and the base electrode is connected to the emitter electrode of the output transistor Q4 via the Schottky barrier diode D1. And is configured.

【0008】また、本発明の第3の特徴の半導体集積回
路は、請求項1に記載の半導体集積回路において、前記
監視バイパス回路は、PN接合ダイオードD2と、エミ
ッタ電極を前記出力トランジスタQ4のベース電極に、
コレクタ電極を電源VEEに、ベース電極を前記PN接合
ダイオードD2を介して前記出力トランジスタQ4のエ
ミッタ電極にそれぞれ接続されるPNPトランジスタQ
5とを有して構成する。
The semiconductor integrated circuit according to the third aspect of the present invention is the semiconductor integrated circuit according to claim 1, wherein the monitoring bypass circuit includes a PN junction diode D2 and an emitter electrode as a base of the output transistor Q4. On the electrode
A PNP transistor Q whose collector electrode is connected to the power source V EE and whose base electrode is connected to the emitter electrode of the output transistor Q4 through the PN junction diode D2.
5 and 5.

【0009】[0009]

【作用】本発明の第1、第2、及び第3の特徴の半導体
集積回路では、エミッタフォロアの出力トランジスタQ
4のベース・エミッタ間電圧VBEの監視機能、及び出力
トランジスタQ4のベース電極と電源線VEEとの間の電
流バイパス機能を備えた監視バイパス回路を接続して構
成し、出力トランジスタQ4のベース・エミッタ間電圧
BEが規定値を超えた時には、監視バイパス回路をオン
させて、出力トランジスタQ4に流れ込むベース電流の
一部をバイパスさせて、出力トランジスタQ4に流れる
エミッタ電流(出力電流)を制御するようにしている。
In the semiconductor integrated circuit of the first, second and third features of the present invention, the output transistor Q of the emitter follower is used.
4. A monitoring bypass circuit having a function of monitoring the base-emitter voltage V BE of 4 and a current bypass function between the base electrode of the output transistor Q4 and the power supply line V EE is connected to form the base of the output transistor Q4. When the emitter-to-emitter voltage V BE exceeds a specified value, the monitoring bypass circuit is turned on to bypass a part of the base current flowing into the output transistor Q4 and control the emitter current (output current) flowing through the output transistor Q4. I am trying to do it.

【0010】従って、監視バイパス回路により、出力ト
ランジスタQ4のベース・エミッタ間電圧VBEを監視
し、出力短絡等によって出力電流が増大し、出力トラン
ジスタQ4のベース・エミッタ間電圧VBEが規定値以上
に上昇した時には、当該監視バイパス回路における電流
バイパス機能を作用させて、出力トランジスタQ4に流
れ込むベース電流の一部をバイパスさせて出力トランジ
スタQ4のベース電流を減少させるので、結果として、
出力トランジスタQ4のエミッタ電流(出力電流)の異
常な増加を制御でき、出力トランジスタQ4を破壊から
保護することができる。
Therefore, the monitoring bypass circuit monitors the base-emitter voltage V BE of the output transistor Q4, and the output current increases due to an output short circuit or the like, and the base-emitter voltage V BE of the output transistor Q4 exceeds a specified value. When it rises to, the current bypass function in the monitoring bypass circuit is actuated to bypass a part of the base current flowing into the output transistor Q4 and reduce the base current of the output transistor Q4. As a result,
An abnormal increase in the emitter current (output current) of the output transistor Q4 can be controlled, and the output transistor Q4 can be protected from destruction.

【0011】[0011]

【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。第1実施例 図1に本発明の第1実施例に係る半導体集積回路の回路
図を示す。同図において、図4(従来例)と重複する部
分には同一の符号を附する。
Embodiments of the present invention will be described below with reference to the drawings. First Embodiment FIG. 1 shows a circuit diagram of a semiconductor integrated circuit according to a first embodiment of the present invention. In the figure, the same parts as those in FIG. 4 (conventional example) are designated by the same reference numerals.

【0012】従来の半導体集積回路(図4)の回路構成
において、出力トランジスタQ4のベース・エミッタ間
電圧VBEを監視する監視機能と共に、ベース・エミッタ
間電圧VBEが規定値を超えた時には、出力トランジスタ
Q4のベース電流の一部をバイパスする電流バイパス機
能を備えた監視バイパス回路を付加した構成である。
In the circuit configuration of the conventional semiconductor integrated circuit (FIG. 4), when the base-emitter voltage V BE exceeds a specified value, a monitoring function is provided for monitoring the base-emitter voltage V BE of the output transistor Q4. This is a configuration in which a monitoring bypass circuit having a current bypass function for bypassing a part of the base current of the output transistor Q4 is added.

【0013】監視バイパス回路は、ショットキーバリア
ダイオードD1と、エミッタ電極を出力トランジスタQ
4のベース電極に、コレクタ電極を電源VEEに、ベース
電極をショットキーバリアダイオードD1を介して出力
トランジスタQ4のエミッタ電極にそれぞれ接続したP
NPトランジスタQ5とから構成されている。
The monitoring bypass circuit has a Schottky barrier diode D1 and an emitter electrode connected to the output transistor Q.
No. 4, the collector electrode is connected to the power supply V EE , and the base electrode is connected to the emitter electrode of the output transistor Q4 via the Schottky barrier diode D1.
It is composed of an NP transistor Q5.

【0014】次に、本実施例の半導体集積回路の動作を
説明する。ECLにおいて、エミッタフォロアの出力回
路は、通常、その出力電流が数[mA]〜数十[mA]
程度の領域で使用される。この場合に、出力トランジス
タQ4のベース・エミッタ間電圧VBE(Q4)は0.8
[V]程度以下であり、PNPトランジスタQ5のベー
ス・エミッタ間電圧VBE(Q5)とショットキーバリアダイ
オードD1のVF(D1) との間に VBE(Q4)<VBE(Q5)+VF(D1) …(1) の関係が成立する。
Next, the operation of the semiconductor integrated circuit of this embodiment will be described. In the ECL, the output circuit of the emitter follower normally has an output current of several [mA] to several tens [mA].
Used in the area of degree. In this case, the base-emitter voltage V BE (Q4) of the output transistor Q4 is 0.8
V BE (Q4) <V BE (Q5) + V between the base-emitter voltage V BE (Q5) of the PNP transistor Q5 and V F (D1) of the Schottky barrier diode D1. The relationship of F (D1) (1) is established.

【0015】このため、PNPトランジスタQ5及びシ
ョットキーバリアダイオードD1は共にOFF状態とな
り、出力トランジスタQ4のベース電流はバイパスされ
ずに、従来例の半導体集積回路(図4)と同様の動作が
可能となる。
Therefore, both the PNP transistor Q5 and the Schottky barrier diode D1 are turned off, the base current of the output transistor Q4 is not bypassed, and the same operation as that of the conventional semiconductor integrated circuit (FIG. 4) is possible. Become.

【0016】次に、出力短絡等で、出力電流(出力トラ
ンジスタQ4のエミッタ電流)が増加して、 VBE(Q4)≧VBE(Q5)+VF(D1) …(2) の関係が成立した場合、PNPトランジスタQ5及びシ
ョットキーバリアダイオードD1は共にON状態とな
り、出力トランジスタQ4に流れ込むベース電流の一部
がPNPトランジスタQ5によりバイパスされることに
なる。
Next, the output current (emitter current of the output transistor Q4) increases due to output short circuit, and the relationship of V BE (Q4) ≧ V BE (Q5) + VF (D1) (2) is established. In that case, both the PNP transistor Q5 and the Schottky barrier diode D1 are turned on, and a part of the base current flowing into the output transistor Q4 is bypassed by the PNP transistor Q5.

【0017】このため、出力トランジスタQ4に流れ込
むベース電流は減少し、その結果、出力トランジスタQ
4のエミッタ電流も減少し、出力トランジスタQ4に大
電流が流れることが防止され、劣化や破壊から素子を保
護することが可能となる。
Therefore, the base current flowing into the output transistor Q4 decreases, and as a result, the output transistor Q4.
The emitter current of 4 also decreases, a large current is prevented from flowing through the output transistor Q4, and the element can be protected from deterioration or destruction.

【0018】図2は、本実施例の半導体集積回路及び従
来例の半導体集積回路(図4)における出力特性VCC
5.0V、VEE=0Vの時の(出力電圧に対する出力電
流)をシミュレーションにより比較した図である。図2
(a)は出力が“H”レベルの時、図2(b)は出力が
“L”レベルの時の出力特性図である。
FIG. 2 shows the output characteristic V CC = in the semiconductor integrated circuit of this embodiment and the conventional semiconductor integrated circuit (FIG. 4).
It is the figure which compared by simulation the (output current with respect to output voltage) when 5.0V and VEE = 0V. Figure 2
2A is an output characteristic diagram when the output is at "H" level, and FIG. 2B is an output characteristic diagram when the output is at "L" level.

【0019】同図においても、本実施例の半導体集積回
路は、通常動作の出力電流(数[mA]〜数十[mA]
程度)の領域では従来例と同等の動作を行い、出力短絡
等により出力電流が増加した時には従来例よりも出力電
流を抑さえている状況が確認できる。第2実施例 次に、図3に本発明の第2の実施例に係る半導体集積回
路の回路図を示す。
Also in the figure, the semiconductor integrated circuit of this embodiment has an output current (several [mA] to several tens [mA]) of normal operation.
In the range of (about), the same operation as in the conventional example is performed, and when the output current increases due to an output short circuit or the like, it can be confirmed that the output current is suppressed more than in the conventional example. Second Embodiment Next, FIG. 3 shows a circuit diagram of a semiconductor integrated circuit according to a second embodiment of the present invention.

【0020】本実施例の半導体集積回路も、従来例の回
路構成(図4)に対して監視バイパス回路を付加した構
成であり、監視バイパス回路は、PN接合ダイオードD
2と、エミッタ電極を出力トランジスタQ4のベース電
極に、コレクタ電極を電源VEEに、ベース電極をPN接
合ダイオードD2を介して出力トランジスタQ4のエミ
ッタ電極にそれぞれ接続されるPNPトランジスタQ5
とから構成されている。
The semiconductor integrated circuit of this embodiment also has a configuration in which a monitoring bypass circuit is added to the circuit configuration of the conventional example (FIG. 4), and the monitoring bypass circuit is a PN junction diode D.
2, the emitter electrode is connected to the base electrode of the output transistor Q4, the collector electrode is connected to the power supply VEE, and the base electrode is connected to the emitter electrode of the output transistor Q4 via the PN junction diode D2.
It consists of and.

【0021】本実施例の半導体集積回路の第1実施例と
の違いは、ショットキーバリアダイオードD1の代わり
にPN接合ダイオードD2を使用する点であり、動作原
理、作用、及びその効果は、基本的に第1実施例と同様
である。
The semiconductor integrated circuit of this embodiment is different from that of the first embodiment in that a PN junction diode D2 is used in place of the Schottky barrier diode D1, and the principle of operation, action and effect thereof are basically the same. The same as the first embodiment.

【0022】但し、第1実施例で使用するショットキー
バリアダイオードD1について、V F が小さく、また製
造プロセスが増えるという特徴を備えるのに対し、第2
実施例で使用するPN接合ダイオードD2については、
通常、VF が0.7[V]程度あり小さくするには面積
を大きくする必要があり、また他のトランジスタ等と同
一の製造プロセスにより実現できるという特徴を備える
点で、多少の差異がある。
However, the Schottky used in the first embodiment
About the barrier diode D1, V FIs small and also made
While it has the feature of increasing the number of manufacturing processes,
Regarding the PN junction diode D2 used in the embodiment,
Usually VFIs about 0.7 [V], and the area must be reduced
Need to be larger, and it is the same as other transistors.
Features that can be realized by one manufacturing process
There are some differences in points.

【0023】尚、PN接合ダイオードD2はトランジス
タのダイオード接続により実現することも可能である。
The PN junction diode D2 can also be realized by diode connection of transistors.

【0024】[0024]

【発明の効果】以上説明したように、本発明によれば、
監視バイパス回路により、出力トランジスタのベース・
エミッタ間電圧(VBE)を監視し、出力短絡等によって
出力電流が増大し、出力トランジスタのベース・エミッ
タ間電圧(VBE)が規定値以上に上昇した時には、当該
監視バイパス回路における電流バイパス機能を作用させ
て、出力トランジスタに流れ込むベース電流の一部をバ
イパスさせて出力トランジスタのベース電流を減少させ
るので、出力トランジスタのエミッタ電流(出力電流)
の異常な増加を制御でき、結果として、大電流による素
子の劣化や破壊を防ぐことが可能となり、高い信頼性を
備えた半導体集積回路を提供することができる。
As described above, according to the present invention,
The monitoring bypass circuit allows the output transistor base
When the emitter-to-emitter voltage (V BE ) is monitored and the output current increases due to output short-circuiting, etc., and the base-emitter voltage (V BE ) of the output transistor rises above a specified value, the current bypass function in the monitoring bypass circuit concerned. The output transistor's emitter current (output current) because the output transistor's base current is reduced by bypassing a part of the base current flowing into the output transistor.
It is possible to control the abnormal increase in the device, and as a result, it is possible to prevent the deterioration or destruction of the device due to the large current, and it is possible to provide a semiconductor integrated circuit having high reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例に係る半導体集積回路の回
路図である。
FIG. 1 is a circuit diagram of a semiconductor integrated circuit according to a first embodiment of the present invention.

【図2】第1実施例の半導体集積回路及び従来例の半導
体集積回路(図4)における出力特性(出力電圧に対す
る出力電流)のシミュレーションによる比較説明図であ
り、図2(a)は出力が“H”レベルの時、図2(b)
は出力が“L”レベルの時の出力特性図である。
FIG. 2 is a comparative explanatory diagram by simulation of output characteristics (output current with respect to output voltage) in the semiconductor integrated circuit of the first embodiment and the semiconductor integrated circuit of the conventional example (FIG. 4), and FIG. At "H" level, Fig. 2 (b)
FIG. 4 is an output characteristic diagram when the output is at “L” level.

【図3】本発明の第2実施例に係る半導体集積回路の回
路図である。
FIG. 3 is a circuit diagram of a semiconductor integrated circuit according to a second embodiment of the present invention.

【図4】従来の半導体集積回路の回路図である。FIG. 4 is a circuit diagram of a conventional semiconductor integrated circuit.

【符号の説明】[Explanation of symbols]

Q1,Q2,Q3…NPNトランジスタ R1,R2,R3…抵抗 Q4…出力トランジスタ Q5…PNPトランジスタ D1…ショットキーバリアダイオード D2…PN接合ダイオード IN…入力信号(電圧) VBB,VCS…バイアス電源(電圧) VCC,VEE…電源(電圧) OUT…出力信号(電圧)Q1, Q2, Q3 ... NPN transistor R1, R2, R3 ... Resistor Q4 ... Output transistor Q5 ... PNP transistor D1 ... Schottky barrier diode D2 ... PN junction diode IN ... Input signal (voltage) VBB , VCS ... Bias power supply ( Voltage) V CC , V EE ... Power supply (voltage) OUT ... Output signal (voltage)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 エミッタフォロアの出力トランジスタ
(Q4)を有する半導体集積回路において、 前記出力トランジスタ(Q4)のベース・エミッタ間電
圧(VBE)を監視すると共に、前記ベース・エミッタ間
電圧(VBE)が規定値を超えた時には、前記出力トラン
ジスタ(Q4)のベース電流の一部をバイパスするバイ
パス回路を有することを特徴とする半導体集積回路。
1. A semiconductor integrated circuit having an output transistor of the emitter follower (Q4), monitors the base-emitter voltage of the output transistor (Q4) (V BE), the base-emitter voltage (V BE ) Exceeds a specified value, the semiconductor integrated circuit has a bypass circuit for bypassing a part of the base current of the output transistor (Q4).
【請求項2】 前記監視バイパス回路は、ショットキー
バリアダイオード(D1)と、エミッタ電極を前記出力
トランジスタ(Q4)のベース電極に、コレクタ電極を
電源(VEE)に、ベース電極を前記ショットキーバリア
ダイオード(D1)を介して前記出力トランジスタ(Q
4)のエミッタ電極にそれぞれ接続されるPNPトラン
ジスタ(Q5)と、を有することを特徴とする請求項1
に記載の半導体集積回路。
2. The monitoring bypass circuit comprises a Schottky barrier diode (D1), an emitter electrode as a base electrode of the output transistor (Q4), a collector electrode as a power supply (V EE ), and a base electrode as the Schottky. Through the barrier diode (D1), the output transistor (Q
4. A PNP transistor (Q5) connected to the emitter electrode of 4), respectively.
The semiconductor integrated circuit according to 1.
【請求項3】 前記監視バイパス回路は、PN接合ダイ
オード(D2)と、エミッタ電極を前記出力トランジス
タ(Q4)のベース電極に、コレクタ電極を電源
(VEE)に、ベース電極を前記PN接合ダイオード(D
2)を介して前記出力トランジスタ(Q4)のエミッタ
電極にそれぞれ接続されるPNPトランジスタ(Q5)
と、を有することを特徴とする請求項1に記載の半導体
集積回路。
3. The monitoring bypass circuit comprises a PN junction diode (D2), an emitter electrode for a base electrode of the output transistor (Q4), a collector electrode for a power source (V EE ), and a base electrode for the PN junction diode. (D
PNP transistor (Q5) connected to the emitter electrode of the output transistor (Q4) via 2)
The semiconductor integrated circuit according to claim 1, further comprising:
JP6047559A 1994-03-17 1994-03-17 Semiconductor integrated circuit Withdrawn JPH07263970A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6047559A JPH07263970A (en) 1994-03-17 1994-03-17 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6047559A JPH07263970A (en) 1994-03-17 1994-03-17 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH07263970A true JPH07263970A (en) 1995-10-13

Family

ID=12778562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6047559A Withdrawn JPH07263970A (en) 1994-03-17 1994-03-17 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH07263970A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006136091A (en) * 2004-11-04 2006-05-25 Funai Electric Co Ltd Multi-output power supply

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006136091A (en) * 2004-11-04 2006-05-25 Funai Electric Co Ltd Multi-output power supply
JP4534722B2 (en) * 2004-11-04 2010-09-01 船井電機株式会社 Multi-output power supply

Similar Documents

Publication Publication Date Title
JPH0237234Y2 (en)
JP3081228B2 (en) Enable circuit with embedded thermal turn-off
US4291357A (en) Short circuit protection circuit
US4507525A (en) Transistorized bridge rectifier circuit with overcurrent protection for use in telephones
JPH0630543B2 (en) Output circuit abnormality detection notification circuit
US4333120A (en) Transistor protection circuit
JP3228950B2 (en) Circuit configuration that protects the input of an integrated circuit supplied with voltage from a power supply from overvoltage
JPH07263970A (en) Semiconductor integrated circuit
KR20020053031A (en) Overvoltage protection
EP0408124B1 (en) Circuit for protection against negative overvoltages across the power supply of an integrated circuit comprising a power device with related control circuit
JP3207970B2 (en) Semiconductor integrated circuit
JPH05137233A (en) Surge protective circuit
JPS61296803A (en) Anti-saturation circuit for laminate pnp transistor
JPH0359609B2 (en)
JPH0422571Y2 (en)
JP2543118B2 (en) Overheat cutoff circuit
JPS62295448A (en) Protective circuit against electrostatic discharge
US4189738A (en) Semiconductor integrated circuit device
JP2878817B2 (en) Electrostatic protection circuit
JPH05292655A (en) Input short-circuit protective circuit
JP3023484U (en) Overcurrent protection circuit in output voltage control circuit of power supply circuit
JPH1074896A (en) Input surge protective circuit
JPH02135809A (en) Driver circuit
JPS60183760A (en) Heat intercepting circuit at semiconductor integrated circuit device
JPH0458612A (en) Output circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605