JPH0422571Y2 - - Google Patents

Info

Publication number
JPH0422571Y2
JPH0422571Y2 JP4024387U JP4024387U JPH0422571Y2 JP H0422571 Y2 JPH0422571 Y2 JP H0422571Y2 JP 4024387 U JP4024387 U JP 4024387U JP 4024387 U JP4024387 U JP 4024387U JP H0422571 Y2 JPH0422571 Y2 JP H0422571Y2
Authority
JP
Japan
Prior art keywords
transistor
voltage
load
electronic switch
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4024387U
Other languages
Japanese (ja)
Other versions
JPS63147032U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4024387U priority Critical patent/JPH0422571Y2/ja
Publication of JPS63147032U publication Critical patent/JPS63147032U/ja
Application granted granted Critical
Publication of JPH0422571Y2 publication Critical patent/JPH0422571Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Protection Of Static Devices (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、制御信号に応じて負荷に電源を供給
する電源供給回路に関するもので、特に負荷短絡
時や過負荷時に電源路に挿入された電子スイツチ
に過大電流が流れ、該電子スイツチが破壊するの
を防止する電源供給回路に関する。 (ロ) 従来の技術 特公昭46−35106号公報には半導体スイツチン
グ素子を用いた過負荷保護回路が記載されてい
る。第2図は前記過負荷保護回路を示す回路図
で、1は電流制御トランジスタ、2はサイリスタ
及び3は負荷である。負荷3が正常である場合に
はサイリスタ2は遮断状態にあり、電流制御トラ
ンジスタ1は抵抗4及び5によつて順方向にバイ
アスされ導通状態となる。又、負荷3に異常を生
じ負荷電流が増大すると、抵抗6の電圧降下が増
大する。そして、その値が所定値に達すると、サ
イリスタ2が導通状態になり、電流制御トランジ
スタ1へのベース電流が供給されなくなる。その
為、電流制御トランジスタ1が遮断状態となり、
過電流による電流制御トランジスタ1の破壊を防
止することが出来る。 (ハ) 考案が解決しようとする問題点 しかしながら、第2図の回路においては正常動
作時に抵抗6における電力損失を招くという欠点
を有する。又、前記抵抗6が発熱する為、IC化
した場合にパツケージの損傷等の危険を有してい
た。又、負荷3の値の大小により抵抗6に流れる
電流が変化し、その電圧降下が変化する為、供給
電圧が変化してしまうという欠点があつた。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、制
御信号に応じて電子スイツチをオンさせる第1ト
ランジスタと、前記制御信号に応じて前記第1ト
ランジスタより遅れてオンする第2トランジスタ
と、該第2トランジスタの動作に応じて異なる基
準電圧を発生する基準電圧発生源と、負荷の端子
電圧と前記基準電圧発生源の基準電圧との比較を
行なうコンパレータと、該コンパレータの出力信
号に応じて前記第1トランジスタをオフさせる第
3トランジスタとから成ることを特徴とする。 (ホ) 作用 本考案によれば、負荷の端子電圧を検出し、該
電圧が異常低下した場合には電源供給回路の電子
スイツチをオフにさせて、その保護を行なうとと
もに、電源投入時においては前記電子スイツチを
強制的にオンさせて電源電圧を負荷に印加してい
るので、電子スイツチの保護を行なうとともに安
定な電源供給を行ない得る。 (ヘ) 実施例 第1図は、本考案の一実施例を示す回路図で、
1は電源電圧(+Vcc)が印加される電源端子、
2はダーリントン接続されたトランジスタ3及び
4から成る電子スイツチ、5は負荷、6は平滑用
コンデンサ、7は制御端子8に印加される電源オ
ンオフ用の制御信号を積分する積分回路、9は該
積分回路7の出力信号がベースに印加される第1
トランジスタ、10は前記出力信号が抵抗11及
び12によつて分圧されてベースに印加される第
2トランジスタ、13は抵抗14及び15から成
り基準電圧を発生するバイアス源、16はベース
が第2トランジスタ10のコレクタに接続され、
コレクタがバイアス源13の点Aに接続されたト
ランジスタ、17及び18は互いに並列接続さ
れ、一端が電源ラインに他端が点Bに接続された
ダイオード、19は点Aの電圧と前記点Bの電圧
との比較を行なうコンパレータ、20はコンパレ
ータ19の出力信号がベースに印加されコレクタ
が第1トランジスタ9のベースに接続された第3
トランジスタである。 次に動作を説明する。まず、制御信号8に制御
信号が印加される以前の状態においては、第1及
び第2トランジスタ9及び10はオフしている。
第1トランジスタ9がオフであると、電子スイツ
を構成するトランジスタ3及び4もオフとな
る。その為、電源端子1から電圧は、負荷5に供
給されずコンデンサ6の電圧は零である。 一方、第2トランジスタ10がオフであると、
トランジスタ16がオンとなり点Aの電圧は零で
ある。そして、コンパレータ19によつて、点A
と点Bの電圧の比較が行なわれるが、トランジス
タ21のベースから見たインピーダンスが、トラ
ンジスタ22のそれよりも小の為、トランジスタ
21のベース電流がトランジスタ22のベース電
流よりも大となりトランジスタ21がオン、トラ
ンジスタ22がオフとなつて、第3トランジスタ
20もオフとなる。 この状態において、制御端子8に“H”レベル
の制御信号を印加すると、積分回路7の出力端の
電圧が上昇し第1トランジスタ9をオンにする。
すると、電子スイツチのトランジスタ3のベー
ス電圧が低下するのでトランジスタ3及び4がオ
ンとなる。その為、電源端子1からの電圧(+
Vcc)がトランジスタ4のコレクタ・エミツタ路
を介して負荷5に印加される。この際、コンデン
サ6が充電される迄点Bの電圧は低い値に保たれ
ているが、上述の如く点Aの電圧が零に保持され
ているので、第3トランジスタ20がオンするこ
とはない。その為、電源が負荷5に安定に供給さ
れ、コンデンサ6の電圧はVcc−VCEsat−VBE
(VCEsat:トランジスタ3のコレクタ・エミツタ
間飽和電圧、VBE:トランジスタ4のベース・エ
ミツタ間電圧)となり、これと等しい電圧が抵抗
23及びダイオード17を介して点Bにも印加さ
れる。その後、積分回路7の出力端の電圧が上昇
すると第2トランジスタ10がオンし、トランジ
スタ16がオフとなる。それ故、点Aには電源電
圧(+Vcc)を抵抗14及び15によつて分圧し
た電圧が発生するが、該電圧を前記電圧(Vcc−
VCEsat−VBE)より低く設定すればコンパレータ
19は前述の状態を保ち、第3トランジスタ20
はオフのままである。 従つて、第1図の回路によれば制御信号に応じ
て負荷5に電源を印加する初期状態においても誤
動作なく安定に所定電圧を印加できる。さて、こ
の状態において負荷5が何らかの原因により短絡
し、負荷5の端子電圧が低下して、零になつたと
すれば負荷5にはトランジスタ4のエミツタから
過大電流が供給されるとともにトランジスタ22
のベースからベース電流ibが、ダイオード18及
び抵抗23を介して供給される。すると、点Bの
電圧はVf+ib・R(Vf:ダイオード18の順方向
電圧、R:抵抗23の抵抗値)となる。前記点B
の電圧は点Aの電圧と比較されるが、点Aの電圧
は、予想される低下時の前記電圧(Vf+ib・R)
より高く設定されているので、トランジスタ22
がオンとなり第3トランジスタ20がオンとな
る。すると、第1トランジスタ9のベースが強制
的に接地されるので、第1トランジスタ9はオフ
となり、電子スイツチがオフする。従つて、第
1図の回路によれば負荷5が短絡状態になり電子
スイツチに過大電流が流れたとしても急速に電
子スイツチをオフさせることが出来、電子スイ
ツチが過大電流によつて破壊されるのを防止出
来る。 尚、実施例の如く、互いに並列接続されたダイ
オード17及び18を抵抗23とトランジスタ2
2のベースとの間に挿入すれば、抵抗23の値を
小に出来、IC化に有利となる。 (ト) 考案の効果 以上述べた如く、本考案によれば負荷の端子電
圧をコンパレータで比較し前記電圧が低下した場
合には電子スイツチをオフにしているので前記電
子スイツチに過大電流が流れるのを防止出来、前
記電子スイツチの保護を行なうことが出来る。
又、本考案によれば、電源投入時に電子スイツチ
を強制的にオンさせているので、初期動作時にお
ける誤動作を防止出来、安定な電源供給を行ない
得る。
[Detailed description of the invention] (a) Industrial application field The present invention relates to a power supply circuit that supplies power to a load in response to a control signal, and is particularly concerned with a power supply circuit that is inserted into a power supply path when the load is short-circuited or overloaded. The present invention relates to a power supply circuit that prevents an electronic switch from being destroyed due to excessive current flowing through it. (b) Prior Art Japanese Patent Publication No. 46-35106 describes an overload protection circuit using semiconductor switching elements. FIG. 2 is a circuit diagram showing the overload protection circuit, in which 1 is a current control transistor, 2 is a thyristor, and 3 is a load. When the load 3 is normal, the thyristor 2 is in a cutoff state, and the current control transistor 1 is forward biased by the resistors 4 and 5 and becomes conductive. Furthermore, when an abnormality occurs in the load 3 and the load current increases, the voltage drop across the resistor 6 increases. When the value reaches a predetermined value, the thyristor 2 becomes conductive, and the base current to the current control transistor 1 is no longer supplied. Therefore, the current control transistor 1 is cut off,
Destruction of the current control transistor 1 due to overcurrent can be prevented. (c) Problems to be Solved by the Invention However, the circuit shown in FIG. 2 has the drawback of causing power loss in the resistor 6 during normal operation. Furthermore, since the resistor 6 generates heat, there is a risk of damage to the package when integrated into an IC. In addition, the current flowing through the resistor 6 changes depending on the value of the load 3, and the voltage drop changes, resulting in a change in the supply voltage. (d) Means for Solving the Problems The present invention has been made in view of the above-mentioned points, and includes a first transistor that turns on an electronic switch in response to a control signal, and a first transistor that turns on an electronic switch in response to a control signal. A second transistor that turns on later than the transistor, a reference voltage generation source that generates a different reference voltage depending on the operation of the second transistor, and a terminal voltage of a load and a reference voltage of the reference voltage generation source are compared. It is characterized by comprising a comparator and a third transistor that turns off the first transistor according to the output signal of the comparator. (E) Effect According to the present invention, the terminal voltage of the load is detected, and when the voltage drops abnormally, the electronic switch of the power supply circuit is turned off to protect it, and when the power is turned on, the electronic switch of the power supply circuit is turned off. Since the electronic switch is forcibly turned on and the power supply voltage is applied to the load, it is possible to protect the electronic switch and provide a stable power supply. (F) Embodiment Figure 1 is a circuit diagram showing an embodiment of the present invention.
1 is a power supply terminal to which power supply voltage (+Vcc) is applied;
2 is an electronic switch consisting of transistors 3 and 4 connected in Darlington; 5 is a load; 6 is a smoothing capacitor; 7 is an integrating circuit that integrates a power on/off control signal applied to a control terminal 8; 9 is an integrating circuit; The first circuit to which the output signal of circuit 7 is applied to the base
10 is a second transistor in which the output signal is divided by resistors 11 and 12 and applied to the base; 13 is a bias source consisting of resistors 14 and 15 and generates a reference voltage; 16 is a second transistor whose base is applied to the second transistor; connected to the collector of the transistor 10;
transistors whose collectors are connected to point A of bias source 13 ; diodes 17 and 18 are connected in parallel with each other; one end is connected to the power supply line and the other end is connected to point B; A comparator 20 that performs comparison with the voltage is a third transistor whose base is applied with the output signal of the comparator 19 and whose collector is connected to the base of the first transistor 9.
It is a transistor. Next, the operation will be explained. First, before the control signal 8 is applied, the first and second transistors 9 and 10 are off.
When the first transistor 9 is off, the transistors 3 and 4 forming the electronic switch 2 are also turned off. Therefore, no voltage is supplied from the power supply terminal 1 to the load 5, and the voltage across the capacitor 6 is zero. On the other hand, when the second transistor 10 is off,
Transistor 16 is turned on and the voltage at point A is zero. Then, by the comparator 19 , point A
The voltage at point B and the voltage at point B are compared, but since the impedance seen from the base of transistor 21 is smaller than that of transistor 22, the base current of transistor 21 is larger than the base current of transistor 22, and transistor 21 On, the transistor 22 is turned off, and the third transistor 20 is also turned off. In this state, when an "H" level control signal is applied to the control terminal 8, the voltage at the output terminal of the integrating circuit 7 increases and the first transistor 9 is turned on.
Then, the base voltage of transistor 3 of electronic switch 2 decreases, so transistors 3 and 4 are turned on. Therefore, the voltage from power supply terminal 1 (+
Vcc) is applied to the load 5 via the collector-emitter path of the transistor 4. At this time, the voltage at point B is kept at a low value until the capacitor 6 is charged, but since the voltage at point A is kept at zero as described above, the third transistor 20 does not turn on. . Therefore, power is stably supplied to the load 5, and the voltage of the capacitor 6 is Vcc−V CE sat−V BE
(V CE sat: collector-emitter saturation voltage of transistor 3; V BE : base-emitter voltage of transistor 4), and a voltage equal to this is also applied to point B via resistor 23 and diode 17. Thereafter, when the voltage at the output terminal of the integrating circuit 7 increases, the second transistor 10 is turned on and the transistor 16 is turned off. Therefore, a voltage obtained by dividing the power supply voltage (+Vcc) by the resistors 14 and 15 is generated at point A.
If set lower than V CE sat - V BE ), the comparator 19 maintains the above state and the third transistor 20
remains off. Therefore, according to the circuit shown in FIG. 1, even in the initial state where power is applied to the load 5 in accordance with the control signal, a predetermined voltage can be stably applied without malfunction. Now, in this state, if the load 5 is short-circuited for some reason and the terminal voltage of the load 5 decreases to zero, an excessive current will be supplied to the load 5 from the emitter of the transistor 4 and the voltage of the transistor 22 will decrease.
A base current ib is supplied from the base of the circuit through a diode 18 and a resistor 23. Then, the voltage at point B becomes Vf+ib·R (Vf: forward voltage of diode 18, R: resistance value of resistor 23). Said point B
The voltage at point A is compared with the voltage at point A, but the voltage at point A is the voltage at the expected drop (Vf + ib・R)
Since it is set higher, transistor 22
is turned on, and the third transistor 20 is turned on. Then, the base of the first transistor 9 is forcibly grounded, so the first transistor 9 is turned off, and the electronic switch 2 is turned off. Therefore, according to the circuit shown in FIG. 1, even if the load 5 is short-circuited and an excessive current flows through the electronic switch 2 , the electronic switch 2 can be quickly turned off, and the electronic switch 2 can be turned off by the excessive current. It can be prevented from being destroyed. Incidentally, as in the embodiment, the diodes 17 and 18 connected in parallel with each other are connected to the resistor 23 and the transistor 2.
By inserting the resistor 23 between the base of the resistor 23 and the base of the resistor 23, the value of the resistor 23 can be reduced, which is advantageous for IC implementation. (g) Effects of the invention As described above, according to the invention, the terminal voltage of the load is compared with a comparator and if the voltage drops, the electronic switch is turned off, thereby preventing excessive current from flowing through the electronic switch. Therefore, the electronic switch can be protected.
Further, according to the present invention, since the electronic switch is forcibly turned on when the power is turned on, malfunctions during initial operation can be prevented and a stable power supply can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案の一実施例を示す回路図及
び、第2図は従来の過負荷保護回路である。 1……電源端子、……電子スイツチ、5……
負荷、9……第1トランジスタ、10……第2ト
ランジスタ、13……バイアス源、19……コン
パレータ、20……第3トランジスタ。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a conventional overload protection circuit. 1...Power terminal, 2 ...Electronic switch, 5...
Load, 9...first transistor, 10...second transistor, 13 ...bias source, 19 ...comparator, 20...third transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 負荷の端子電圧を検出し、該電圧が低下した
時、電源と負荷との間に挿入される電子スイツチ
をオフさせるようにした電源供給回路であつて、
制御信号に応じて前記電子スイツチをオンさせる
第1トランジシスタと、前記制御信号に応じて前
記第1トランジスタより遅れてオンする第2トラ
ンジスタと、該第2トランジスタの動作に応じて
異なる基準電圧を発生する基準電圧発生源と、前
記負荷の端子電圧と前記基準電圧発生源の基準電
圧との比較を行なうコンパレータと、該コンパレ
ータの出力信号に応じて前記第1トランジスタを
オフさせる第3トランジスタとから成り、前記制
御信号印加時に前記第2トランジスタをオフさせ
て前記コンパレータを不動作にするとともに前記
負荷の端子電圧の低下時に前記コンパレータを用
いて前記電子スイツチをオフさせることを特徴と
する電源供給回路。
A power supply circuit that detects the terminal voltage of a load and turns off an electronic switch inserted between the power supply and the load when the voltage decreases,
A first transistor that turns on the electronic switch in response to a control signal, a second transistor that turns on later than the first transistor in response to the control signal, and a different reference voltage depending on the operation of the second transistor. a reference voltage generation source, a comparator that compares a terminal voltage of the load with a reference voltage of the reference voltage generation source, and a third transistor that turns off the first transistor in response to an output signal of the comparator. The power supply circuit is characterized in that when the control signal is applied, the second transistor is turned off to make the comparator inoperable, and when the terminal voltage of the load decreases, the comparator is used to turn off the electronic switch. .
JP4024387U 1987-03-19 1987-03-19 Expired JPH0422571Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4024387U JPH0422571Y2 (en) 1987-03-19 1987-03-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4024387U JPH0422571Y2 (en) 1987-03-19 1987-03-19

Publications (2)

Publication Number Publication Date
JPS63147032U JPS63147032U (en) 1988-09-28
JPH0422571Y2 true JPH0422571Y2 (en) 1992-05-25

Family

ID=30854160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4024387U Expired JPH0422571Y2 (en) 1987-03-19 1987-03-19

Country Status (1)

Country Link
JP (1) JPH0422571Y2 (en)

Also Published As

Publication number Publication date
JPS63147032U (en) 1988-09-28

Similar Documents

Publication Publication Date Title
JPH0510522Y2 (en)
US3959713A (en) Solid state current limit circuit
US4870533A (en) Transistor protection circuit
JPS6014574B2 (en) short circuit protection circuit
JPS61110218A (en) Voltage stabilizer
JPH0422571Y2 (en)
US5841312A (en) Gating circuit having current measuring and regulating elements and a temperature measuring transistor
JP2543118B2 (en) Overheat cutoff circuit
JPH057615Y2 (en)
JPS61245222A (en) Constant voltage power supply circuit
JPS5838415Y2 (en) switching regulator
JPH0724907Y2 (en) Input protection circuit
JPS6057769B2 (en) electric circuit
JP2529239B2 (en) Voltage stabilizer
SU1238047A1 (en) Versions of multichannel power source with protection
JPH0517694Y2 (en)
JP2591805Y2 (en) Power supply voltage monitoring circuit
JPS6119536Y2 (en)
JP3810222B2 (en) Output overcurrent protection circuit and semiconductor integrated circuit device
JPS6126966Y2 (en)
JPS6046572B2 (en) Malfunction prevention circuit at power-on
JP2000152608A (en) Dc-to-dc converter
JPH0451846B2 (en)
JPH07263970A (en) Semiconductor integrated circuit
JPH0580152B2 (en)