JPS60228971A - 導通検査装置 - Google Patents
導通検査装置Info
- Publication number
- JPS60228971A JPS60228971A JP59083903A JP8390384A JPS60228971A JP S60228971 A JPS60228971 A JP S60228971A JP 59083903 A JP59083903 A JP 59083903A JP 8390384 A JP8390384 A JP 8390384A JP S60228971 A JPS60228971 A JP S60228971A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pulse signal
- terminal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、印刷基板のカードエッヂコネクタ部等の短絡
の有無を検出する導通検査装置に関するものである。
の有無を検出する導通検査装置に関するものである。
従来、印刷基板におけるカードエッヂコネクタ部の半田
くず等による短絡の有無を検査する方法として、印刷基
板の全端子についての導通チェックを行なうか、または
この印刷基板の動作試験を行なうことが用いられていた
。前者の導通チェックを行なう場合は、端子数の多い印
刷基板をチェックする場合等に莫大な時間が〃・かる欠
点があシ、一方、後者の動作試験を行なう場合は、電源
端子との短絡による素子破壊事故が発生する危険性があ
った。更に、この動作試験では、試験対象の印刷基板単
独では動作上に影響のない端子（未使用端子）の短絡を
発見することができず、この短絡によシ他の印刷基板等
が正常に動作しなくなる事故が発生する恐れがあシ、原
因究明に多大な時間を費消しなければならない欠点があ
った。
くず等による短絡の有無を検査する方法として、印刷基
板の全端子についての導通チェックを行なうか、または
この印刷基板の動作試験を行なうことが用いられていた
。前者の導通チェックを行なう場合は、端子数の多い印
刷基板をチェックする場合等に莫大な時間が〃・かる欠
点があシ、一方、後者の動作試験を行なう場合は、電源
端子との短絡による素子破壊事故が発生する危険性があ
った。更に、この動作試験では、試験対象の印刷基板単
独では動作上に影響のない端子（未使用端子）の短絡を
発見することができず、この短絡によシ他の印刷基板等
が正常に動作しなくなる事故が発生する恐れがあシ、原
因究明に多大な時間を費消しなければならない欠点があ
った。
本発明の目的は、上記の欠点に鑑み、印刷基板の全ての
端子に関して、短絡箇所を短時間に発見し得る導通検査
装置を提供することにある。
端子に関して、短絡箇所を短時間に発見し得る導通検査
装置を提供することにある。
本発明は、パルス信号を預生ずる発振回路と、前記パル
ス信号の数をカウントするカウンタと、このカウンタの
カウンタ値に対応する被検査体の端子へ順次検査パルス
信号を出力するデコード回路と、被検査体の端子から戻
ってくる検査パルス信号を受けて短絡を検出するゲート
回路と、このゲート回路の短絡検出信号によって前記検
査パルス信号の出力を停止させると共に短絡検出を表示
する回路とを具備して成る装置を用いることにより、上
記目的を達成するものである。
ス信号の数をカウントするカウンタと、このカウンタの
カウンタ値に対応する被検査体の端子へ順次検査パルス
信号を出力するデコード回路と、被検査体の端子から戻
ってくる検査パルス信号を受けて短絡を検出するゲート
回路と、このゲート回路の短絡検出信号によって前記検
査パルス信号の出力を停止させると共に短絡検出を表示
する回路とを具備して成る装置を用いることにより、上
記目的を達成するものである。
以下本発明の一実施例を図面を参照しつつ説明する。第
１図は本発明の導通検査装置の一実施例を示した回路構
成図である。発振回路１から発生されたパルス信号１０
０はゲート２を介してカウンタ３のクロック端子ＣＫに
入力されるようになっている。カウンタ３が出力するカ
ウント値２００はデコード回路４に入力されると共に、
表示器５及びゲート回路６に入力される。デコード回路
４が出力する検査パルス信号３００は被検査印刷基板７
の端子ｌｌＸ〜１１．に順次入力されると共に、ゲート
回路６に入力される。ゲート回路６の出力信号４００は
フリップフロップ８のプリセット端子ＰＲに入力される
。フリップフロップ８のリセット端子Ｒにはスイッチ９
〃・らの信号５００が入力され、更に、出力端子Ｑから
送出される出力信号６００は表示器１０に入力され、出
力端子Ｑから送出される出力信号７００はゲート２の一
方の入力に入力される。
１図は本発明の導通検査装置の一実施例を示した回路構
成図である。発振回路１から発生されたパルス信号１０
０はゲート２を介してカウンタ３のクロック端子ＣＫに
入力されるようになっている。カウンタ３が出力するカ
ウント値２００はデコード回路４に入力されると共に、
表示器５及びゲート回路６に入力される。デコード回路
４が出力する検査パルス信号３００は被検査印刷基板７
の端子ｌｌＸ〜１１．に順次入力されると共に、ゲート
回路６に入力される。ゲート回路６の出力信号４００は
フリップフロップ８のプリセット端子ＰＲに入力される
。フリップフロップ８のリセット端子Ｒにはスイッチ９
〃・らの信号５００が入力され、更に、出力端子Ｑから
送出される出力信号６００は表示器１０に入力され、出
力端子Ｑから送出される出力信号７００はゲート２の一
方の入力に入力される。
発振回路１はパルス信号１００を発生するもので、カウ
ンタ３はパルス信号ｉｏｏ’を数えてそのカウント値を
出力するものである。デコード回路４はカウント値２０
０に対応する被検査印刷基板７の端子１１１〜１１．に
パルス信号３００ヲ印加するものである。
ンタ３はパルス信号ｉｏｏ’を数えてそのカウント値を
出力するものである。デコード回路４はカウント値２０
０に対応する被検査印刷基板７の端子１１１〜１１．に
パルス信号３００ヲ印加するものである。
表示器５は短絡箇所を表示するものであり、表示器１０
は短絡の検出を表示するものである。ゲート回路６は被
検査印刷基板７の端子短絡を検出するものであシ、フリ
ップフロップ８はこの短絡検出を一時記憶するものであ
る。スイッチ９は被検査印刷基板７に対する短絡検査を
開始させるものである。
は短絡の検出を表示するものである。ゲート回路６は被
検査印刷基板７の端子短絡を検出するものであシ、フリ
ップフロップ８はこの短絡検出を一時記憶するものであ
る。スイッチ９は被検査印刷基板７に対する短絡検査を
開始させるものである。
第２図は第１図に示した導通検査装置に被検査印刷基板
７を挿入した状態を示す概略図である。
７を挿入した状態を示す概略図である。
導通検査装置の筐体１２の表面に 表示器５．１０及び
スイッチ９が設けられ、１側面に被検査印刷基板７を挿
入し得るようになっている。
スイッチ９が設けられ、１側面に被検査印刷基板７を挿
入し得るようになっている。
次に本実施例の動作について説明する。先ず、第２図に
示すように導通検査装置の筐体１２Ｖｃ被検査印刷基板
７を挿入した後、スイッチ９を押すことによシ導通検査
を開始する。第１図において、スイッチ９を押下すると
７リツプフロツプ８がリセットされ、フリップフロップ
８の出力端子Ｑから送出される出力信号７００ ｄ；へ
イレベルとなる。
示すように導通検査装置の筐体１２Ｖｃ被検査印刷基板
７を挿入した後、スイッチ９を押すことによシ導通検査
を開始する。第１図において、スイッチ９を押下すると
７リツプフロツプ８がリセットされ、フリップフロップ
８の出力端子Ｑから送出される出力信号７００ ｄ；へ
イレベルとなる。
このため、発振回路１から発生されるパルス信号１００
はゲート２を通過してカウンタ３へ入力される。カウン
タ３では、送られてきたパルス信号１００の数をカウン
トし、そのカウント値２００をデコード回路４へ出力す
る。デコード回路４は入力されたカウント値２００に対
応した被試験印刷基板７の端子１１．〜１この中の１端
子に検査パルス信号３００を出力する。この時、表示器
５にはカウンタ３が発生するカウンタ値２００が入力さ
れるため、現在、検査パルス信号３００を受けている。
はゲート２を通過してカウンタ３へ入力される。カウン
タ３では、送られてきたパルス信号１００の数をカウン
トし、そのカウント値２００をデコード回路４へ出力す
る。デコード回路４は入力されたカウント値２００に対
応した被試験印刷基板７の端子１１．〜１この中の１端
子に検査パルス信号３００を出力する。この時、表示器
５にはカウンタ３が発生するカウンタ値２００が入力さ
れるため、現在、検査パルス信号３００を受けている。
検査印刷基板７の端子に対応するカウンタ値を発光素子
５１〜５４が表示する。また、カウンタ３から出力され
るカウンタ値２００はゲート回路６にも入力され、この
ゲート回路６は、デコード回路４が出力した検査信号３
００が回路内へ入力されるのを阻止する制御を行なう。
５１〜５４が表示する。また、カウンタ３から出力され
るカウンタ値２００はゲート回路６にも入力され、この
ゲート回路６は、デコード回路４が出力した検査信号３
００が回路内へ入力されるのを阻止する制御を行なう。
第３図はゲート回路６の詳細構成例を示した図であり、
この図を用いてゲート回路６の機能を更に詳しく説明す
る。ゲート回路６は、ｎ個のアンドゲート１３と、これ
らアンドゲート１３の出力が入力される多才アゲート１
４ヲ有している。各アンドケ−）１３の一方の入力には
デコーダ１５からの信号が入力され、他方の入力にはデ
コード回路４が出力する検査パルス信号３００か、又は
被検査印刷基板７からの戻シ検査パルス信号３００が入
力されるようになっている。カウンタ３から出力される
カウント値２００はデコーダ１５に入力され、このデコ
ーダ１５は、カウント値２００に対応した、即ちデッド
回路４が出力する検査パルス信号３００が入力されるア
ンドゲート１３へ供給する信号をローレベルとし、この
アンドゲート１ａｔ辿断し、他のアンドゲート１３を開
放する。従って、この時点でデコード回路４から出力さ
れた検査パルス信号３００は、前記アンドゲート１３に
より多才アゲート１４への入力が阻止される。しかし、
他のアンドゲート１３は開放されているため、被検査印
刷基板７の短絡した端子から戻ってくる検査パルス信号
３００は多才アゲート１４へ入力されることになり、多
才アゲ−Ｈ４の出力信号４００となってフリップフロッ
プ８へ送出される。
この図を用いてゲート回路６の機能を更に詳しく説明す
る。ゲート回路６は、ｎ個のアンドゲート１３と、これ
らアンドゲート１３の出力が入力される多才アゲート１
４ヲ有している。各アンドケ−）１３の一方の入力には
デコーダ１５からの信号が入力され、他方の入力にはデ
コード回路４が出力する検査パルス信号３００か、又は
被検査印刷基板７からの戻シ検査パルス信号３００が入
力されるようになっている。カウンタ３から出力される
カウント値２００はデコーダ１５に入力され、このデコ
ーダ１５は、カウント値２００に対応した、即ちデッド
回路４が出力する検査パルス信号３００が入力されるア
ンドゲート１３へ供給する信号をローレベルとし、この
アンドゲート１ａｔ辿断し、他のアンドゲート１３を開
放する。従って、この時点でデコード回路４から出力さ
れた検査パルス信号３００は、前記アンドゲート１３に
より多才アゲート１４への入力が阻止される。しかし、
他のアンドゲート１３は開放されているため、被検査印
刷基板７の短絡した端子から戻ってくる検査パルス信号
３００は多才アゲート１４へ入力されることになり、多
才アゲ−Ｈ４の出力信号４００となってフリップフロッ
プ８へ送出される。
ここで、第２図に示す如く被検査印刷基板７の端子１１
にと端子１１！Ｉｌが半田ぐず１６によって短絡してい
るものとする。このよう々場合に、デコード回路４から
検査パルス信号３００が端子１１ｋに印加されると、こ
のパルス信号３００は半田くず１６ヲ通って端子１１ｍ
側に伝達され、更にこの戻シ検査パルス信号３００は第
１図のゲート回路６に入力される。すると、上記に説明
した如く、この戻シ検査パルス信号３００はゲート回路
６の多才アゲート１４に入力され、出力信号４００がフ
リップフロップ８に送出される。フリップフロップ８は
この信号４００によリセットされ、出力信号７００をロ
ーレベルとし出力信号６００ｆハイレベルとする。この
ため、ゲート２は遮断されて、この時点以降発振回路１
から出力されるパルス信号１００はカウンタ３に入力さ
れなくなる。このため、カウンタ３の計数動作が停止さ
れ、表示器５には短絡箇所に対応するカウント値が表示
される。第２図はこの状態ヲ示しておシ、図中斜線は表
示器５を構成する発光素子が％、ｉｔ、Ｔい、状い、ｔ
オ、アおり、２゜８光、え、 １子が“１”を示し、そ
うでない素子は“０”を示すも＼ のとする。すると表示器５は２進数で１０１ヲ示し、カ
ウンタ値５を表示している。また、フリップフロップ８
からの出力信号６００がノ・イレベルとなることにより
表示器１０が点灯し、短絡した端子が検出されたことが
表示される。
にと端子１１！Ｉｌが半田ぐず１６によって短絡してい
るものとする。このよう々場合に、デコード回路４から
検査パルス信号３００が端子１１ｋに印加されると、こ
のパルス信号３００は半田くず１６ヲ通って端子１１ｍ
側に伝達され、更にこの戻シ検査パルス信号３００は第
１図のゲート回路６に入力される。すると、上記に説明
した如く、この戻シ検査パルス信号３００はゲート回路
６の多才アゲート１４に入力され、出力信号４００がフ
リップフロップ８に送出される。フリップフロップ８は
この信号４００によリセットされ、出力信号７００をロ
ーレベルとし出力信号６００ｆハイレベルとする。この
ため、ゲート２は遮断されて、この時点以降発振回路１
から出力されるパルス信号１００はカウンタ３に入力さ
れなくなる。このため、カウンタ３の計数動作が停止さ
れ、表示器５には短絡箇所に対応するカウント値が表示
される。第２図はこの状態ヲ示しておシ、図中斜線は表
示器５を構成する発光素子が％、ｉｔ、Ｔい、状い、ｔ
オ、アおり、２゜８光、え、 １子が“１”を示し、そ
うでない素子は“０”を示すも＼ のとする。すると表示器５は２進数で１０１ヲ示し、カ
ウンタ値５を表示している。また、フリップフロップ８
からの出力信号６００がノ・イレベルとなることにより
表示器１０が点灯し、短絡した端子が検出されたことが
表示される。
本実施例によれば、導通検査装置の筐体１２に被検査印
刷基板７を挿入して、スイッチ９を押すだけで、後は自
動的にとの導通検査装置が被検査印刷基板７の端子１１
．〜１１．の短絡の有無ヲチェックするため、被検査印
刷基板７の端子１１１〜１１．ｌの全検査を短時間で行
なうことができる。また、短絡があった場合には、表示
器１０が短絡があったことを、表示器５が短絡箇所を表
示するため、短絡している端子を容易に発見することが
できる。しかも、被検査印刷基板７の動作試験ではない
ため、素子破損事故がなく、且つ動作試験では発見され
ない未使用端子の短絡を確実にチェックすることができ
る。
刷基板７を挿入して、スイッチ９を押すだけで、後は自
動的にとの導通検査装置が被検査印刷基板７の端子１１
．〜１１．の短絡の有無ヲチェックするため、被検査印
刷基板７の端子１１１〜１１．ｌの全検査を短時間で行
なうことができる。また、短絡があった場合には、表示
器１０が短絡があったことを、表示器５が短絡箇所を表
示するため、短絡している端子を容易に発見することが
できる。しかも、被検査印刷基板７の動作試験ではない
ため、素子破損事故がなく、且つ動作試験では発見され
ない未使用端子の短絡を確実にチェックすることができ
る。
なお、上記実施例では導通検査装置の被検査体として印
刷基板（（ついて述べてきたが、被検査体として装置間
を接続する信号ケーブル配線等にも応用することができ
る。
刷基板（（ついて述べてきたが、被検査体として装置間
を接続する信号ケーブル配線等にも応用することができ
る。
以上記述した如く本発明の導通検査装置によれば、被検
査体の端子に順次検査パルス信号を自動的に送り、短絡
箇所を検出した場合は、直ちに検出動作を停止すると共
に、短絡があったこと及び短絡箇所を表示するため、印
刷基板のカードエッヂコネクタ部の全端子に関してその
短絡を短時間に発見し得る効果がある。
査体の端子に順次検査パルス信号を自動的に送り、短絡
箇所を検出した場合は、直ちに検出動作を停止すると共
に、短絡があったこと及び短絡箇所を表示するため、印
刷基板のカードエッヂコネクタ部の全端子に関してその
短絡を短時間に発見し得る効果がある。
第１図は本発明の導通検査装置の一実施例を示す回路構
成図、第２図は本実施例の導通検査装置に被検査印刷基
板を挿入した状態を示す概略図、第３図は第１図に示し
たゲート回路の詳細例を示した回路図である。 １・・・発振回路 ３・・・カウンタ ４・・・デコード回路 ５．１０・・・表示器６・・・
ゲート回路 ７・・・被検査印刷基板８・・・フリップ
フロップ ９・・・スイッチ代理人 弁理士 則 近
憲 佑（ほか１名）第１図 第２図
成図、第２図は本実施例の導通検査装置に被検査印刷基
板を挿入した状態を示す概略図、第３図は第１図に示し
たゲート回路の詳細例を示した回路図である。 １・・・発振回路 ３・・・カウンタ ４・・・デコード回路 ５．１０・・・表示器６・・・
ゲート回路 ７・・・被検査印刷基板８・・・フリップ
フロップ ９・・・スイッチ代理人 弁理士 則 近
憲 佑（ほか１名）第１図 第２図
Claims (2)
- （１）パルス信号を発生する発振回路と、前記パルス信
号の数をカウントするカウンタと、このカウンタのカウ
ンタ値に対応する被検査体の端子へ順次検査パルス信号
を出力するデコード回路と、被検査体の端子から戻って
くる検査パルス信号を受けて短絡を検出するゲート回路
と、このゲート回路の短絡検出信号によって前記検査パ
ルス信号の出力を停止させると共に短絡検出を表示する
回路とを具備して成ることを特徴とする導通検査装置。 - （２）前記カウンタ値を入力して、デコード回路が検査
パルス信号を出力している対象端子箇所を表示すると共
に１前記検査パルス信号が停止された時点の対象端子箇
所の表示を保持する表示回路を設けたことを特徴とする
特許請求の範囲第１項記載の導通検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083903A JPS60228971A (ja) | 1984-04-27 | 1984-04-27 | 導通検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083903A JPS60228971A (ja) | 1984-04-27 | 1984-04-27 | 導通検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60228971A true JPS60228971A (ja) | 1985-11-14 |
Family
ID=13815580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59083903A Pending JPS60228971A (ja) | 1984-04-27 | 1984-04-27 | 導通検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60228971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348117A (ja) * | 1986-08-04 | 1988-02-29 | シ−メンス、アクチエンゲゼルシヤフト | 開閉器の制御装置 |
-
1984
- 1984-04-27 JP JP59083903A patent/JPS60228971A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348117A (ja) * | 1986-08-04 | 1988-02-29 | シ−メンス、アクチエンゲゼルシヤフト | 開閉器の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60228971A (ja) | 導通検査装置 | |
| US3976939A (en) | Conductor identification in multiconductor cables | |
| JPS5850379B2 (ja) | 回路試験装置 | |
| JP3293386B2 (ja) | 集積回路 | |
| JPH04296956A (ja) | ケーブル断線検出装置 | |
| JPH07159489A (ja) | 回路基板試験システム | |
| JP3183585B2 (ja) | ロジックｉｃ試験装置及び試験方法 | |
| JPH11344542A (ja) | デバイス検査方法およびデバイス検査装置 | |
| CN115267619A (zh) | 一种tp连接器的检测装置和检测方法 | |
| KR0177218B1 (ko) | 기판자동검사기의 핀 검색방법 | |
| US20080088318A1 (en) | Method to test transparent-to-test capacitors | |
| JPS627984B2 (ja) | ||
| JPH0413665Y2 (ja) | ||
| KR900008399Y1 (ko) | 이형부품 삽입판별/제어회로 | |
| CS230762B1 (cs) | Zapojení pro usnadněni příznakové analýzy číslicových obvodů | |
| JPH11202016A (ja) | 回路基板の検査方法及び装置 | |
| JPH0235383A (ja) | ハイインピーダンス出力の検査回路 | |
| SU943609A1 (ru) | Устройство дл испытани кабелей | |
| JPH04355378A (ja) | コンタクトプローブ接触確認法 | |
| JP3268845B2 (ja) | 電子基板検査装置 | |
| KR900001312Y1 (ko) | 와이어리스 기판(pwa)전용 시험 장치 | |
| JPH0611532A (ja) | プリント基板の故障検出方法 | |
| JPH0552909A (ja) | ストローブのタイミング設定エラー検出 | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JPS62147374A (ja) | プリント板試験装置 |