JPS6022685A - 時計用マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ｝　産業上の利用分野 本発明は、時計用マイクロコンピュータに関し、特に、
クロノグラフカウンタを内蔵する時計用マイクロコンビ
ーータに関する。

（口）　従来技術 近年、電子時計用の半導体集積回路が専用のマイクロコ
ンピュータで形成されるに至った。この時計用マイクロ
コンピュータでは、プログラムによって時計の各種機能
が実現される。クロノグラフも、もちろんプログラムに
よって実現されるが、時計用マイクロコンピュータの処
理速度はそれ程速くないため、ｌ／ｌｏｏ秒桁の計測は
プログラムでは実現できない。そこで、暑。。秒桁を計
数する専用のカウンタが内蔵された時計用マイクロコン
ピュータが開発されている。

一方、この様な時計用マイクロコンピュータに於いて、
時計仕様の中にクロノグラフ動作がなければ暑Ｏｏ秒桁
の専用カウンタは全く使用されない。また、最近では、
時計用マイクロコンピュータを、その低電圧、低消費電
流動作の４？徴を生じて、電子機器等の制御に使用する
機会が増え、こうしたアプリケーションの中には、外ｆ
ＧｆＳパルスを計数する要求があり、この場合、プログ
ラムによってこのパルス信号を常に検出して計数する方
法と、外部インクラブド端子を使用する方法があるが、
いずれの場合も、パルス信号の周波数がマイクロコンピ
ュータのサイクルタイムに近すいてくると、処理しきれ
なくなる。

（ハ）発明の目的 本発明は、上述した点に鑑みて為されたものであり、ク
ロノグラフの専用カウンタなりロノグラフモードと、外
部端子に印加されたパルスの計数モードとにプログラム
によって切換えて使用可能とすることにより、サイクル
タイムと同等のパルスでも処理可能となる多機能な時計
用マイクロコンピュータを提供するものである。

に）発明の構成 本発明は、基準周波数信号を分周する分周回路と、該分
周回路からの分局出力を入力とし所定の周波数の信号を
作成するパルス発生回路と、該パルス発生回路のパルス
を計数するクロノグラフカウンタとを備えた時計用マイ
クロコンピータに於いて、前記パルス発生回路の出力と
外部入力端子とに接続され、いずれか一方の信号を前記
クロノグラフカウンタに印加する切換ゲートと、該切換
ゲートの切換動作を制御するフリップフロップと、イン
ストラクションバスに送出された命令コードを解読し、
所定命令が実行されたとぎ前記フリップフロップをセッ
ト及びリセットする制御回路とを備え、プログラムによ
ってクロノグラフモードと、前記外部端子に印加される
信号を計数するカウンタモードとが切換えられる構成で
ある。

（ホ）　実施例 第１図は本発明の実施例を示す回路図である。

発振回路（１１は外部端子に接続された水晶振動子（２
）によって定められた周波数、例えば、３２．７６８Ｈ
ｚの基準周波数を発振し、その発振出力は分周回路（３
）に印加される。分周回路（３）はＴ−ＦＦ（Ｔ−７リ
ツプフロツプ）が１５段継続接続されて構成され、発振
回路（ｌｌからの基準周波数信号を分周し、１Ｈｚの計
時用イに号を出力１°る。また、分周回路（３）の各段
の分局出力のうち所定の分周出力は、マイクロコンピュ
ータの動作を制御する複数のタイミング信号の作成に使
用され、更に、所定の分局出力は跨０゜秒パルス発生回
路（４）に印加されている。

ｌ／ｌｏｏ　秒パルス発生回路（４）は、印加された分
局出力に基いて、ｌ／ｉｏｏ秒桁の計数乞行うためのｌ
／ｌｏ。

秒パルスを作成し出力する。このｆ／１００秒パルスは
、Ｔ−ＦＦ（５）の出力Ｑで制御されるＡＮＤゲート（
６）に入力される。Ｔ−ＦＦ（５）は、クロノグラフモ
ードに於いて所定のスイッチが操作されたとき発生され
るスイッチ信号ＳＷによって反転し、ＡＮＤゲート（６
）に於いて、暑０゜秒パルスの導通と遮断を制御するも
のであり、クロノグラフのスタート及びストップを制御
するものである。

切換ゲート（７）は、ＡＮＤゲート（８）（９１とＯＲ
ゲート（１１Ｊ）とから構成され、ＡＮＤゲート（８）
の一方の入力にはＡＮＤゲート（６）の出力が印加され
、また、ＡＮＤゲート（９）の一方の入力には、外部端
子０υから入力される信号が印加される。また、ＡＮＤ
ゲート（８）の他方の入力にはＲ−８ＦＦＱ２の出カ互
が印加され、ＡＮＤゲート（９）の他方の入力にはＲ−
３ＦＦ（１３の出力Ｑが印加されている。即ち、切換ゲ
ート（力は、Ｒ−Ｓ　Ｆ　Ｆ（１２１Ｋ　、Ｊ：　ツー
（制ｕすｔｚ、ＡＮＤゲート（６）の出力と外部端子α
Ｂに印加される信号とを切り換えてクロノグラフカウン
タα３）に印加するものであり、Ｒ−８，ＦＦ（１２１
がリセット状態に於いては、出力互カげｌ”となるため
ＡＮＤゲー、ト（８）及びＯＲゲートａＯ１を介してＡ
ＮＤゲート（６）の出力がクロノグラフカウンタ（１３
１に供給され、一方、Ｒ−３ＦＦ（１２１がセット状態
となると、出力ＱがＩＩ　、　＋１となるからＡＮＤゲ
ート（９）及びＯＩ’Ｌゲート（１０１を介して外部端
子（Ｉｎに入力された信号がクロノグラフカウンタ（１
３１に印加される。

クロノグラフカウンタαＪはｌｏ進のＢＣＤカウンタで
あり、切換ゲート（７）から印加されるパルスを計数し
、１０個のパルスを計数したとき出力されるキャリーに
よってＲ−８ＦＦ（１４１をセットする。

Ｒ−８ＦＦＱ４）は割込み要求の発生を記憶するフリッ
プフロップであり、Ｒ−８ＦＦＱ４１の出力Ｑは割込Ａ
ｓ求信号ＩＮＴ几ＥＱとして出力される。この割込み要
求信号ＩＮＴＲＥＱは、マイクロコンピュータ内部の割
込み制御回路（図示せず）に印加され、割込みが受け付
けられると割込み処理プログラムによって、クロノグラ
フモードの場合にはＲＡＭ（図示せず）内に設けられた
’／ｌＯ秒桁計数データに加算処理等を行い、外部端子
（ｉｌ＋に入力されたパルスを計数する外部パ〃ス計数
モードでは、ＲＡＭ内の列部パルス計数データに加算処
理を行う。また、割込みが受け付けられると割込み制御
回路から出力される割込みリセッ）・信号ＩＮＴＲＥＳ
ＥＴが０且ゲート０９を介してＲ−３ＦＦ（１４）のリ
セット端子Ｒに印加され、Ｒ−−８ＦＦ（１４）をリセ
ット′１−る。更に、クロノグラフカウンタθ（至）の
４ビツト出力は、ＮＯＲＯＲゲート圓の出力で制御され
るトランスミッションゲートαｎを介して、４ビツトの
データバス賭に接続される。ＮＯＲゲート叫及びＮＡＮ
Ｄゲート（１！Ｊは、１６ビツトのインストラクション
信号ＩＲＯ〜ｌＲ１５に送出された命令コードがクロノ
グラフカウンタ（１３１の計数データを読み出すための
ＭＣＤ命令（Ｍｏｖｅ　Ｃｈｒｏｎ。

Ｃｏｕｎｔｅｒ　１）ＰＬｔａ　ｔｏ　ＡＣ＆　ＲＸ）
であることを検出するものであり、ＭＣＤ命令が実行さ
れたとぎに、トランスミッションゲートαＤを導通状態
として、クロノグラフカウンタ（１３）の計数データを
データノくスＱ＆に送出する０ 前述した切換ゲート（７）の切換を制御する几−８ＦＦ
（１２）は、制御回路（イ）によってセット及びリセッ
トされる。制御回路Ｃ２０）は、クロノグラフカウンタ
０りの入力を外部端子（１１）にセットする５ｃＥｘ命
令（、Ｓｅｔ　Ｃｈｒｏｎｏ　Ｃｏｕｎｔｅｒ　ｇｘｔ
ｅｒｎａｌ　ＩｎｐｕｔＭｏｄｅ）を示す命令コードが
、インストラクション信号Ｉ　Ｒ，Ｏ〜ｌＲ１５に送出
されたことを検出するＮＯＲゲートＣυ及びＮＡＮＤゲ
ート（２２１と、クロノグラフカウンタＵの入力を／１
００秒パルスの信号にセットするＲＣＥＸ命令（Ｒｅ５
ｅｔ　Ｃｈｒｏｎ。

Ｃｏｕｎｔｅｒ　Ｅｘｔｅｒ、ｎａｌ　Ｉｎｐｕｔ、　
Ｍｏａｅ　）を示す命令コードがインストラクション信
号ＩＲＯ−ＩＲ１５に送出されたことを検出するＮＯＲ
ゲート（ハ）及びＮＡＮＤゲートＣ？４とから構成され
、ＮＯＲゲート（２１）の出力がＲ−８ＦＦ（１３０セ
ツト端子Ｓに印加され、ＮＯＲゲート（ハ）の出力がＯ
Ｒゲート（ハ）を介してリセット端子Ｈに印加される。

第２図は、前述ｔ、ｆ、Ｓ　ＣＥ　Ｘ　命令、ＲＣＢＸ
命令及びＭＣＤ命令の命令コードを示す図である。

５ＣＥ）ｌ令は、１６ビツトのインストラクション信号
ＩＲＯ〜ｌＲ１５のうち、ＩＲＩ、ＩＲＩＩ。

ＩＲＬ　３、ｌＲ１４、ＩＲＬ　５が′１″であり、そ
の他が０”となっている。この５ＣＥＸ命令を検出する
ために、第１図のＮＯＲゲート圓及びＮＡＮＤゲートω
２に於いて、ＮＡＮＤゲート（ハ）の入力には１″の信
号となるＩＲＩ、ＩＲＩ　ｌ、ｌＲ１３、ｌＲ１４、ｌ
Ｒ１５及びマイクロコンピュータの動作を制御するタイ
ミング信号Ｔ３カ（印加され、ＮＯＲゲー［１１の入力
には、ＮＡＮＤゲート（２２１の出力の外、残りのイン
ストラクション信号が印加される０従って、５ＣＥＸ命
令力玉実行されるとＮ０ＩＩゲート圓の出力は、タイミ
ング信号Ｔ３のタイミングに於いて、′ｌ″となる〕く
ルスを出力し、Ｒ−８ＦＦ（１２１をセット状態とし、
クロノグラフカウンタ（Ｌ３１の入力に外部端子Ｉを接
続する。

一方、ＲＣＥＸ命令は、１６ビツトのインストラクショ
ン信号ＩＲＯ〜ＩＲＩ　５のうち、ｌ１ｌｌ、ＩＲＩＯ
，Ｉｎ１ｉ　ｌＲ１３，１几１４、ｌＲ１５力げ１″で
あり、その他が０″となっている。第１図のＮＯＲゲー
ト（２３）及びＮＡＮＤゲート（至）に於いて、このＲ
，ＣＥ　Ｘ命令を検出するために、ＮＡＮＤゲート（２
４）の入力には、ＩＲＩＳ　ＩＲＩＯ。

ＩＲＩＩ、ｌＲ１３，１Ｒ１４、Ｉ　Ｒｌ　５及びタイ
ミング信号Ｔ、が印加され、ＮＯＲゲート（ハ）の入力
には、ＮＡＮＤゲート０４）の出力と他のタイミング信
号が印加されている。従って、ｆｔｃＥＸ命令が実行さ
れると、ＮＯＲゲー）　（２３）の出力は、タイミング
信号Ｔ３のタイミングに於いてｌ”となるパルスとなり
、このパルスによりＲ−８ＦＦ（１２１がリセットされ
、クロノグラフカウンタ（１３１０入力には、ＡＮＤゲ
ート（６）の出力が印加され、クロノグラフモードが選
択される。

更に、ＭＣＤ命令は、インストラクションイー号ＩＲ７
、ＩＲＩＯ，ｌＲ１２、Ｉ　Ｒ１３、ｌＲ１４が１″モ
、ＩＲ８、ＩＲ９、ＩＲＩ　１．　ｌＲ１５力げＯ″で
あり、ＩＲ，０〜ＩＲ６の下位７ビツトは、読み出した
データを記憶するＲＡＭのアドレスを指定するデータと
して使用される。このＭＣＤ命令を検出するために、第
１図のＮＯＲゲート（１６）及びＮＡＮＤゲートα９に
於いて、ＮＡＮＤゲーＨ１には、インストラクシミン信
号ＩＲ７、ＩＲｌｏ、ｌＲ１２、ｌＲ１３、ｌＲ１４が
印加され、ろて、ＭＣＤ命令が実行されるとＮＯＲゲー
トｕＧ）の出力がｌ”となり、トランスミッションゲー
トａ７）が導通して、クロノグラフカウンタａ（至）の
計数内容がデータバス賭に送出され、下位７ビツトのｘ
ｏ−Ｘａで指示されるＲＡＭの領域に記憶される。

第１図に示された実施例に於いて、Ｔ−ＦＦ（５）、Ｒ
−８ＦＦＣ１２１（１４）のリセット端子Ｒには、イニ
シャルクリア信号ＭＲが印加されるため、初期状態に於
いては、切換ゲート７はＡＮＤゲート（６）の出力をク
ロノグラフカウンタ（１３）に印加し、Ｔ　−Ｆ　Ｆ　
（５）はＡＮＤゲート（６）に於いて’／１００秒パル
スを遮断している。即ち、クロノグラフモードのストッ
プ状態となっている。この状態で所定のスイッチを操作
することによって、１／　秒パルスがクロノ００ グラフカウンタＣ１３１に印加され、’／ｉｏｏ秒桁の
計数データがクロノグラフカウンタ０３）から得られ、
また、猪。秒桁の計数データは、割込み処理プログラム
によって得られる一一方、５ＣＥＸ命令を奥行して外部
パルス計数モードを選択した場合には、外部端子ＯＢに
入力されたパルスはクロノグラフカウンタα３１によっ
て計数され、更に、クロノグラフカウンタ（１北よって
暑。に分周されたパルスは割込み処理プログラムで計数
することができるのであり、外部端子旧）に印加するパ
ルスがマイクロコンピュータのサイクルタイムに近い周
波数のパルスでも処理可能となるのである。

（へ）発明の効果 上述の如く、本発明によれば、時計用マイクロコンピュ
ータのサイクルタイムに近い周波数のパルスを外部から
印加し、これを処理することが可能となり、各種電子機
器等の制御で要求される機能を十分満足することができ
るものであり、時計用マイクロコンピータの応用範囲が
拡大する利点を有している。

【図面の簡単な説明】

第１図は、本発明の実施例を示す論理回路図、第２図は
第１図で用いられる命合コードを示す図である。 王な図番の説明 （１）・・・発振回路、　（２）・・・水晶振動子、　
（３）・・・分周回路、　（４）・・・ｌ／ｌｏｏ秒パ
ルス発生回路、　（７）・・・切換ゲート、　圓・・・
外部端子、　Ｏ２・・・Ｒ−ＳＦＦ、（１３）・・・ク
ロノグラフカウンタ、　（１８１−・・データバス、（
イ）・・・制御回路。

Claims (1)

【特許請求の範囲】
1. １、・基準周波数信号を分周する分周回路と、該分周回
   路からの分周出力を入力とし所定の周波数の信号を作成
   するパルス発生回路と、該パルス発生回路のパルスを計
   数するクロノグラフカウンタとを備えた時計用マイクロ
   コンビーータに於いて、前記パルス発生回路の出力と外
   部入力端子とに接続され、いず２ｔか一方の信号を前記
   クロノグラフカウンタに印加する切換ゲートと、該切換
   ゲートの切換動作を制御するフリップフロツブと　イン
   ストラクションバスに送出された命令コードを解読し、
   所定命令が実行されたとき前記フリップフロップをセッ
   ト及びリセットする制御回路とを備え、プログラムによ
   ってクロノグラフモードと、前記外部端子に印加される
   信号を計数するカウンタモードとが切換もれることを特
   徴とする時計用マイクロコンピュータ。