JPS6022630A - 電子秤 - Google Patents
電子秤Info
- Publication number
- JPS6022630A JPS6022630A JP58026642A JP2664283A JPS6022630A JP S6022630 A JPS6022630 A JP S6022630A JP 58026642 A JP58026642 A JP 58026642A JP 2664283 A JP2664283 A JP 2664283A JP S6022630 A JPS6022630 A JP S6022630A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- time
- analog signal
- output
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01G—WEIGHING
- G01G23/00—Auxiliary devices for weighing apparatus
- G01G23/18—Indicating devices, e.g. for remote indication; Recording devices; Scales, e.g. graduated
- G01G23/36—Indicating the weight by electrical means, e.g. using photoelectric cells
- G01G23/37—Indicating the weight by electrical means, e.g. using photoelectric cells involving digital counting
- G01G23/3707—Indicating the weight by electrical means, e.g. using photoelectric cells involving digital counting using a microprocessor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
開示技術は、電子秤におけるＡ／Ｄ変換器の改良に関す
る。
る。
〈従来技術〉
電子秤には、秤量や計量精度等が相違する種々のタイプ
のものがある。このため従来から、多種少量生産による
製造コストの高騰を避けるため。
のものがある。このため従来から、多種少量生産による
製造コストの高騰を避けるため。
例えば重量センサとしては、同一タイプのロードセルを
使用し、またその出力アナログ信号をデジタル信号に変
換するＡ／Ｄ変換器も同一タイプのものを使用して、使
用部品の共通化と部品点数の削減化とを図っている。
使用し、またその出力アナログ信号をデジタル信号に変
換するＡ／Ｄ変換器も同一タイプのものを使用して、使
用部品の共通化と部品点数の削減化とを図っている。
ところが、’Ａ／Ｄ変換器の分解能を落とさすに秤量値
を変更しようとすると、当該Ａ／Ｄ変換器に対する入力
レベルの調整が必要となり、このため従来では、各仕様
に応じたアンプ回路を必要とした。例えば、 ２０ｋｇ
のものを載荷した時の出力電圧が２０ｍｖになるように
設計されたロードセルと。
を変更しようとすると、当該Ａ／Ｄ変換器に対する入力
レベルの調整が必要となり、このため従来では、各仕様
に応じたアンプ回路を必要とした。例えば、 ２０ｋｇ
のものを載荷した時の出力電圧が２０ｍｖになるように
設計されたロードセルと。
入力電圧の最大値が２ｖに設δ１された二重積分型Ａ／
Ｄ変換器とを用いて、秤量がそれぞれ５ｋｇ。
Ｄ変換器とを用いて、秤量がそれぞれ５ｋｇ。
１０ｋｇ、 ２０ｋｇの電子秤を製造する場合、秤量２
０ｋｇのものでは１００倍の増幅度を持ったアンラ°回
路を必要とし、秤量１０ｋｇのものでは２００倍の増幅
度を持ったアンプ回路を必要とし、さらに秤＠ ５ ｋ
ｇのものでは４００倍の増幅度を持ったアンプ回路を必
要とした。
０ｋｇのものでは１００倍の増幅度を持ったアンラ°回
路を必要とし、秤量１０ｋｇのものでは２００倍の増幅
度を持ったアンプ回路を必要とし、さらに秤＠ ５ ｋ
ｇのものでは４００倍の増幅度を持ったアンプ回路を必
要とした。
このように、従来では各秤量に応じたアンプ回路を必要
とし、この点における単一化への改善が要望されていた
。
とし、この点における単一化への改善が要望されていた
。
〈発明の目的〉
この発明は、このような要望に応えるために成されたも
ので、Ａ／Ｄ変換器の変換精度を落とさずに、しかもそ
の前段に配設されるアンプ回路を変更しなくても、秤量
の異なる各種の電子秤に簡単に変更することができ、そ
れ故に製造コストを低減することができる新たな電子秤
を提供することを目的とする。
ので、Ａ／Ｄ変換器の変換精度を落とさずに、しかもそ
の前段に配設されるアンプ回路を変更しなくても、秤量
の異なる各種の電子秤に簡単に変更することができ、そ
れ故に製造コストを低減することができる新たな電子秤
を提供することを目的とする。
〈発明の構成〉
この発明は、上記目的を達成するために次のような技術
的手段を講じたものである。即ち、第一の発明は１重量
センサと、その出力アナログ信号をデジタル信号に変換
する二重積分型Ａ、／Ｄ変換器とを備えてなる電子秤に
おいて、上記アナログ信号の積分時間をマイクロコンピ
ュータに設定したソフト・タイマで制御するように構成
したものであり、また第二の発明は、異なる複数の設定
時間を記憶したメモリと、当該複数の設定時間から所望
のものを選択する選択手段と１選択された設定時間で作
動するソフト・タイマとを設けて、当該ソフト・タイマ
で上記アナログ信号の積分時間を制御するように構成し
たものであり、また第三の発明は、上記アナログ信号の
積分時間を設定する設定手段と、その設定時間で作動す
るソフト・タイマとを設けて、当該ソフト・タイマで上
記アナログ信号の積分時間を制御するように構成したも
のである。
的手段を講じたものである。即ち、第一の発明は１重量
センサと、その出力アナログ信号をデジタル信号に変換
する二重積分型Ａ、／Ｄ変換器とを備えてなる電子秤に
おいて、上記アナログ信号の積分時間をマイクロコンピ
ュータに設定したソフト・タイマで制御するように構成
したものであり、また第二の発明は、異なる複数の設定
時間を記憶したメモリと、当該複数の設定時間から所望
のものを選択する選択手段と１選択された設定時間で作
動するソフト・タイマとを設けて、当該ソフト・タイマ
で上記アナログ信号の積分時間を制御するように構成し
たものであり、また第三の発明は、上記アナログ信号の
積分時間を設定する設定手段と、その設定時間で作動す
るソフト・タイマとを設けて、当該ソフト・タイマで上
記アナログ信号の積分時間を制御するように構成したも
のである。
〈実施例の構成〉
以下、各発明の電子秤の実施例を図面に基づいて説明す
る。
る。
第１図、第２図、第３図は、それぞれ第一、第二、第三
の発明の各実施例のブロック図である。
の発明の各実施例のブロック図である。
尚５ これらの図では、同一態様部分については同一符
号を用い“Ｃいるので、この同一部分についての説明は
、一実施例についてのみ行い、各図についての重複した
説明は省略するものとする。
号を用い“Ｃいるので、この同一部分についての説明は
、一実施例についてのみ行い、各図についての重複した
説明は省略するものとする。
これらの図において、Ａはロードセルからなる重量セン
サ、Ｂは当該センサＡの出力信号を増幅するアンプ回路
、ＣＩ、Ｃ２，Ｃ３ばそれぞれ二電禎分型Ａ ／ Ｉ）
変換器、Ｄは当該Ａ／Ｄ変換器ＣＩ、Ｃ２，Ｃ３のマイ
クロコンピュータ〔以下ＣＰＵと称する〕（５ａ〜５ｃ
）によって制御される表示器、Ｅば上記ＣＰＩノ（５ａ
〜５ｃ）に単価、単重。
サ、Ｂは当該センサＡの出力信号を増幅するアンプ回路
、ＣＩ、Ｃ２，Ｃ３ばそれぞれ二電禎分型Ａ ／ Ｉ）
変換器、Ｄは当該Ａ／Ｄ変換器ＣＩ、Ｃ２，Ｃ３のマイ
クロコンピュータ〔以下ＣＰＵと称する〕（５ａ〜５ｃ
）によって制御される表示器、Ｅば上記ＣＰＩノ（５ａ
〜５ｃ）に単価、単重。
風袋重量等を設定する入力手段である。
上記二重積分型Ａ／Ｄ変換器Ｃ１，Ｃ２，Ｃ３は、アナ
ログスイッチ（１）と、積分器（２）と、比較器（３）
と、カウンタ（４）と、ト記ＣＰ Ｕ （５ａ〜５ｃ）
と。
ログスイッチ（１）と、積分器（２）と、比較器（３）
と、カウンタ（４）と、ト記ＣＰ Ｕ （５ａ〜５ｃ）
と。
上記カウンタ（４）並びにＣＰＵ（５ａ〜５ｃ）を駆動
するクロック発振器（６）とから構成される。
するクロック発振器（６）とから構成される。
アナログスイッチ（１）は、基準電圧（Ｖｒｅｆ）。
アンプ出力電圧（アナログ信号）、接地電圧をそれぞれ
選択的に積分器（２）に入力するように構成されており
、またそのスイッチの切り換え制御は。
選択的に積分器（２）に入力するように構成されており
、またそのスイッチの切り換え制御は。
ＣＰＵ（５ａ〜５ｃ）からの切り換え指令Ｓａと、比較
器（３）からのカウントストップ信号ｓｂとに基づいて
行われるように構成されている。即ち、比較器（３）か
らカウントストップ信号Ｓｂが出力されると、アナログ
スイッチ（１）の接点がＣ端子に切り換わって積分器（
２）のオフセット補正か行われ１次にＣＰＵ（５ａ〜５
ｃ）から切り換え指令Ｓａが出力されると。
器（３）からのカウントストップ信号ｓｂとに基づいて
行われるように構成されている。即ち、比較器（３）か
らカウントストップ信号Ｓｂが出力されると、アナログ
スイッチ（１）の接点がＣ端子に切り換わって積分器（
２）のオフセット補正か行われ１次にＣＰＵ（５ａ〜５
ｃ）から切り換え指令Ｓａが出力されると。
今度はト記ス・インチ（］、）の接点がａ端子に切り換
わって、アナログ信号のｆ６３３が開始される。次にＣ
ＰＵ（５ａ〜５ｃ）から切り換え指令Ｓａが出力される
と、今度は」二足接点がｂ端子に切り換わり、これによ
りアナログ信号の積分から基準電圧（Ｖ ｒｅｆ）によ
る逆積分に切り換わる。そして、積分器（２）の出力電
圧が当初の積分開始電圧になると、比較器（３）からカ
ラントストップ信号ｓｂが出力され、これにより上記接
点がＣθ；；１子に切り換わって１次の切り換え指令Ｓ
ａが出力されるまでの間、上記積分器（２）のオフセッ
ト補正が行われる。このような動作は、ＣＰＵ（５ａ〜
５ｃ）に設定したソフト・タイマの指令により一定周期
で繰り返し行われる。
わって、アナログ信号のｆ６３３が開始される。次にＣ
ＰＵ（５ａ〜５ｃ）から切り換え指令Ｓａが出力される
と、今度は」二足接点がｂ端子に切り換わり、これによ
りアナログ信号の積分から基準電圧（Ｖ ｒｅｆ）によ
る逆積分に切り換わる。そして、積分器（２）の出力電
圧が当初の積分開始電圧になると、比較器（３）からカ
ラントストップ信号ｓｂが出力され、これにより上記接
点がＣθ；；１子に切り換わって１次の切り換え指令Ｓ
ａが出力されるまでの間、上記積分器（２）のオフセッ
ト補正が行われる。このような動作は、ＣＰＵ（５ａ〜
５ｃ）に設定したソフト・タイマの指令により一定周期
で繰り返し行われる。
比較器（３）は、積分器（２）の出力電圧が当初の積分
開始電圧になると、上記アナログスイッチ（１）と。
開始電圧になると、上記アナログスイッチ（１）と。
カウンタ（４）と、 Ｃ，ＰＵ （５ａ〜５ｃ）とにカ
ウントストップ信号ｓｂを出力するように構成されてい
る。
ウントストップ信号ｓｂを出力するように構成されてい
る。
カウンタ（４）は、逆積分開始のタイミングで出力され
るＣＰＵ（５ａ〜５ｃ）からの指令Ｓｃでリセットされ
、同時にカウント動作を開始し、比較器（３）からのカ
ウントストップ信号ｓｂでカウント動作を停止するよう
に構成されている。
るＣＰＵ（５ａ〜５ｃ）からの指令Ｓｃでリセットされ
、同時にカウント動作を開始し、比較器（３）からのカ
ウントストップ信号ｓｂでカウント動作を停止するよう
に構成されている。
各ＣＰＵ（５ａ〜５ｃ）には７上記切り換え指令Ｓａを
所定のタイミングで出力するソフト・タイマが備えられ
、そのうち第１図のＣＰＵ（５ａ）には。
所定のタイミングで出力するソフト・タイマが備えられ
、そのうち第１図のＣＰＵ（５ａ）には。
当該タイマの設定時間が固定であるソフト・タイマが備
えられ、また第２図、第３図の各ＣＰＵ （５ｂ、 ５
ｃ）には、その設定時間が可変であるソフトタイマが備
えられている。つまり、第２図のＡ／Ｄ変換器Ｃ２には
、異なる複数の設定時間を記憶したメモ１月７）と、当
該複数の設定時間のうらから所望のものを選択する選択
手段（８）と９選択された設定時間で作動するソフト・
タイマとが設けられて、当該ソフト・タイマで上記アナ
ログ信号の積分時間を制御するように構成されており、
また第３図のＡ／Ｄ変換器Ｃ３には、上記アナログ信号
の積分時間を設定する設定手段（９）と、その設定時間
で作動するソフト・タイマとが設けられて。
えられ、また第２図、第３図の各ＣＰＵ （５ｂ、 ５
ｃ）には、その設定時間が可変であるソフトタイマが備
えられている。つまり、第２図のＡ／Ｄ変換器Ｃ２には
、異なる複数の設定時間を記憶したメモ１月７）と、当
該複数の設定時間のうらから所望のものを選択する選択
手段（８）と９選択された設定時間で作動するソフト・
タイマとが設けられて、当該ソフト・タイマで上記アナ
ログ信号の積分時間を制御するように構成されており、
また第３図のＡ／Ｄ変換器Ｃ３には、上記アナログ信号
の積分時間を設定する設定手段（９）と、その設定時間
で作動するソフト・タイマとが設けられて。
当該ソフト・タイマで上記アナログ信号の積分時間を制
御するように構成されている。
御するように構成されている。
これにより、第１図に示す電子秤においては。
上記ソフト・タイマを構成するプログラムを変更するこ
とにより、また第２図、第３図に示す電子秤においては
、上記ソフト・タイマの設定時間を変更することにより
２それぞれ所望カウント数のデジタル信号を得ることが
できる。したがって。
とにより、また第２図、第３図に示す電子秤においては
、上記ソフト・タイマの設定時間を変更することにより
２それぞれ所望カウント数のデジタル信号を得ることが
できる。したがって。
当該Ａ／Ｄ変換器ＣＩ、Ｃ２，Ｃ３の前段に配設される
アンプ回路■３の増幅度の変更が不要になり。
アンプ回路■３の増幅度の変更が不要になり。
当該電子秤を秤量の異なる各種の電子秤にそのまま転用
することが可能になる。
することが可能になる。
例えば、 ２０ｋｇのものを載荷した時の出力電圧が２
０ｉｖになるように設計された重量センサＡと、増幅度
が１００倍のアンプ回路Ｂとを使用して、秤量がそれぞ
れ５ ｋｇ、ｌｏｋｇ、 ２０ｋｇの電子秤を製作する
時は、上記アナログ信号の積分時間を次表のように設定
することにより、」：記Ａ／Ｄ変換器ＣＩ。
０ｉｖになるように設計された重量センサＡと、増幅度
が１００倍のアンプ回路Ｂとを使用して、秤量がそれぞ
れ５ ｋｇ、ｌｏｋｇ、 ２０ｋｇの電子秤を製作する
時は、上記アナログ信号の積分時間を次表のように設定
することにより、」：記Ａ／Ｄ変換器ＣＩ。
Ｃ２，Ｃ３の最大出力カウント数を各秤において同一に
することができる。
することができる。
第４図は、前記表に示す各積分時間で上記Ａ／Ｄ変換器
Ｃ１，Ｃ２，Ｃ３を動作させた場合の各積分時間と出力
カウント数との関係を示すタイムチャートである。
Ｃ１，Ｃ２，Ｃ３を動作させた場合の各積分時間と出力
カウント数との関係を示すタイムチャートである。
また、上記各実施例におけるＣＰＵ（５ａ〜５ｃ）は、
上記アナログスイッチ（１）に対する制御動作の他に、
秤としての通常の制御動作も併−Ｕ・て行うものである
が、必要とあらば、アナログスイッチ（１）の切り換え
制御専用のＣＰＵと、秤を制御するＣＰＵとを別個に設
けることもできる。
上記アナログスイッチ（１）に対する制御動作の他に、
秤としての通常の制御動作も併−Ｕ・て行うものである
が、必要とあらば、アナログスイッチ（１）の切り換え
制御専用のＣＰＵと、秤を制御するＣＰＵとを別個に設
けることもできる。
また、ソフト・タイマの設定時間は、当該設定時間に相
当するステップ故によって与えられるので、上記メモリ
（７）には、一定ステンプ数が上記設定時間として記憶
されている。
当するステップ故によって与えられるので、上記メモリ
（７）には、一定ステンプ数が上記設定時間として記憶
されている。
上記選択手段（８）は、適宜な切り換えスイッチで構成
され、実施に際しては、計量レンジの切換スイッチとし
て使用されるものである。また設定手段（９）は、デジ
タルスイッチ、テンキー、或いはデソプスイッチ等で構
成されるもので、それはまたスパン調整手段としても使
用されるものである。
され、実施に際しては、計量レンジの切換スイッチとし
て使用されるものである。また設定手段（９）は、デジ
タルスイッチ、テンキー、或いはデソプスイッチ等で構
成されるもので、それはまたスパン調整手段としても使
用されるものである。
即ち、スパン調整は、基準分銅載荷時のＡ／Ｄ変換器の
出力カウント数を、当該分銅重量に対応する基準カウン
ト数と一致させることによって行うことができるので、
この出力カウント数を基準カウント数に一致させる調整
を、上記設定手段（９）による積分時間の調整によって
行ってやれば、秤のスパン調整を行うことができるので
ある。
出力カウント数を、当該分銅重量に対応する基準カウン
ト数と一致させることによって行うことができるので、
この出力カウント数を基準カウント数に一致させる調整
を、上記設定手段（９）による積分時間の調整によって
行ってやれば、秤のスパン調整を行うことができるので
ある。
第５図は５以上の各実施例において、カウンタ（４）の
出力ボート数には制約されずに、上記Ａ／Ｄ変換器ＣＩ
、Ｃ２，Ｃ３の出力カウント数を、即ら当該Ａ／１〕変
換器の分解能を自由に上げることができる他の構成を示
したものである。
出力ボート数には制約されずに、上記Ａ／Ｄ変換器ＣＩ
、Ｃ２，Ｃ３の出力カウント数を、即ら当該Ａ／１〕変
換器の分解能を自由に上げることができる他の構成を示
したものである。
即ち、第５図のＱＯＩはカウンタ（４）のオーバーフロ
ー信号Ｓｄをランチするフリップ・フリップで、上記オ
ーバーフロー信号Ｓｄがフリップ・フロップθＯ）のセ
ット端子Ｓに入力されると、フリップ・フロップ００）
のＱ出力が■］レベルになり２次にＣＰＵ （５ａ〜５
ｃ）がこの■］レベルのＱ出力を読み込むと。
ー信号Ｓｄをランチするフリップ・フリップで、上記オ
ーバーフロー信号Ｓｄがフリップ・フロップθＯ）のセ
ット端子Ｓに入力されると、フリップ・フロップ００）
のＱ出力が■］レベルになり２次にＣＰＵ （５ａ〜５
ｃ）がこの■］レベルのＱ出力を読み込むと。
当該カウンタ（４）のオーバーフロー回数を＋１して。
当該フリップ・フロップ００）をリセットするように構
成されており、また上記ＣＰＵ（５ａ〜５ｃ）は。
成されており、また上記ＣＰＵ（５ａ〜５ｃ）は。
比較器（３）のカウントスＩ−ツブ信号ｓｂを読み込む
と。
と。
それまでに計数したオーバーフロー回数と、カウンタ（
４）の出力カウント数Ｓｅとから総出力カラン１〜数を
算出するように構成されている。これにより。
４）の出力カウント数Ｓｅとから総出力カラン１〜数を
算出するように構成されている。これにより。
カウンタ（４）の構成には制約されずに、上記Ａ’／
Ｄ変換器ＣＬ Ｃ２，Ｃ３の出力カウント数を増加させ
ることができ、それに伴って分解能も自由に上げること
ができる。
Ｄ変換器ＣＬ Ｃ２，Ｃ３の出力カウント数を増加させ
ることができ、それに伴って分解能も自由に上げること
ができる。
もっとも、カウンタ（４）の最上位桁を上記のオーバー
フロー信号として読み取る時は、上記のフリ・シブ・フ
ロップ（１０）を省略することができる。
フロー信号として読み取る時は、上記のフリ・シブ・フ
ロップ（１０）を省略することができる。
〈実施例の作用〉
次に各実施例のＣＰＵ（５ａ〜５ｃ）の制御動作を説明
するが、第１図に示ずＣＰＵ（５ａ）の制御動作は、第
２図に示すＣＰＵ（５ｂ）の制御動作に包含されるので
、ここでは第２図のＣＰＵ（５ｂ）の制御動作を説明す
ることで、上記ＣＰ Ｕ （５ａ）の制御動作の説明に
代えるものとする。
するが、第１図に示ずＣＰＵ（５ａ）の制御動作は、第
２図に示すＣＰＵ（５ｂ）の制御動作に包含されるので
、ここでは第２図のＣＰＵ（５ｂ）の制御動作を説明す
ることで、上記ＣＰ Ｕ （５ａ）の制御動作の説明に
代えるものとする。
第６図は、第２図に示すＣＰＵ（５ｂ）の制御動作の一
例を示したフローチャートで、イニシャル時には、比較
器（３）からのカウントスト、７プ信号ｓｂによってア
ナログスイッチ（１）の接点がＣ端子に接続されている
ものとする。
例を示したフローチャートで、イニシャル時には、比較
器（３）からのカウントスト、７プ信号ｓｂによってア
ナログスイッチ（１）の接点がＣ端子に接続されている
ものとする。
このような状態で制御プログラムを走らすと。
ＣＰＵ（５ｂ）は１選択手段（８）をチェックして積分
時間の指定モードを判別しくステ・ノブ−１）、続いて
それに応じた指定フラッグをセントして（ステップ−２
）、アナログスイッチ（１）の接点をＣ端子からＣ端子
に切り換える指令Ｓａを出力する（ステップ−３）。こ
れによりアナログ信号の積分が開始される。
時間の指定モードを判別しくステ・ノブ−１）、続いて
それに応じた指定フラッグをセントして（ステップ−２
）、アナログスイッチ（１）の接点をＣ端子からＣ端子
に切り換える指令Ｓａを出力する（ステップ−３）。こ
れによりアナログ信号の積分が開始される。
次にＣＰＵ（５ｂ）は、秤としての他の処理〔演算処理
、キー人力処理１衷示処理等〕を実行しながら、その処
理ステップ数から積分時間を監視し。
、キー人力処理１衷示処理等〕を実行しながら、その処
理ステップ数から積分時間を監視し。
該積分時間が指定フラッグに対応する積分時間と等しく
なると２次のステップ−５で、アナログスイッチ（１）
の接点をｂ端子に切り換える指令Ｓａを出力し、同時に
カウンタ（４）にそのリセットとスタートを惹起させる
指令Ｓｃを出力する。これによりアナログ信号の積分が
終了し、続いて基準電圧による逆積分とカウンタ（４）
のカウント動作とが開始される。
なると２次のステップ−５で、アナログスイッチ（１）
の接点をｂ端子に切り換える指令Ｓａを出力し、同時に
カウンタ（４）にそのリセットとスタートを惹起させる
指令Ｓｃを出力する。これによりアナログ信号の積分が
終了し、続いて基準電圧による逆積分とカウンタ（４）
のカウント動作とが開始される。
第７図は、第６図におけるステップ−４の詳細なフロー
チャートの一例を示したもので、ここではステップ・カ
ウンタを用いて、その処理ステップ数から積分時間を監
視するようにしてい、る。即ち、まずステップ・カウン
タを０にセットしくステップ−４０）、続いて上記指定
フラッグを判別して（ステップ−４１）、当該指定フラ
ッグに対応する積分時間の監視を行う〔即ち、指定され
た積分時間に相当する記憶ステップ数と、上記ステップ
・カウンタのカウント数とを比較して５両者の一致を判
別する一ステップー４２〕。判別の結果３両者が不一致
であれば、ステップ・カウンタを＋１〔破線で囲む処理
を挿入する時は、一定ステップ数をカウント〕して、再
びステップ−４１の処理に戻る（ステップ−４３）。か
かるループ処理を何回か繰り返すうち、記憶ステップ数
とステップ・カウンタのカウント数とが一致すると３こ
のループを抜けて、第６図に示すステップ−５の処理に
移行する。ま゛た。このループを回る間に、他の処理も
併せて行う時は、破線で示すように、ステソプー−４３
とステップ−４１との間で、一定ステップ数の処理を実
行する。
チャートの一例を示したもので、ここではステップ・カ
ウンタを用いて、その処理ステップ数から積分時間を監
視するようにしてい、る。即ち、まずステップ・カウン
タを０にセットしくステップ−４０）、続いて上記指定
フラッグを判別して（ステップ−４１）、当該指定フラ
ッグに対応する積分時間の監視を行う〔即ち、指定され
た積分時間に相当する記憶ステップ数と、上記ステップ
・カウンタのカウント数とを比較して５両者の一致を判
別する一ステップー４２〕。判別の結果３両者が不一致
であれば、ステップ・カウンタを＋１〔破線で囲む処理
を挿入する時は、一定ステップ数をカウント〕して、再
びステップ−４１の処理に戻る（ステップ−４３）。か
かるループ処理を何回か繰り返すうち、記憶ステップ数
とステップ・カウンタのカウント数とが一致すると３こ
のループを抜けて、第６図に示すステップ−５の処理に
移行する。ま゛た。このループを回る間に、他の処理も
併せて行う時は、破線で示すように、ステソプー−４３
とステップ−４１との間で、一定ステップ数の処理を実
行する。
このようにしてステップ−５の処理が終了すると１次に
ＣＰＵ（５ｂ）は、一定周期で比較器（３）のカウント
ストップ信号ｓｂをチェックしくステンプー９）、その
チェック処理の合間に一定ステップ数の他の処理を実行
する（ステップ−６）。また第５図のように、カウンタ
（４）のオーバーフロー信号Ｓｄをチェ７りするように
した時は、上記ステップ−６とステップ−９との間で、
第６図に破線で示したような処理を実行する。即ち、カ
ウンタ（４）がオーバーフロー信号Ｓｄを出力するまで
の時間よりも短い時間内で、一定ステップ数の他の処理
を実行しくステップ−６）、それが終了すると、フリッ
プ・フロップ００）のＱ出力をチェックする（ステップ
−７）。この場合、初回でばＱ出力はＬレベルであるの
で、ステップ−８をスキップして。
ＣＰＵ（５ｂ）は、一定周期で比較器（３）のカウント
ストップ信号ｓｂをチェックしくステンプー９）、その
チェック処理の合間に一定ステップ数の他の処理を実行
する（ステップ−６）。また第５図のように、カウンタ
（４）のオーバーフロー信号Ｓｄをチェ７りするように
した時は、上記ステップ−６とステップ−９との間で、
第６図に破線で示したような処理を実行する。即ち、カ
ウンタ（４）がオーバーフロー信号Ｓｄを出力するまで
の時間よりも短い時間内で、一定ステップ数の他の処理
を実行しくステップ−６）、それが終了すると、フリッ
プ・フロップ００）のＱ出力をチェックする（ステップ
−７）。この場合、初回でばＱ出力はＬレベルであるの
で、ステップ−８をスキップして。
カウントストップ信号ｓｂのチェック処理（ステップ−
９）に移行する。チェックの結果、カウントストップ信
号ｓｂがＬレベルであれば、再びステップ−６の処理に
戻って同様な処理を繰り返す。そしてこのステップ−６
の処理を終了した時には。
９）に移行する。チェックの結果、カウントストップ信
号ｓｂがＬレベルであれば、再びステップ−６の処理に
戻って同様な処理を繰り返す。そしてこのステップ−６
の処理を終了した時には。
フリップ・フロップα０）のＱ出力はＨレベルに切り換
わっているので２次のステップ−８でオーバーフロー回
数を＋１し、続いてフリップ・フロップ００）をリセッ
トする信号を出力する。
わっているので２次のステップ−８でオーバーフロー回
数を＋１し、続いてフリップ・フロップ００）をリセッ
トする信号を出力する。
また、上記ステップ−９で比較器（３）のカウント・ス
］・ツブ信号ｓｂをチェックした結果、それがＩ。
］・ツブ信号ｓｂをチェックした結果、それがＩ。
レベルであれば、前述と同様な処理を繰り返し。
また、Ｈレベルであれば、基準電圧による逆積分と、上
記接点のＣ端子への切り換わりとが終了しているので１
次のステップ−１０で、カウンタ（４）のカウント値Ｓ
ｅを入力し、これを記憶する。
記接点のＣ端子への切り換わりとが終了しているので１
次のステップ−１０で、カウンタ（４）のカウント値Ｓ
ｅを入力し、これを記憶する。
そして、オーバーフロー回数をチェックするようにした
時は、ステップ−８でめたオーバーフロー回数とカウン
タ（４）のカウント値とから総出力カウント数を算出し
くステップ−１１）、また、オーバーフロー回数をチェ
ックしない時は、このような処理を省略して、続くステ
ップで一定ステンプ数の処理を行った後、再び当初のス
テップ−１に戻って９以上の制御動作を繰り返す。
時は、ステップ−８でめたオーバーフロー回数とカウン
タ（４）のカウント値とから総出力カウント数を算出し
くステップ−１１）、また、オーバーフロー回数をチェ
ックしない時は、このような処理を省略して、続くステ
ップで一定ステンプ数の処理を行った後、再び当初のス
テップ−１に戻って９以上の制御動作を繰り返す。
尚、第１図に示す実施例は２以上のような積分時間の変
更を要さないので、この場合のｃＰＵの制御動作からは
、上記ステップ１とステップ２゜並びにステップ４１と
ステップ４２の各処理が省略される。
更を要さないので、この場合のｃＰＵの制御動作からは
、上記ステップ１とステップ２゜並びにステップ４１と
ステップ４２の各処理が省略される。
第８図は、第３図のＣＰＵ（５ｃ）の制御動作の一例を
示すフローチャートで、ここでは第６図に対して相違す
る部分のみを示している。即ち、この場合には、前記ス
テップ−１，ステップ−２の処理に換えて、設定時間を
ステップ故に変換し。
示すフローチャートで、ここでは第６図に対して相違す
る部分のみを示している。即ち、この場合には、前記ス
テップ−１，ステップ−２の処理に換えて、設定時間を
ステップ故に変換し。
これを記憶する処理（ステップ−０ｆ）が新たに挿入さ
れるとともに、ステンプー３とステップ−５との間に挿
入される処理が、第７図に示したものに比して９図示の
如く簡略化される。
れるとともに、ステンプー３とステップ−５との間に挿
入される処理が、第７図に示したものに比して９図示の
如く簡略化される。
〈発明の効果〉
以上説明したように、各発明は１重量センサと。
その出力アナログ信号をデジタル信号に変換する二重積
分型Ａ／Ｄ変換器とを備えてなる電子秤において、上記
アナログ信号の積分時間をマイクロコンピユータに設定
したソフト・タイマで制御するようにしたので、上記Ａ
／Ｄ変換器に対する入力レベルを＃ｌ１ｉＩ整せずとも
、当該ソフト・タイマの設定時間を変更するだけで簡単
に所望カウント数のデジタル信号を得ることができる。
分型Ａ／Ｄ変換器とを備えてなる電子秤において、上記
アナログ信号の積分時間をマイクロコンピユータに設定
したソフト・タイマで制御するようにしたので、上記Ａ
／Ｄ変換器に対する入力レベルを＃ｌ１ｉＩ整せずとも
、当該ソフト・タイマの設定時間を変更するだけで簡単
に所望カウント数のデジタル信号を得ることができる。
したがって。
共通仕様のアンプ回路を秤量の異なる各種の電子秤に使
用することが可能となり、その製造コストを下げること
ができる。
用することが可能となり、その製造コストを下げること
ができる。
また、第二、第三の発明においては、ソフト・タイマの
設定時間が簡単に変更できるので、−に記Ａ／Ｄ変換器
の変換速度や分解能を秤の仕様に応じたものに変更する
ことが極めて容易となり、したがって、秤の仕様変更に
伴うＡ／Ｄ変換器の開発コストも低減することができる
。
設定時間が簡単に変更できるので、−に記Ａ／Ｄ変換器
の変換速度や分解能を秤の仕様に応じたものに変更する
ことが極めて容易となり、したがって、秤の仕様変更に
伴うＡ／Ｄ変換器の開発コストも低減することができる
。
また、第三の発明では、デジタルスイッチ等からなる設
定手段を操作することにより、直接秤のスパンを周整を
行うことができるので、従来必要としたスパン調整回路
等を省略することができる。
定手段を操作することにより、直接秤のスパンを周整を
行うことができるので、従来必要としたスパン調整回路
等を省略することができる。
したが９て、秤のアンプ基蓄等を製作する工程数が少な
くなり、その分だけ製造コストを低減することができる
。また、上記発明におけるスパン調整は、Ａ／Ｄ変換器
を駆動するクロックと同期したデジタル量で行うので、
Ａ／Ｄ変換器の入力レベル〔アナログ量〕を調整する従
来のスパン調整に佳して、その調整操作が極めて簡単と
なり、かつ、確実となる。
くなり、その分だけ製造コストを低減することができる
。また、上記発明におけるスパン調整は、Ａ／Ｄ変換器
を駆動するクロックと同期したデジタル量で行うので、
Ａ／Ｄ変換器の入力レベル〔アナログ量〕を調整する従
来のスパン調整に佳して、その調整操作が極めて簡単と
なり、かつ、確実となる。
また、Ａ／Ｄ変換器の総出力カウント数を、当該Ａ／Ｄ
変換器のカウンタのカウント数と、当該カウンタのオー
バーフロー回数とから算出するようにしたので、上記カ
ウンタの出力ボート数に制約されずに出力カウント数を
増加させることができ、したがって、当該Ａ／Ｄ変換器
の分解能を必要なだけ自由に増加することができる。
変換器のカウンタのカウント数と、当該カウンタのオー
バーフロー回数とから算出するようにしたので、上記カ
ウンタの出力ボート数に制約されずに出力カウント数を
増加させることができ、したがって、当該Ａ／Ｄ変換器
の分解能を必要なだけ自由に増加することができる。
第１図、第２図、第３図は、それぞれ第一、第二、第三
の発明に係る一実施例のブロック図、第４図は、アナロ
グ信号の積分時間を変更した場合の出力カウント数と積
分時間との関係を示すタイムチャート、第５図は」二足
各実施例において、カウンタのオーバーフロー信号をチ
ェックするように構成した場合の主要部の一例を示すブ
ロックｌ’ｕｌ 。 第６図は第２図に示した実施例におけるｃｐｕ ｃ５ｂ
）の制御動作の一例を示すフＩ：］−チャー１・、第７
図は第６図に示したステップ−４の詳細な動作を示すフ
ローチャート、第８図は第３図に示した実施例における
ＣＰＵ（５ｃ）の制御動作の一部分を示すフローチャー
トである。 Ａ−・・・−−−−・−・−ｆｉ量センサ（ロードセル
）Ｃ１，Ｃ２，Ｃ３−−−二重積分型Ａ ／ Ｉ）変換
器５ａ、 ５ｂ＋ ５ｃｍ’？イク口コンピュータ７−
・−−一−−−−−−−−−−メモリ８−・−−−−−
−一−−・−選択手段９−・−−−−一−−−−−−−
一般定手段出願人 株式会社石田衡器製作所 代理人竹内尚恒 第４図 第５ら１ 第７図 入テツア５へ 第８図
の発明に係る一実施例のブロック図、第４図は、アナロ
グ信号の積分時間を変更した場合の出力カウント数と積
分時間との関係を示すタイムチャート、第５図は」二足
各実施例において、カウンタのオーバーフロー信号をチ
ェックするように構成した場合の主要部の一例を示すブ
ロックｌ’ｕｌ 。 第６図は第２図に示した実施例におけるｃｐｕ ｃ５ｂ
）の制御動作の一例を示すフＩ：］−チャー１・、第７
図は第６図に示したステップ−４の詳細な動作を示すフ
ローチャート、第８図は第３図に示した実施例における
ＣＰＵ（５ｃ）の制御動作の一部分を示すフローチャー
トである。 Ａ−・・・−−−−・−・−ｆｉ量センサ（ロードセル
）Ｃ１，Ｃ２，Ｃ３−−−二重積分型Ａ ／ Ｉ）変換
器５ａ、 ５ｂ＋ ５ｃｍ’？イク口コンピュータ７−
・−−一−−−−−−−−−−メモリ８−・−−−−−
−一−−・−選択手段９−・−−−−一−−−−−−−
一般定手段出願人 株式会社石田衡器製作所 代理人竹内尚恒 第４図 第５ら１ 第７図 入テツア５へ 第８図
Claims (3)
- （１）重量セン力と、その出力アナログ信号をデジタル
信号に変換する二重積分型Ａ／Ｄ変換器とを備えてなる
電子秤において、上記アナログ信号の積分時間をマイク
ロコンピュータに設定したソフト・タイマで制御するよ
うにしたことを特徴とする電子秤。 - （２）重量センサと、その出力アナログ信号をデジタル
信号に変換する二重積分型Ａ／Ｉ）変換器とを備えてな
る電子秤において、異なる複数の設定時間を記憶したメ
モリと、当該複数の設定時間から所望のものを選択する
選択手段と１選択された設定時間で作動するソフＩ・・
タイマとを設けて。 当該ソフト・タイマで上記アナログ信号の積分時間を制
御するようにしたことを特徴とする電子秤。 - （３）重量センサと、その出力アナログ信号をデジタル
信号に変換する二重積分型Ａ／Ｄ変換器とを備えてなる
電子秤において、上記アナログ信号の積分時間を設定す
る設定手段と、その設定時間で作動するソフト・タイマ
とを設けて、当該ソフト・タイマで上記アナログ信号の
積分時間を制御するようにしたことを特徴とする電子秤
。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026642A JPS6022630A (ja) | 1983-02-18 | 1983-02-18 | 電子秤 |
| AU24599/84A AU554437B2 (en) | 1983-02-16 | 1984-02-15 | Double integrating type a/d converter |
| EP84301007A EP0117132B1 (en) | 1983-02-16 | 1984-02-16 | Double integrating-type analog-to-digital converter |
| US06/580,690 US4620178A (en) | 1983-02-16 | 1984-02-16 | Double integrating-type analog-to-digital converter |
| DE8484301007T DE3480892D1 (de) | 1983-02-16 | 1984-02-16 | Doppel-integriertertyp-analog-digital-umsetzer. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026642A JPS6022630A (ja) | 1983-02-18 | 1983-02-18 | 電子秤 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022630A true JPS6022630A (ja) | 1985-02-05 |
| JPH0562283B2 JPH0562283B2 (ja) | 1993-09-08 |
Family
ID=12199099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58026642A Granted JPS6022630A (ja) | 1983-02-16 | 1983-02-18 | 電子秤 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022630A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63307320A (ja) * | 1987-06-09 | 1988-12-15 | Ishida Scales Mfg Co Ltd | 秤の測定レンジ切替装置 |
| JPH0727057A (ja) * | 1993-07-08 | 1995-01-27 | Nissin Kogyo Kk | 液バック警報出力方法およびその装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430079A (en) * | 1977-08-10 | 1979-03-06 | Tokyo Electric Co Ltd | Weight metering apparatus |
| JPS5562325A (en) * | 1978-11-04 | 1980-05-10 | Sanyo Electric Co Ltd | A-d converter |
-
1983
- 1983-02-18 JP JP58026642A patent/JPS6022630A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430079A (en) * | 1977-08-10 | 1979-03-06 | Tokyo Electric Co Ltd | Weight metering apparatus |
| JPS5562325A (en) * | 1978-11-04 | 1980-05-10 | Sanyo Electric Co Ltd | A-d converter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63307320A (ja) * | 1987-06-09 | 1988-12-15 | Ishida Scales Mfg Co Ltd | 秤の測定レンジ切替装置 |
| JPH0727057A (ja) * | 1993-07-08 | 1995-01-27 | Nissin Kogyo Kk | 液バック警報出力方法およびその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0562283B2 (ja) | 1993-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4141065A (en) | Electric controller system with bumpless transfer | |
| EP0117132B1 (en) | Double integrating-type analog-to-digital converter | |
| US4545445A (en) | Span adjusting system of electronic weighing apparatus | |
| JPS6022630A (ja) | 電子秤 | |
| JPH025248B2 (ja) | ||
| SU1696888A1 (ru) | Способ калибровки электронных весов | |
| JPS6013224A (ja) | 電子天びん | |
| JPS59149419A (ja) | 二重積分型ａ／ｄ変換器 | |
| JPS6018726A (ja) | 電子秤 | |
| JPS6239727A (ja) | 電子秤 | |
| JPS62150126A (ja) | 電子料金秤 | |
| JPS6015526A (ja) | 電子秤のスパン調整方法とその方法を使用した電子秤 | |
| JPH034094B2 (ja) | ||
| JPH0216270Y2 (ja) | ||
| JP3120883B2 (ja) | 計数秤 | |
| JPH0124579Y2 (ja) | ||
| JPH0132451B2 (ja) | ||
| JPH0124578Y2 (ja) | ||
| JPS6126961Y2 (ja) | ||
| JP2760034B2 (ja) | ファジィ推論装置 | |
| JPS637876Y2 (ja) | ||
| JPH06241879A (ja) | デジタル表示重量計 | |
| JPH065179B2 (ja) | 計量装置 | |
| JPS62209321A (ja) | 計量装置のスパン調整方法 | |
| SU862352A1 (ru) | Цифровой синтезатор частот |