JPS60225969A - マルチプロセツサ制御方式 - Google Patents

マルチプロセツサ制御方式

Info

Publication number
JPS60225969A
JPS60225969A JP8241484A JP8241484A JPS60225969A JP S60225969 A JPS60225969 A JP S60225969A JP 8241484 A JP8241484 A JP 8241484A JP 8241484 A JP8241484 A JP 8241484A JP S60225969 A JPS60225969 A JP S60225969A
Authority
JP
Japan
Prior art keywords
space
processing
logical
control information
enqueue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8241484A
Other languages
English (en)
Inventor
Saburo Kaneda
三郎 金田
Yuji Oinaga
勇次 追永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8241484A priority Critical patent/JPS60225969A/ja
Publication of JPS60225969A publication Critical patent/JPS60225969A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (A)発明の技術分野 本発明は、マルチプロセッサ制御方式、特に複数の処理
機能に対応する空間処理を複数の論理プロセッサのいず
れか1つが実行し得るようにすると共に論理プロセッサ
間の処理依頼をキューを作成することによって行うよう
にして互いに情報交換を行いつつ処理を実行するマルチ
プロセッサ・システムを構成するようにしたマルチプロ
セッサ制御方式に関するものである。
(B)技術の背景と問題点 従来からマルチプロセッサ・システムが考慮されている
が、プロセッサの台数を例えば16台あるいはそれ以上
の台数にしたマルチプロセッサ・システムを考慮する場
合、従来のマルチプロセッサ・システムにおいては台数
の増加に対応して必ずしも十分なシステム能力を発揮で
きなかった。
この原因の1つは、多数のプロセッサの平行運転と多数
のプロセッサ間の機能分散とを正しく解決することがむ
づかしい点にある。このために、複数の処理機能に対応
する空間処理をいわばいずれのプロセッサもが実行でき
、かつ必要に応じて他の空間処理に対して処理実行を簡
単に依願できるようにし、全体としての処理効率を向上
できるマルチプロセッサ・システムを開発することが望
まれている。
(C)発明の目的と構成 本発明は、上記の点を解決することを目的としており、
上記複数の空間処理に対応づけられる複数の論理プロセ
ッサを用意し、各論理プロセッサ間で相手方論理プロセ
ッサに対してキューを発行することによって処理を依輔
すると共に、いわば手空きになった物理プロセッサが上
記論理プロセッサと対応づけられて上記空間処理を次々
と実行できるようにすることを目的としている。そして
そのため9本発明のマルチプロセッサ制御方式は。
複数の処理機能に対応するそれぞれの空間、該空間に関
する処理を独立に実行可能に非固定的に対応づけられる
論理プロセッサ群、当該論理プロセッサによる処理を選
択的に対応づけられて実行する複数の物理プロセンサを
そなえ、各物理プロセッサが上記論理プロセンサによる
処理を時分割的に実行するマルチプロセッサ・システム
において。
上記空間に対応づけられている論理プロセッサが他の空
間に対して処理実行を依輔するためのキューイング制御
情報が保持される第1のキューイング制御情報保持手段
、上記他の論理プロセッサに対して処理を依願するエン
キュー処理が検出されたときに上記第1のキューイング
制御情報保持手段の内容を参照して当該他の空間に対し
てエンキューを実行する第1のエンキュー処理手段9割
込み種別毎に当該割込み処理を処理できる上記空間にエ
ンキューするためのキューイング制御情報が保持される
第2のキューイング制御情報保持手段。
割込みが検出されたときに上記第1のキューイング制御
情報保持手段の内容を参照して上記割込み処理を処理で
きる空間に対してエンキューを実行する第2のエンキュ
ー処理手段、上記空間と上記論理プロセッサとの対応関
係および上記論理プロセッサと上記物理プロセッサとの
対応関係を規定する対応関係リスト手段、上記物理プロ
セッサが少なくとも待ち状態に入ったとき上記対応関係
リスト手段の内容を参照して上記空間に関する処理の1
つについてキューイング状態にある処理を実行するデキ
ュー処理手段とをもうけ、複数の論理プロセッサ間で情
報交換を行いつつ上記複数の空間に関する処理を実行す
るようにしたことを特徴としている。以下図面を参照し
つつ説明する。
(D)発明の実施例 第1図は本発明による制御方式の全体概念を示す一実施
例構成、第2図(A)(B)は割込み処理以外の制御に
関してエンキュー処理を実行する一実施例態様、第3図
は割込み処理に関連する割込み記述ベクタの一実施例態
様、第4図(A) (B)は割込み処理に関してエンキ
ュー処理を実行する一実施例態様、第5図(A)(B)
は第1図図示のアクティビティ・リストの一実施例と当
該リストの内容に関連した一実施例制御態様とを説明す
る説明図、第6図は第5図(A)に示すキュー・ターミ
ナルとキュー・エレメントとの詳細を表す説明図を示す
第1図において、1−1.l−2,・・・・・・はそれ
ぞれ空間V M/ S ubsystemであって特定
の処理機能に対応している空間に関する処理を独立に実
行可能に非固定的に対応づけられる論理プロセッサが対
応づけられているもの、2−0.2−1.・・・・・・
はそれぞれ物理プロセッサであって上記論理プロセッサ
による処理を選択的に順次実行してゆくもの、3は拡張
アドレス空間ナンバ(以下アドレス空間ナンバをASN
と略す)第2テーブルであって個々の空間に対してキュ
ーイングを行うに当たって必要とするキューイング制御
情報4−3や4−jが格納されるもの、5はアクティビ
ティ・リストであって個々の空間に対応して当該空間を
論理プロセッサとの対応関係などを含む制御情報6−i
などが格納されるもの、7はディスパッチング機構であ
って各物理プロセッサが待ち状態に入ったときなどにお
いて当該物理プロセッサと論理プロセッサの1つとを対
応づけるもの、8は割込み記述ベクタであって例えばデ
ィスパッチング機構7内に位置されて個々の割込み処理
に関連した情報を記述しているもの、9−1.9−2・
旧・・はそれぞれ各空間に対応して存在するキューを表
している。
それぞれの処理機能に対応する空間1−1.1−2.・
・・・・・における処理を実行できる単位を論理プロセ
ッサと呼んでおり、各空間に関連して当該空間における
処理を実行できる論理プロセッサが(一般には複数個の
論理プロセッサが)対応づけられる。第1図図示の場合
には、空間1−1に対して処理プロセッサに該当する論
理プロセッサが対応づけられ、空間1−2に対応して処
理プロセッサに該当する論理プロセッサが対応づけられ
空間1−iに対してページング・スーパバイザに該当す
る論理プロセッサが対応づけられ、空間l−jに対して
I10スーパバイザに該当する論理プロセッサが対応づ
けられ、空間1kに対してソフト・ディスパッチ中に該
当する論理プロセッサが対応づけられて動作しているも
のとして示されている。言うまでもなく、上記空間と上
記論理プロセッサとは固定的に対応づけられているもの
ではないが、以下煩雑さをさけるために、特別な記述の
場合を除いて、上記それぞれの空間1−1゜1−2.・
・・を論理プロセッサ1−1,1−2.・・・とみなし
て説明を行うことがある。
第1図図示拡張アドレス空間ナンバ第2テーブル3内に
は個々の空間1−1.1−2.・・・に対して処理依頼
を行うべくキューイングを行うに当たってのキューイン
グ制御情a4− iや4−jが格納されている。そして
論理プロセッサの1つが空間1−1に関する処理を実行
している間に例えばページ・フォルトが生じたとすると
、当該論理プロセッサは図示キューイング制御情報4−
iを参照して空間1−iに対してキューイングを行う。
この間の処理については後述される。各物理プロセッサ
2−0.2−1.・・・はそれぞれ、いわば手空き状態
になったときディスパッチング機構7によって論理プロ
セッサの1つと対応づけられ、当該論理プロセッサに対
応してキューイングされている処理(第1図図示キュー
9)のうちの優先順位の最も高いものについて、その処
理を実行する。
そして上記キューの1つはデキューされてゆく。
第1図図示構成の場合1割込み処理も上述の空間に対す
る処理依頼の1つと考えられて処理されてゆく。このと
き割込み記述ベクタ8の内容が利用されるが、この間の
処理については後述される。
以下、拡張ASN第2テーブル、割込み記述ベクタ、ア
クティビティ・リストなどについて詳細に説明する。
CI) 拡張ASN第2テーブル。
該拡張ASN第2テーブル3は、従来からこの種のデー
タ処理システムに存在しているASN第2テーブルにつ
いてその内容を拡張したものであると考えてよい。従来
からのデータ処理システムに存在するASN第2テーブ
ルの各エントリにおけるビット#31が、論理「0」で
ある場合には。
通常のASN第2テーブルを指示し、論理rlJである
場合には当該拡張ASN第2テーブル3を指示している
と考えてよい。
拡張ASN第2テーブル3における各エントリ4は、第
2図(A)あるいは第4図(A)に示される如く、ビッ
ト#Oないしビット#159のビット幅をもっている。
そして1次の如くフォーマットが定められている。
(IIATO(ビット#0ないし#31):従来のIB
、Mシステム370の動作概説書(通称370P、0.
0)の定義の通りにオーソライゼーション・テーブル・
オリジン(AuthorizationTable O
rigin )を示す。
(21AX(ビット#32ないし#47):従来の37
0 P、O,Oの定義の通りにオーソライゼーション・
インデックス(、Authorization I n
dex)を示す。
+31ATL(ビット#48ないし#63):従来(7
)370 P、O,Oの定義の通りにオーソライゼーシ
ョン・テーブル・レングス(Authorizatio
n Table Length)を示す。
(41STD(ビット#64ないし#95)?従来の3
70 P、O,Oの定義の通りにプライマリ・セグメン
ト・テーブル・ディスクリブタ(P r’rmary 
Segment Table DescripLor 
)を示す。
+5)LTD(ビット#96ないし#127):従来(
7)370P、O,Oの定義の通りにリンケージ・テー
ブル・ディスクリブタ(L inkage Table
 Descriptor )を示す。
(6) 通知プライオリティ(ビット#128ないし#
135):本発明において用意されたもので。
他の空間に対して処理依願をキューイング(エンキュー
)するときに第5図(A) (または第6図)に示すキ
ュー・エレメントにコピーされ。
デキューを行う際の優先順位づけに利用される。
右詰めで4ビツトが使用される。
(7) 自CPUの動作(ビット#136ないし#14
3)二本発明において用意されたもので、他の空間に対
してキューイングを行った後に、当該自己(キューイン
グを行った)論理プロセッサが。
Xマロ0マ;サブルーチンとなりソフト・ディスパッチ
ャへ割込み。
Xマロ1マ;処理続行。
Xマロ2マ;待ち状態。
Xマロ3マないしX’FFマ;インバリッド。
のいずれとなるべきかを規定する。
(8) レジスタ引渡(ビット#144ないし#159
):本発明において用意されたもので、他の空間に対し
てキューイングするときにパラメータについてレジスタ
渡しが行われる場合に、レジスタ番号を指定するもので
ある。汎用レジスタGROからGRFまでのレジスタ番
号対応に1ビツトづつ合計16ビツトが割当てられてお
り、論理「1」のとき該当レジスタの内容が第5図(A
)(または第6図)に示すキュー・エレメントにコピー
される。また論理「0」のときには該当レジスタの内容
はコピーされない。
CI+3 割込み処理以外の制御に関してのエンキュー
処理。
プログラム・コール(PC)命令やプログラム・トラン
スファ (PT)命令が発行されたとき(他空間に対し
て処理依願を行うときもこの1つと考えてよい)、対応
するASN第1テーブル/ASN第2テーブルによって
エンキューが指示されていれば、命令の処理の一環とし
てキュー・ターミヂル(第5図(A)または第6図)に
エンキュー処理が行われる。当該エンキュー処理は9概
念的には第1図図示のキュー9−1.9−2.・・・な
どを作成することと同義であると考えてよい。
当該エンキューに当たっては、第2図(A)(B)図示
の如き処理態様をへて行われる。
第2図(A)(B)において、符号3は第1図に対応す
る拡張ASN第2テーブル、4−1はエントリの1つ、
10は制御レジスタCR14の内容であってASN第1
テーブル・オリジン(AFTo)が格納されているもの
、11はASNレジスタであって処理依願先の空間にお
ける空間ナンバが格納されていてASN第1テーブルに
対するインデックス(A F X)とASN第2テーブ
ルに対するインデックス(ASX)とをもつもの、12
はASN第1テーブルであって拡張ASN第2テーブル
・オリジン(ASTO)が格納されているもの、13は
オーソライゼーシ→ン・テーブルであって拡張ASN第
2テーブル3内のエントリ4−zの有効性などを指示す
るもの、14はリンケージ・テーブルでありでエントリ
・テーブル・オリジンなどをもつもの、14′はカレン
ト・リンケージ・テーブル、15は制御レジスタCR5
の内容であってリンケージ・テーブル・ディスクリプジ
ョン(LTD)が格納されているもの、16はプログラ
ム・コール・ナンバ(PC#)であって当該処理依頼に
対応する命令に対応するナンバ情報中に記述されている
所のリンケージ・テーブルに対応するインデックス(L
 X)とエントリ・テーブル17に対応するインデック
ス(E X)とが記述されているもの、17はエントリ
・テーブルであって処理を依頼される空間におけるどの
個所にエントリされるかを詳細に示すもの、1Bはエン
トリをそれぞれ表している。
上述の如くPC命令やPT命令が発行されると。
制御レジスタ(CR14)10の内容にもとづいてAS
N第1テーブル12がポイントされ、ASNレジスタ1
1の内容であるAFXによってASN第1テーブル12
上の位置が指定される。そして当該指定された位置にお
けるASTOにもとづいて拡張ASN第2テーブル3が
ポイントされ5ASNレジスタ11の内容であるASX
によってテーブル3上の位置が指定される。これによっ
てエントリ4−1が抽出される。該エントリ4−!上に
は当該処理依頼を行う上での(即ち処理依頼先空間に関
しての)キューイング制御情報が上述の如く記述されて
いる。一方、処理依頼先空間におけるどの位置にエント
リするかなどの詳細については、第2図(B)図示の如
き処理にもとづいて指示される。即ち、制御レジスタ(
CR5)15の内容にもとづいて、カレント・リンケー
ジ・テーブル14′がポイントされ、プログラム・コー
ル・ナンバ16の内容LXにもとづいてテーブル14′
上の位置が指定される。そして図示エントリ・テーブル
・オリジンの内容にもとづいてエントリ・テーブル17
がポイントされ、プログラム・コール・ナンバ16の内
容EXにもとづいてエントリ・テーブル17上の位置が
指定される。
上述の如き態様の処理にもとづいて、上記エントリ4−
zや18の内容にもとづいて、依頼先空間に対してキュ
ーイングを行うためのキューイング制御情報が抽出され
、第5図(A)または第6図に示す如く、キュー・ター
ミナルにてポイントされるキュー・エレメント上に、当
該依頼処理がキューイングされる。
(I[[) 割込み記述ベクタ。
第1図図示構成においては、第1図図示の如きページ・
フォルトなどの割込み原因が発生した場合にも、当該割
込みは上記一般のプログラム・コール(PC)などの処
理と対応するエンキュー処理によって処理される。しか
し、各別込み種別毎にどのような形でエンキュー処理を
行うかについて、第3図図示の如く1割込み記述ベクタ
(第1図図示8)の内容にもとづいてポイントされるニ
ュー・ステータス制御エリア上に、 (i)使用するリ
ンケージ・テーブル・オリジン、(ii)使用するAS
N第1テーブル・オリジン+(iii)使用するASN
ナンバ(ASN#)、(iv)使用するプログラム・コ
ール・ナンバ(PC#)が記述されている。また割込み
記述ベクタの内容にもとづいてポイントされるリターン
情報セーブ・エリア上にリターン情報をセーブするよう
にされる。
第3図において、符号8は第1図に対応する割込み記述
ベクタであり、19はニュー・ステータス制御エリア、
20はリターン情報セーブ・エリア、19゛および20
′は夫々説明欄を表している。割込み記述ベクタ8の内
容にもとづいて1例えば上述のページ・フォルトに対応
する割込み時には、第3図図示19゛における(i)リ
ンケージ・テーブル、オリジン、(ii)ASN第1テ
ーブル・オリジン、(iii)プログラム・チェック2
(DAT)に関連する欄のASN#とPC#、の各情報
が抽出される。そして第4図(A)(B)図示の処理に
もとづいてエンキュー処理が行われる。
(IV) 割込み処理に関してのエンキュー処理。
第4図図示の処理は、第2図図示の処理と実質上同じで
あり9図中の符号は第2図と同じものを用いている。そ
して、第2図図示と同様の処理にもとづいてエントリ4
−12と18とが抽出され。
第5図(A)または第6図図示のキュー・ターミナルお
よびキュー・エレメントに登録される(エンキューされ
る)、ただし1割込み処理にもとづくエンキュー処理に
当たっては、 (i)第4図(A)図示符号11の内容
として第3図図示ニュー・ステータス制御エリア19か
ら索引されたASN#が用いられ、(ii)第2図(A
)図示の符号10に対応するAFTOの代わりに第3図
図示ニュー・ステータス制御エリア19から索引された
ASN第1テーブル・オリジンが用いられ、 (iii
 )第2図(B)図示の符号15に対応するLTDの代
わりに第3図図示ニュー・ステータス制御エリア19か
ら索引されたリンケージ・テーブル・オリジンが用いら
れ、(iv)第4図(B)図示の符号16の内容として
第3図図示ニュー・ステータス制御エリア19から索引
されたPC#が用いられる。更にリターン情報をセーブ
するに当たっては、第3図図示のリターン情報セーブ・
エリア20のIC&P(オールドpsw格納)やPKM
&PASN (制御レジスタCR4の内容など格納)に
リターン情報を格納するようにされる。
(V) アクティビティ・リスト。
第1図図示のアクティビティ・リストには、上述の空間
(V M / S ubsystea+)対応に1つの
エントリがもうけられていて1次の各情報などが格納さ
れている。即ち。
i) 当該空間の状態。
if) 当該空間に関する処理を実行できる論理プロセ
ッサについての選択制御情報。
t) 当該空間に対応するキュー・ターミナルを指示す
るポインタ。
iv) 当該空間に関する処理を中断させる際にレジス
タ情報を退避せしめる領域を指示するポインタ。
などが格納されている。より詳細には、第5図(A)に
示される。
第5図(A)(B)において、符号5は第1図に対応す
るアクティビティ・リストであり、21は論理プロセッ
サ制御語、22はキュー・ターミナル、23はキュー・
エレメント、24はステータス・ベクタ、25は物理プ
ロセッサ制御語を表している。
アクティビティ・リスト5上には上述の如く上述の空間
に対応して1つのエントリがもうけられていて1例えば
1つのエントリ26に対応して。
当該空間にキューイングされている依頼処理をポイント
するために、当該空間に対応づけられるキュー・ターミ
ナル22がポイントされる。そして該キュー・ターミナ
ル22によってポイントされるキュー・エレメント23
上に、当該空間にキューイングされている依頼処理が記
述されている。
第2図や第4図に関連して説明したエンキュー処理は、
所定の空間に対応するキュー・エレメント23の1つの
上に、キュー(依頼処理)を記述することに対応してい
る。
またエントリ26上には、当該空間に関する処理の実行
を許可し得る論理プロセッサを指示する「論理プロセッ
サ制御語へのポインタ」が用意されている。さらに当該
空間に関する処理を中断させる際にレジスタ情報を退避
せしめるステータス・ベクタ24へのポインタが用意さ
れている。
論理プロセッサ制御語21上には、当該論理プロセッサ
の処理を実行している物理プロセッサのアドレスなどが
記述されている。更に物理プロセッサ制御語25上には
当該物理プロセッサが処理を実行し得る論理プロセッサ
がリスト・アップされている。
(■) デキュー処理。
上述のキュー・ターミナル22やキュー・エレメント2
3に関連して、第6図を参照して更に後述されるが、今
上述のエンキュー処理にもとづいて、上述の空間に対し
てキューイングが行われているか、新しくキューイング
が行われて当該キューに対応する処理を実行できる段階
にあるとする。
実行状態から待ち状態に状態遷移した物理プロセッサ2
−1は、第5図(B)図示の物理プロセッサ制御語25
の内容にもとづいて、論理プロセッサを捕捉する。そし
て第5図(A)図示の論理プロセッサ制御語21中のヘ
ッド・ポインタの内容にもとづいて、当該論理プロセッ
サが処理する空間を捕捉する。今エントリ26に対応す
る空間が捕捉されたとすると、エントリ26上の「キュ
ー・ターミナルへのポインタ」の内容にもとづいて、当
該空間にキューイングされている処理を抽出すべく、当
該空間に対応しているキュー・ターミナル22上の内容
を読み取る。そして第6図に示す如く、キュー・ターミ
ナル22上のヘッド・ポインタの内容にもとづき、当該
空間にキューイングされている処理内容をキュー・エレ
メント23にて知ることとなる。このとき、当該処理内
容の優先順位が第6図図示キュー・エレメント23の図
示0部分に「デキュー・プライオリティ」として記述さ
れており、上述の物理プロセッサが上記キューイングさ
れている複数の処理内容のうちの1を抽出するに当たっ
ては、最も高い優先順位をもつ処理内容が抽出される。
なお上記「デキュー・プライオリティ」の内容は、第2
図(A)あるいは第4図(A)に関連して述べた如きエ
ンキュー処理が行われる際に、第2図(A)あるいは第
4図(A)図示のエントリ4−1が読み出されたとき、
当該エントリ4−z上の「通知プライオリティ」の内容
を上記「デキュー・プライオリティJにコピーしておく
ことによって与えられる。
即ちエンキュ一時に当該キューの優先順位を記述してお
ぐ、優先順位の最も高い処理内容が決まると、第5図(
A)図示エントリ26上の「ステータス・ベクタ格納域
へのポインタ」の内容にもとづいてポイントされるステ
ータス・ベクタ24上に、当該空間に関するそれまでの
ステータスなどをセーブし、第6図図示のキュー・エレ
メント23に示される各種情報をロードする。勿論それ
によって、キュー・ターミナル22や論理プロセッサ制
御語21上のポインタなどを補正し、デキュー処理が終
了することとなる。
〔■〕キュー・ターミナルとキュー・エレメント。
第5図(A)に示されるキュー・ターミナル22とキュ
ー・エレメント23との詳細が第6図に示されている。
言うまでもなく成る1つの空間に対してキューイング処
理が行われると、当該空間に対応する形でキュー・ター
ミナル22とキュー・エレメント23とが用意されてい
る状態となり。
第5図(A)図示のアクティビティ・リスト5上のエン
トリ26とキュー・ターミナル22とが連結され、また
キュー・ターミナル22上のポインタによってキュー・
エレメント23がポイントされる。
キュー・エレメント23上の情報は、1つの依頼された
処理内容を実行する上で必要な情報を盛り込まれている
と考えてよい。即ち第2図および第4図を参照して説明
したエンキュー処理時に。
他空間に対して処理依鉱を発した論理プロセッサが、当
該依頼された処理を他空間が実行する上で必要な情報に
ついて、上記キュー・エレメント23上に記述しておく
ようにする。そして、勿論上述のデキュー処理時に、上
記処理を依頼された側の空間が処理を実行するに際して
、当該情報を上記キュー・エレメント23から受け取る
ようにする。
以上の如くエンキュー処理とデキュー処理とが行われる
が、上記エンキュー処理とデキュー処理とが行われる契
機となるのは次の如き場合と考えてよい。
即ち、エンキュー処理が行われる場合としては次の2通
りがある。その1つはプログラムによって陽く指示され
る場合であり、プログラム・コール(PC)命令やプロ
グラム・トランスファ(PT)命令を陽に発行すること
により、対応するASN第1テーブルやASN第2テー
ブルの拡張部でエンキューする旨指定されていれば、命
令の処理の一環としてキュー・ターミナルにエンキュー
処理が行われる。他の1つは1割込み時にハードウェア
によって陽としてでなく指示される場合であり1割込み
がハードウェアによって検出され。
割込み用に定義されたASN第1テーブルおよびASN
第2テーブルの拡張部でエンキューする旨指定されてい
れば1割込み処理の一環として、キュー・ターミナルに
エンキュー処理が行われる。
またデキュー処理が行なわれる場合として次の2通りが
ある。その1つはハードウェアのディスパッチング機構
7によるデキュー処理であり、ハ−ドウエアのディスパ
ッチング機構7は、実行可能状態の空間群から最高の優
先順位をもつ空間を選択し、当該選択された空間につい
てのキュー・ターミナルから最高の優先順位をもつキュ
ー・エレメントをデキューし、当該空間についての処理
を適当なプロセッサによって実行させる。また他の1つ
は、プログラムによって陽に指示される場合であり、プ
ログラムはデキュー命令を発行することにより、自交間
のキュー・ターミナルから指定した優先順位を有するキ
ュー・エレメントをデキューするようにする。
上述の7タテイビテイ・リスト5は、ユーザがプログラ
ムによって直接アクセスできないハードウェア領域に設
けられており、ストア・アクティビティ・リスト命令に
よって空間(V M / S ubsystem)対応
に主記憶上に格納することができ、またモディファイ・
アクティビティ・リスト命令によって空間(V M /
 S ubsystes)の1つのエントリの内容を変
更することができる。更に、論理プロセッサのビジー率
などのモニタリング、物理プロセッサのビジー率などの
モニタリング、上記空間についてキューイングされてい
た時間や当該空間が動作していた時間などを行うことが
できる。
当該モニタリングの開始は、セットCPUモニタ命令や
モディファイ・アクティビティ・リスト命令によって指
示する。またモニタリングの結果は。
セットCPUモニタ命令によって指定した領域に。
チャネルが自動的に格納する。したがって、プログラム
は当該領域を参照することによってモニタリングの結果
を知ることができる。
上述の如く第1図図示実施例の場合には新しく次の如き
命令が用意されている。即ち。
(1) キュー・エレメントを取り扱う命令。
(i)プログラム・コール(PC):処理要求のキュー
・エレメントを作成し、指定した空間のキュー・ターミ
ナルにエンキューする。
(ii )デキュー(DEQ):キュー・ターミナルか
ら、所定のプライオリティのキュー・エレメントをデキ
ューし、結果を条件コードにセットする。
(iii )プログラム・トランスファ(PT):処理
N了のキュー・エレメントを作成し、指定した空間のキ
ュー・ターミナルにエンキューする。
(2) 割込みを制御する命令。
(i)スタート・インタブリーチイブ・エクスキュージ
ョン(SIE):割込み処理に使用さ°れるニュー・ス
テータス制御エリア(第3図)をハードウェアに指示す
る。
(ii)リターン(RTN)7割込み処理の終了を示し
、指定した空間のキュー・ターミナルに。
キュー・エレメントを作成し、エンキューする。
(3) プロセッサの構成やパラメータを認識したり変
更したりする命令。
(i)モディファイ・アクティビイティ・リスト(MA
L):アクテイビイテイ・リストを変更する。
(ii )ストア・アクティビイティ・リスト(SAL
):アクテイビイテイ・リストを主記憶に格納する。
(4)ハードウェアのディスパッチャを起動する命令。
(i)ウェイト(WAIT):自交間を待ち状態にし、
ハードウェアのディスパッチャにその旨通知する。
(5)プロセッサや空間の負荷のモニタリングを制御す
る命令。
(i)セットCPUモニタ(SCM):ブロセッッサの
モニタリングの開始を指示する。
(ii )モディファイ・アクティビイティ・リスト(
MA L) ((3) (i )と同じ〕 :空間のモ
ニタリングの開始を指示する。
(E) 発明の詳細 な説明した如く2本発明によれば、論理プロセッサが空
間に関する処理を実行するよう構成されると共に、空間
相互間の交信をエンキュー処理とデキュー処理とによっ
て実行するようにし、マルチプロセッサ・システムにお
ける処理効率を向上させることが可能となる。またアク
テイビイティ・リスト上には空間の状態情報や空間を実
行できる論理プロセッサの選択制御情報などを記述する
ことができ、システムを構成するプロセッサの台数やプ
ロセッサ・アドレスなどのハードうエア情報を可能な限
りプログラムから見透すことができるようにして、シス
テムの融通性を向上している。
【図面の簡単な説明】
第1図は本発明による制御方式の全体概念を示す一実施
例構成、第2図(A)(B)は割込み処理以外の制御に
関してエンキュー処理を実行する一実施例態様、第3図
は割込み処理に関連する割込み記述ベクタの一実施例態
様、第4図(A)(B)は割込み処理に関してエンキュ
ー処理を実行する一実施例態様、第5図(A)(B)は
第1図図示のアクティビイティ・リストの一実施例と当
該リストの内容に関連した一実施例制御態様とを説明す
る説明図、第6図は第5図(A)に示すキュー・ターミ
ナルとキュー・エレメントとの詳細を表す説明図を示す
。 図中、lは空間(又は論理プロセンサ)、2は物理プロ
セッサ、3は拡張ASN第2テーブル。 4はキューイング制御情報、5はアクティビイティ・リ
スト、6は制御情報、7はディスパンチング機構、8は
割込み記述ベクタ、9はキュー、21は論理プロセッサ
wi御語、22はキュー・ターミナル、23はキュー・
エレメント、24はステータス・ベクタ、25は物理プ
ロセッサ制御語を表す。 特許出願人 富士通株式会社 代理人弁理士 森1) 寛(外1名) す2肥(A) f2国(&) す4 ffi (A) T 41!11 (B)

Claims (1)

  1. 【特許請求の範囲】 複数の処理機能に対応するそれぞれの空間、該空間に関
    する処理を独立に実行可能に非固定的に対応づけられる
    論理プロセッサ群、当該論理プロセッサによる処理を選
    択的に対応づけられて実行する複数の物理プロセッサを
    そなえ、各物理プロセッサが上記論理プロセッサによる
    処理を時分割的に実行するマルチプロセッサ・システム
    において、上記空間に対応づけられている論理プロセッ
    サが他の空間に対して処理実行を依願するためのキュー
    イング制御情報が保持される第1のキューイング制御情
    報保持手段、上記他の論理プロセッサに対して処理を依
    顧するエンキュー命令が検出されたときに上記第1のキ
    ューイング制御情報保持手段の内容を参照して当該性の
    空間に対してエンキューを実行する第1のエンキュー処
    理手段。 割込み種別毎に当該割込み処理を処理できる上記空間に
    エンキューするためのキューイング制御情報が保持され
    る第2のキューイング制御情報保持手段1割込みが検出
    されたときに上記第1のキューイング制御情報保持手段
    の内容を参照して上記割込み処理を処理できる空間に対
    してエンキューを実行する第2のエンキュー処理手段、
    上記空間と上記論理プロセッサとの対応関係および上記
    論理プロセッサと上記物理プロセッサとの対応関係を規
    定する対応関係リスト手段、上記物理プロセッサが少な
    くとも待ち状態に入ったとき上記対応関係リスト手段の
    内容を参照して上記空間に関する処理の1つについてキ
    ューイング状態にある処理を実行するデキュー処理手段
    とをもうけ、複数の論理プロセッサ間で情報交換を行い
    つつ上記複数の空間に関する処理を実行するようにした
    ことを特徴とするマルチプロセッサ制御方式。
JP8241484A 1984-04-24 1984-04-24 マルチプロセツサ制御方式 Pending JPS60225969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8241484A JPS60225969A (ja) 1984-04-24 1984-04-24 マルチプロセツサ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8241484A JPS60225969A (ja) 1984-04-24 1984-04-24 マルチプロセツサ制御方式

Publications (1)

Publication Number Publication Date
JPS60225969A true JPS60225969A (ja) 1985-11-11

Family

ID=13773928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8241484A Pending JPS60225969A (ja) 1984-04-24 1984-04-24 マルチプロセツサ制御方式

Country Status (1)

Country Link
JP (1) JPS60225969A (ja)

Similar Documents

Publication Publication Date Title
US5448702A (en) Adapters with descriptor queue management capability
US6128728A (en) Virtual shadow registers and virtual register windows
EP0106669B1 (en) Operating system supervisor
US5606703A (en) Interrupt protocol system and method using priority-arranged queues of interrupt status block control data structures
KR100766732B1 (ko) 고속의 낮은 오버헤드의 콘텍스트 전환을 실행하는 디바이스 및 방법
JP2002149424A (ja) 共有コプロセッサ・リソースに対する複数の論理インタフェース
JPH06187302A (ja) 転送要求キュー制御方式
JPH0778781B2 (ja) 情報転送方法
CN108958903B (zh) 嵌入式多核中央处理器任务调度方法与装置
US5953535A (en) Using intelligent bus bridges with pico-code to service interrupts and improve interrupt response
JP4559958B2 (ja) マルチコアプロセッサにおけるマルチコア制御方法
CN109426562B (zh) 优先级加权轮转调度器
JPS60225969A (ja) マルチプロセツサ制御方式
JP2553698B2 (ja) 時分割マルチタスク実行装置
CN108958905B (zh) 嵌入式多核中央处理器的轻量级操作系统
CN108958904B (zh) 嵌入式多核中央处理器的轻量级操作系统的驱动程序框架
JPS6349945A (ja) デ−タ処理装置のプロセス・ロ−ルイン方式
JPS603229B2 (ja) 情報処理方式
US6477636B1 (en) Application-specific integrated circuit for processing defined sequences of assembler instructions
JP2579008B2 (ja) 時分割マルチタスク実行装置
JPH05165641A (ja) シングルチップマイクロコンピュータ
JP2586690B2 (ja) 命令プリフェッチ装置
JP2823624B2 (ja) I/oインタフェース制御方法
JPH0756633B2 (ja) タスク切換え方式
EP0375900A2 (en) Computer system