JPS6022404B2 - ビットシフト検出回路 - Google Patents
ビットシフト検出回路Info
- Publication number
- JPS6022404B2 JPS6022404B2 JP7185078A JP7185078A JPS6022404B2 JP S6022404 B2 JPS6022404 B2 JP S6022404B2 JP 7185078 A JP7185078 A JP 7185078A JP 7185078 A JP7185078 A JP 7185078A JP S6022404 B2 JPS6022404 B2 JP S6022404B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- sawtooth wave
- phase
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、磁気テープ装置等の磁気記録再生袋贋の議取
り信号に含まれる許容値以上のビットシフトを検出する
回路に関する。
り信号に含まれる許容値以上のビットシフトを検出する
回路に関する。
磁気テープから読取った信号の波形は磁化反転ｌａ，ｌ
ｂがある所にピ−クを持つアナログ波形となるが、磁化
反転が種々の間隔で多数ある場合は各磁化反転に対する
個々の該アナログ波形の合成となり、第１図の波形２の
如く磁化反転位置とピーク位置とは若干のずれ△そを持
つ。
ｂがある所にピ−クを持つアナログ波形となるが、磁化
反転が種々の間隔で多数ある場合は各磁化反転に対する
個々の該アナログ波形の合成となり、第１図の波形２の
如く磁化反転位置とピーク位置とは若干のずれ△そを持
つ。
これをピークシフトと言い、そのシフト量△のま書込ま
れたデータつまりビットパターンと、ヘッドのインダク
タンスおよびキヤプスタンでの滑りなどによって定まる
値をとる。ピークシフトは波形２を整形した得たパルス
信号３の位相反転位置をずらす原因となりこのパルス信
号における位相反転位置のずれをビットシフトという。
ビットシフトが発生すると、これがある一定の範囲内で
あればデータ再生に支障はなくエラーは発生しないが、
ビットシフト量が上記範囲を越えるとエラーが発生する
可能性がある。
れたデータつまりビットパターンと、ヘッドのインダク
タンスおよびキヤプスタンでの滑りなどによって定まる
値をとる。ピークシフトは波形２を整形した得たパルス
信号３の位相反転位置をずらす原因となりこのパルス信
号における位相反転位置のずれをビットシフトという。
ビットシフトが発生すると、これがある一定の範囲内で
あればデータ再生に支障はなくエラーは発生しないが、
ビットシフト量が上記範囲を越えるとエラーが発生する
可能性がある。
そこでビットシフト量がある一定範囲を越えるとこれを
検出して警報を発する必要があり、この機能を持つ回路
がビットシフト検出回路である。第２図は従来のビット
シフト検出回路の例を示し、可変周波数発振器５および
アンドゲート６からなる。入力端子には第３図１に示す
、ヘッドからの読取り信号２のピークを示すパルス信号
■（信号３を微分したものに相当）が加えられ、発振器
５はこのパルス信号と位相同期して発振し、第３図２に
示すフェースエラーェリヤ信号■を出力する。この信号
はアンドゲート６へパルス信号■と共に加えられるが、
ビットシフトが起らなければ第３図の信号１１と２１ま
たは１３と２２の如く互いに位相がずれており、一致す
ることはないからアンドゲ−ト６の出力は０である。こ
れに対してビットシフトが生じて信号１１が１２にずれ
ると一致がとれ、第３図３に示すようにアンドゲートの
出力■が生じてビットシフトが許容量以上に生じている
ことを示す。しかしこの従来のビットシフト検出回路は
構成が甚だ複雑である。
検出して警報を発する必要があり、この機能を持つ回路
がビットシフト検出回路である。第２図は従来のビット
シフト検出回路の例を示し、可変周波数発振器５および
アンドゲート６からなる。入力端子には第３図１に示す
、ヘッドからの読取り信号２のピークを示すパルス信号
■（信号３を微分したものに相当）が加えられ、発振器
５はこのパルス信号と位相同期して発振し、第３図２に
示すフェースエラーェリヤ信号■を出力する。この信号
はアンドゲート６へパルス信号■と共に加えられるが、
ビットシフトが起らなければ第３図の信号１１と２１ま
たは１３と２２の如く互いに位相がずれており、一致す
ることはないからアンドゲ−ト６の出力は０である。こ
れに対してビットシフトが生じて信号１１が１２にずれ
ると一致がとれ、第３図３に示すようにアンドゲートの
出力■が生じてビットシフトが許容量以上に生じている
ことを示す。しかしこの従来のビットシフト検出回路は
構成が甚だ複雑である。
即ち可変周波数発振器ＶＦＯは概略的に言っても第４図
に示すように位相検出器３１、チャージポンプ３２、フ
ィルタつまりコンデンサ３３、電圧制御可変周波数発振
器３４、フェーズエラーェリャ回路３５の各回路からな
り、回路３１〜３３の働きで議取り信号のデータパルス
■に同期した発振を行なう。そして第３図から明らかな
ようにビットシフトが余り大きくて信号■で規定される
フェーズエラーェリャを越えてもアンドゲート６の出力
はないつまりビットシフトは許容値外でないということ
になり、これを補正しようとすると回路は更に複雑にな
り、部品点数も多くて広い実装面積を必要とする。従っ
て大型または高速従って高価な磁気テープ装置ならとも
角、小型、低速従って低価格の磁気テープ装置ではか・
るものを取付けるのは価格的にも困難になる。それ故本
発明はか・る点を改善し、簡単な回路構成で回路部品数
も少なく、小さな実装面積でよく、価格的にも安く構成
できるビットシフト検出回路を提供しようとするもので
ある。
に示すように位相検出器３１、チャージポンプ３２、フ
ィルタつまりコンデンサ３３、電圧制御可変周波数発振
器３４、フェーズエラーェリャ回路３５の各回路からな
り、回路３１〜３３の働きで議取り信号のデータパルス
■に同期した発振を行なう。そして第３図から明らかな
ようにビットシフトが余り大きくて信号■で規定される
フェーズエラーェリャを越えてもアンドゲート６の出力
はないつまりビットシフトは許容値外でないということ
になり、これを補正しようとすると回路は更に複雑にな
り、部品点数も多くて広い実装面積を必要とする。従っ
て大型または高速従って高価な磁気テープ装置ならとも
角、小型、低速従って低価格の磁気テープ装置ではか・
るものを取付けるのは価格的にも困難になる。それ故本
発明はか・る点を改善し、簡単な回路構成で回路部品数
も少なく、小さな実装面積でよく、価格的にも安く構成
できるビットシフト検出回路を提供しようとするもので
ある。
本発明ビットシフト検出回路は磁気記録再生装置の議取
り信号から導出されるデータ相およびフェ−ズ相各パル
スを含むパルス信号を供給され、データ相パルスを出力
するゲート回路と、該ゲート回路の出力パルスでリセッ
トされ、核出力パルスがなくなったのち一定電流でコン
デンサを充電してのこぎり波を発生する定電流積分回路
と、該積分回路の出力のこぎり波を低域通過炉波、増幅
および分圧して第１および第２のスライスレベルを出力
する基準値回路と、該積分回路の出力のこぎり波および
、該のこぎり波を切るレベルにある前記、第１のスライ
スレベルを入力されて前記ゲート回路にフェーズ相パル
スを禁止してデータ相パルスを通す信号を出力する第１
のコンパレータと「該積分回路の出力のこぎり波および
、正常状態では該のこぎり波を切らないレベルにある前
記、第２のスライスレベルを入力されて許容値を越える
ビットシフトの発生を示す信号を生じる第のコンバレ−
夕とを備えることを特徴とするが、次に第５図に示す実
施例を参照しながらこれを詳細に説明する。第５図で４
１はアンドゲート、４２はスイッチング用のトランジス
タ「４３はコンデンサ、５５は定電流源でこれらの４２
，４３，５５はのこぎり波を発生する定電流積分回路を
構成する。
り信号から導出されるデータ相およびフェ−ズ相各パル
スを含むパルス信号を供給され、データ相パルスを出力
するゲート回路と、該ゲート回路の出力パルスでリセッ
トされ、核出力パルスがなくなったのち一定電流でコン
デンサを充電してのこぎり波を発生する定電流積分回路
と、該積分回路の出力のこぎり波を低域通過炉波、増幅
および分圧して第１および第２のスライスレベルを出力
する基準値回路と、該積分回路の出力のこぎり波および
、該のこぎり波を切るレベルにある前記、第１のスライ
スレベルを入力されて前記ゲート回路にフェーズ相パル
スを禁止してデータ相パルスを通す信号を出力する第１
のコンパレータと「該積分回路の出力のこぎり波および
、正常状態では該のこぎり波を切らないレベルにある前
記、第２のスライスレベルを入力されて許容値を越える
ビットシフトの発生を示す信号を生じる第のコンバレ−
夕とを備えることを特徴とするが、次に第５図に示す実
施例を参照しながらこれを詳細に説明する。第５図で４
１はアンドゲート、４２はスイッチング用のトランジス
タ「４３はコンデンサ、５５は定電流源でこれらの４２
，４３，５５はのこぎり波を発生する定電流積分回路を
構成する。
４４は増幅用のトランジスタ、４５はその負荷抵抗、４
６および４７はローパルスフィルタを構成する抵抗およ
びコンデンサ、４８は増幅器、４９〜５１は分圧器を構
成する抵抗、５２，５３はコンパレータ、５４はシング
ルショットマルチパイプレータである。
６および４７はローパルスフィルタを構成する抵抗およ
びコンデンサ、４８は増幅器、４９〜５１は分圧器を構
成する抵抗、５２，５３はコンパレータ、５４はシング
ルショットマルチパイプレータである。
この回路の各部の信号Ｓ，，Ｓ３，ミ〜Ｓ９の波形を第
６図に示す。磁気テ−プにＰＥ（フェースェンコーディ
ング）方式で書込まれたデータの議取り信号（第１図の
２）のピークを示すパルス信号Ｓ，は、アンドゲート４
１に加えられる。
６図に示す。磁気テ−プにＰＥ（フェースェンコーディ
ング）方式で書込まれたデータの議取り信号（第１図の
２）のピークを示すパルス信号Ｓ，は、アンドゲート４
１に加えられる。
このピークパルス信号Ｓ，にはデータ相のパルスとフェ
ーズ相のパルスとがあるが（例えばデーターは立上り、
データ０は立上り各パルスとすると、１，１または０，
０と同じものが続く所で立上りまたは立下り各パルス即
ちフェーズ相パルスが入る）、このゲート４１でデータ
相のパルスのみを取出し、のこぎり波Ｓ３をリセットす
る。即ちコンデンサ４３は定電流源５５からの一定電流
により充電されて直線状に立ち上る電圧を発生し、アン
ドゲート４１が日（ハイ）レベルの出力を生じてトラン
ジスタ４２をオンにするときコンデンサ４３は放電して
その端子電圧は０になり、パルス信号Ｓ，が消滅してト
ランジスタ４２がオフになるとコンデンサ４３は充電を
再開し、以下これを繰り返す。従ってこのコンデンサ４
３の端子電圧を示す信号Ｓ３は信号Ｓ，のデータ相パル
スに同期したのこぎり波となる。信号Ｓ３はコンパレー
タ５２，５３に加えられる一方、トランジスタ４４、抵
抗４５，４６、コンデンサ４７の回路で低周波炉波され
、のこぎり波信号Ｓ３の振幅の平均値を示す直流電圧に
なる。この電圧は演算増幅器４８を介して抵抗分圧回路
４９〜５１に加えられ「第１、第２のスライスレベルＳ
５，Ｓ６を作る。スライスレベルＳ５は正常状態でもの
こぎり波Ｓ３を第６図に示す如く切るように、そしてス
ライスレベルＳ６は正常状態ではのこぎり波Ｓ６を切ら
ないように設定する。これらのスライスレベルはコンパ
レータ５２，５３に加えられ、従ってこれらのコンパレ
ータの出力は第６図に示す波形の信号Ｓ７？Ｓ８となる
。即ち正常状態では信号Ｓ８はＬ（ロー）レベルであり
、信号Ｓ７はのこぎり波Ｓ３がスライスレベルミを横切
るまではＬレベル、横切るとＨレベルとなる矩形状とな
る。信号Ｓ７はアンドゲート４１の他方の入力端に加え
られるので、データ相パルスのように一定値（これは既
知である）の周期Ｔを有してこの周期の近傍であは信号
Ｓ７がＨレベルになっているものはアンドゲート４１を
通過することができるが、フェーズ相パルスのようにそ
の半分の周期しか持たないものはまだその発生時点では
信号Ｓ７はＬレベルであるからァンドゲート４１は閉じ
ており、該ゲートを通過することができない。こうして
前述のアンドゲートによるデータ相パルスの選出が行な
われる。正常状態では以上の通りであるが、ビットシフ
トが生じると、例えば信号Ｓ，のうちのパルスＳ，．が
Ｓ，２にシフトすると、パルスＳ，２がくるまではアン
ドゲート４１の出力はＬレベル、トランジスタ４２はオ
フであり、のこぎり波信号Ｓ３のリセットは行なわれな
い。従って信号Ｓ３の振幅は点線で示すように大になり
、やがて第２のスライスレベルＳ６を越えるに至る。そ
こでコンパレータ５２は第６図に点線で示す出力信号Ｓ
８，を生じ、これはワンショツトマルチ５４に加わって
該マルチをトリガし、一定幅の信号Ｓ９，を生じてビッ
トシフト軍が許容値を越えたことを警報、表示する。こ
の回路の構成は図示の如く極めて簡単であり、可変周波
数発振器およびフェーズエラーェリヤ回路などは不要で
ある。
ーズ相のパルスとがあるが（例えばデーターは立上り、
データ０は立上り各パルスとすると、１，１または０，
０と同じものが続く所で立上りまたは立下り各パルス即
ちフェーズ相パルスが入る）、このゲート４１でデータ
相のパルスのみを取出し、のこぎり波Ｓ３をリセットす
る。即ちコンデンサ４３は定電流源５５からの一定電流
により充電されて直線状に立ち上る電圧を発生し、アン
ドゲート４１が日（ハイ）レベルの出力を生じてトラン
ジスタ４２をオンにするときコンデンサ４３は放電して
その端子電圧は０になり、パルス信号Ｓ，が消滅してト
ランジスタ４２がオフになるとコンデンサ４３は充電を
再開し、以下これを繰り返す。従ってこのコンデンサ４
３の端子電圧を示す信号Ｓ３は信号Ｓ，のデータ相パル
スに同期したのこぎり波となる。信号Ｓ３はコンパレー
タ５２，５３に加えられる一方、トランジスタ４４、抵
抗４５，４６、コンデンサ４７の回路で低周波炉波され
、のこぎり波信号Ｓ３の振幅の平均値を示す直流電圧に
なる。この電圧は演算増幅器４８を介して抵抗分圧回路
４９〜５１に加えられ「第１、第２のスライスレベルＳ
５，Ｓ６を作る。スライスレベルＳ５は正常状態でもの
こぎり波Ｓ３を第６図に示す如く切るように、そしてス
ライスレベルＳ６は正常状態ではのこぎり波Ｓ６を切ら
ないように設定する。これらのスライスレベルはコンパ
レータ５２，５３に加えられ、従ってこれらのコンパレ
ータの出力は第６図に示す波形の信号Ｓ７？Ｓ８となる
。即ち正常状態では信号Ｓ８はＬ（ロー）レベルであり
、信号Ｓ７はのこぎり波Ｓ３がスライスレベルミを横切
るまではＬレベル、横切るとＨレベルとなる矩形状とな
る。信号Ｓ７はアンドゲート４１の他方の入力端に加え
られるので、データ相パルスのように一定値（これは既
知である）の周期Ｔを有してこの周期の近傍であは信号
Ｓ７がＨレベルになっているものはアンドゲート４１を
通過することができるが、フェーズ相パルスのようにそ
の半分の周期しか持たないものはまだその発生時点では
信号Ｓ７はＬレベルであるからァンドゲート４１は閉じ
ており、該ゲートを通過することができない。こうして
前述のアンドゲートによるデータ相パルスの選出が行な
われる。正常状態では以上の通りであるが、ビットシフ
トが生じると、例えば信号Ｓ，のうちのパルスＳ，．が
Ｓ，２にシフトすると、パルスＳ，２がくるまではアン
ドゲート４１の出力はＬレベル、トランジスタ４２はオ
フであり、のこぎり波信号Ｓ３のリセットは行なわれな
い。従って信号Ｓ３の振幅は点線で示すように大になり
、やがて第２のスライスレベルＳ６を越えるに至る。そ
こでコンパレータ５２は第６図に点線で示す出力信号Ｓ
８，を生じ、これはワンショツトマルチ５４に加わって
該マルチをトリガし、一定幅の信号Ｓ９，を生じてビッ
トシフト軍が許容値を越えたことを警報、表示する。こ
の回路の構成は図示の如く極めて簡単であり、可変周波
数発振器およびフェーズエラーェリヤ回路などは不要で
ある。
またビットシフト量が非常に大きくても確実にビットシ
フト量許容値超過を指示することができる。更にこの回
路では、同じ積分回路の出力および同じ基準値回路がる
スライスレベルを受ける他のコンパレータ５３を設け、
その出力Ｓ７でアンドゲート４１を開閉することにより
簡単に、入力パルス信号Ｓ，からデータ相パルスを取出
してフェーズ相パルスを阻止し、誤動作を防ぐことがで
き、磁気記録再生装置のビットシフト検出回路として甚
だ有効である。
フト量許容値超過を指示することができる。更にこの回
路では、同じ積分回路の出力および同じ基準値回路がる
スライスレベルを受ける他のコンパレータ５３を設け、
その出力Ｓ７でアンドゲート４１を開閉することにより
簡単に、入力パルス信号Ｓ，からデータ相パルスを取出
してフェーズ相パルスを阻止し、誤動作を防ぐことがで
き、磁気記録再生装置のビットシフト検出回路として甚
だ有効である。
第１図は議取り及びその整形信号の波形を示す図、第２
図、第３図および第４図は従来のビットシフト検出回路
の構成を示すブロック図、動作説明用パルス波形図、お
よび詳細なブロック図、第５図は本発明の実施例を示す
回路図、第６図は第５図の動作説明図である。 図面で４２，４３，５５は定電流積分回路、４６〜５１
は基準値回路、５２，５４はビットシフト信号出力回路
、４１はゲート回路である。 第１図第２図 第３図 第４図 第５図 第６図
図、第３図および第４図は従来のビットシフト検出回路
の構成を示すブロック図、動作説明用パルス波形図、お
よび詳細なブロック図、第５図は本発明の実施例を示す
回路図、第６図は第５図の動作説明図である。 図面で４２，４３，５５は定電流積分回路、４６〜５１
は基準値回路、５２，５４はビットシフト信号出力回路
、４１はゲート回路である。 第１図第２図 第３図 第４図 第５図 第６図
Claims (1)
- １ 磁気記録再生装置の読取り信号から導出されるデー
タ相およびフエーズ相各パルスを含むパルス信号を供給
され、データ相パルスを出力するゲート回路と、 該ゲ
ート回路の出力パルスでリセツトされ、該出力パルスが
なくなつたのち一定電流でコンデンサを充填してのこぎ
り波を発生する定電流積分回路と、該積分回路の出力の
こぎり波を低域通過濾波、増幅および分圧して第１およ
び第２のスライスレベルを出力する基準値回路と、 該
積分回路の出力のこぎり波および、該のこぎり波を切る
レベルにある前記第１のスライスレベルを入力されて前
記ゲート回路にフエーズ相パルスを禁止してデータ相パ
ルスを通す信号を出力する第１のコンパレータと、 該
積分回路の出力のこぎり波および、正常状態では該のこ
ぎり波を切らないレベルにある前記第２のスライスレベ
ルを入力されて許容値を越えるピツトシフトの発生を示
す信号を生じる第２のコンパレータとを備えることを特
徴とする磁気記録再生装置のピツトシフト検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7185078A JPS6022404B2 (ja) | 1978-06-14 | 1978-06-14 | ビットシフト検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7185078A JPS6022404B2 (ja) | 1978-06-14 | 1978-06-14 | ビットシフト検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54162949A JPS54162949A (en) | 1979-12-25 |
| JPS6022404B2 true JPS6022404B2 (ja) | 1985-06-01 |
Family
ID=13472417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7185078A Expired JPS6022404B2 (ja) | 1978-06-14 | 1978-06-14 | ビットシフト検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022404B2 (ja) |
-
1978
- 1978-06-14 JP JP7185078A patent/JPS6022404B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54162949A (en) | 1979-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1212729A (en) | Digital signal detecting and compensating circuit with adjustable window signal | |
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| US4481615A (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| US4137504A (en) | Digital filter | |
| US4278924A (en) | Digital servo apparatus | |
| US4390801A (en) | Circuit for reproducing a clock signal | |
| CN1149350A (zh) | 从记录载体的n条相邻磁道再生n个数字信号的设备 | |
| US4617527A (en) | PU lock acquisition with scan restart upon false lock | |
| US7075866B2 (en) | Clock extracting device of a disc reproducing apparatus having a gain command unit for designating a loop gain | |
| JPS6022404B2 (ja) | ビットシフト検出回路 | |
| US4672475A (en) | Portable video tape recorder having a vibration detector | |
| EP0203786B1 (en) | Recording medium rotation control apparatus | |
| US4876615A (en) | Data decoding system | |
| JPH04246638A (ja) | カメラの磁気再生装置 | |
| KR0165276B1 (ko) | 데이타재생장치 | |
| JPH0215429Y2 (ja) | ||
| KR920005762Y1 (ko) | 제어펄스 보상장치 | |
| JPS58175116A (ja) | 信号検出回路 | |
| SU907580A1 (ru) | Устройство дл синхронизации воспроизведени цифровой информации | |
| JP3699525B2 (ja) | ビデオ機器の位相制御回路 | |
| JPH0634307B2 (ja) | デイジタル情報再生装置 | |
| KR870001011B1 (ko) | 비디오 테이프 레코오더의 영상헤드 위상검출장치 | |
| SU1064298A1 (ru) | Способ магнитной записи цифровой информации | |
| SU1385142A1 (ru) | Устройство дл контрол фазировки обмоток магнитных головок аппарата магнитной записи | |
| JPH0526264B2 (ja) |