JP3699525B2 - ビデオ機器の位相制御回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、ビデオ機器の位相制御回路に関し、詳しくは、シリンダ（またはドラム、以下シリンダ）モータやキャプスタンモータをデジタルにて位相制御するデジタルサーボ等のビデオテープレコーダ（以下ＶＴＲ）、ビデオムービー等において、モータ側から得られるその回転速度とその回転位相とを示す位相・速度パルスから位相エラーを検出する位相エラー検出回路のノイズによる誤動作を防止することができるような位相制御回路に関する。
【０００２】
【従来の技術】
ＶＴＲやビデオムービー等のビデオ機器では、シリンダの回転やテープ走行速度を目標通りに制御するためにシリンダモータやキャプスタンモータの制御回路が位相制御と速度制御の２つのフィードバックループによりＰＬＬ制御されている。
そのために、シリンダモータやキャプスタンモータからエンコーダを介してＦＧパルス（シリンダの回転数に応じた周波数の回転速度パルス）とＰＧパルス（シリンダの回転位相を示す位相パルス）とを得て、これらパルスに応じて前記の制御が行われる。
特に、デジタルサーボによりモータの制御を行う場合には、ＦＧパルスとＰＧパルスとは、ＦＧパルス列の中にＰＧパルスを含んだ両成分を有する１系統の位相・速度パルス（ＰＦＧパルス）がモータ側から提供される場合が多い。このような混合パルスを用いることによりＰＬＬ制御回路系の入力信号を受ける端子数が１つ減少する利点がある。しかし、このような場合には、ＰＦＧパルスからＰＧパルス成分を分離検出するＰＧ成分分離検出回路が必要になる。
【０００３】
図３は、このようなビデオ機器の位相制御回路における位相エラーを検出する位相エラー検出回路を中心とするブロック図である。
ビデオテープ等から読出されたコンポジットビデオ信号を受けて同期分離回路１によりコンポジット同期信号C.SYNCが分離され、垂直同期信号検出回路２により垂直同期信号ＶSYNCが検出される。検出された垂直同期信号ＶSYNCは、位相エラー検出回路３に加えられ、これのタイミングで位相エラーが検出される。
位相パルス検出回路３は、プリセット値レジスタ４とこのプリセット値レジスタ４からの出力を垂直同期信号ＶSYNCに応じてプリセット値として受けるリファレンスカウンタ（ＲＥＦカウンタ）５、このリファレンスカウンタ５の値をＰＦＧパルス等のモータの回転系から得られる位相検出パルスに応じてラッチするＰＧ値ラッチ回路６と、そして、ラッチしたＰＧ値に応じて位相エラーパルスを発生する位相エラーパルス発生回路７等からなる。
なお、リファレンスカウンタ５は、カウント中にプリセット信号に応じてプリセットされた値にカウント値が補正されてこの値を基準に以降のクロックＣＫをカウントするフリーランニングのカウンタである。また、プリセット値レジスタ４は、ＲＯＭ９からプリセット値を受ける。ＲＯＭ９は、マイクロプロセッサ（ＭＰＵ）８からのモード信号に応じてアクセスされる。そこで、このアクセスに応じて設定されたモードに対応するあらかじめ設定されている所定のプリセット値がプリセット値としてリファレンスカウンタ５に出力されることになる。また、ＲＯＭ９の出力は、リファレンスカウンタ５にも送出され、これによりリファレンスカウンタ５のカウント周期（最大カウント値から“０”に戻るまでの値）が決定される。
【０００４】
【発明が解決しようとする課題】
このような従来の回路にあっては、垂直同期信号検出回路２からの垂直同期信号ＶSYNCに応じてリファレンスカウンタ５のプリセットタイミングが決定される。しかし、垂直同期信号検出回路２は、弱電界の時などには、ノイズが多くなり、ＶSYNCではない時にも誤ってＶSYNCとして検出することがあって、本来の位置に対して表示画像がずれてしまうことになる。
ノイズにより垂直同期信号ＶSYNCが本来の位置よりずれる量が大きくなると、その位置でリファレンスカウンタにプリセットがかかるので、ビデオ機器の位相制御回路の制御が乱れる問題がある。その結果、再生画像に色ずれなどが発生し易くなる。
この発明は、このような従来技術の問題点を解決するものであって、ノイズに対して影響され難いビデオ機器の位相制御回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
このような目的を達成するためのこの発明のビデオ機器の位相制御回路の特徴は、カウント中にプリセット信号に応じてプリセットされた値にカウント値が補正されてこの値を基準にして以降のクロックＣＫをカウントするフリーランニングのリファレンスカウンタを有し、これのカウント値を取得して位相エラーパルスを発生してモータ等の回転位相を制御するビデオ機器の位相制御回路において、同期分離回路から分離されノイズが重畳する水平同期信号を重畳するノイズを含めてカウントするカウンタと、このカウンタのカウント値を受けて正規の垂直同期信号の発生位置に対応して決定される所定のカウント値の範囲に対応する幅のパルスを発生するウインドウパルス発生回路と、このウインドウパルス発生回路のウインドウパルスのウインドウ範囲に垂直同期信号があるときに前記プリセット信号を発生するプリセット信号発生回路とを備えていて、重畳するノイズの量に応じてカウンタのカウント値が増加することによりウインドウパルスの位置が移動して垂直同期信号の発生位置から外れることでプリセット信号の発生が阻止されるものである。
【０００６】
【発明の実施の形態】
このように、水平同期信号をカウントするカウンタのカウント値を受けて正規の垂直同期信号の発生位置に対応して決定される所定のカウント値の範囲に対応するウインドウパルスを発生することにより、水平同期信号に重畳するノイズの数に対応させてウインドウパルスの位置を正規の垂直同期信号の発生位置から手前にずらせることができる。そこで、ノイズが多く発生し、それがコンポジット同期信号に乗っている場合には、ウインドウパルスの発生位置がノイズの数に応じて手前にずれる。ビデオ機器の位相制御回路の制御が乱れる程度に多くのノイズが乗ったときには、垂直同期信号が発生する位置よりもウインドウパルスの位置が手前になって、これによりプリセット信号発生回路のプリセット信号発生が阻止される。
その結果、ノイズに影響されることなく、フリーランニングのリファレンスカウンタは、あらかじめ設定された値で位相エラーパルスを発生させることができる。
なお、実施例では、ウインドウパルス発生回路をワイヤドマトリックス論理回路により構成している。また、プリセット信号発生回路をラッチ回路と、１クロック遅延回路、そしてアンドゲートとにより構成している。
【０００７】
【実施例】
図１は、この発明のビデオ機器の位相制御回路の位相エラー検出回路を中心とした一実施例のブロック図である。なお、図３と同一構成要素は同一の符号で示してある。
図１において、１０は、ビデオ機器の位相制御回路であって、図３に対して、この回路には、位相パルス検出回路３のリファレンスカウンタ５にプリセット信号ＰRを発生するプリセット信号発生回路１１と水平同期信号検出回路１２とが新たに設けられている。プリセット信号発生回路１１は、垂直同期信号検出回路２により検出された垂直同期信号ＶSYNCと水平同期信号検出回路１２により検出された水平同期信号ＨSYNCとを受けてこれらの信号に応じてリファレンスカウンタ５に対してプリセット信号ＰRを発生する。なお、水平同期信号検出回路１２は、同期分離回路１からコンポジット同期信号を受けてこれから水平同期信号ＨSYNCを分離してプリセット信号発生回路１１にそれを送出する。
【０００８】
プリセット信号発生回路１１は、水平同期信号カウンタ１３と、ワイヤドマトリックス論理回路１４、ラッチ回路１５、１クロック遅延回路１６，リセット遅延回路１７、そしてアンドゲート１８とからなる。
水平同期信号カウンタ１３は、水平同期信号検出回路１２からの水平同期信号ＨSYNCを受けてこれをカウントする。そのカウント値は、ワイヤドマトリックス論理回路１４に送出される。ワイヤドマトリックス論理回路１４の入力は、水平同期信号カウンタ１３の所定の桁位置に接続されている。これによりカウント値が所定の数値範囲になったときに、例えば、ＮＴＳＣ方式では、１フィールド２５２本であるので、水平同期信号カウンタ１３のカウント値が２５２〜３００程度の範囲においてＨＩＧＨレベル（以下“Ｈ”）になるパルス出力（ウインドウパルスＷ）を発生する。なお、前記の上限値３００は、ノイズの発生量に応じて決定される。
【０００９】
ワイヤドマトリックス論理回路１４は、マトリックス状に配置された配線を有していて、前記の数値を検出するためのカウンタの桁信号に対応させてマトリックスの選択された交点がワイヤドＯＲされたマトリックス配線回路と、各配線を論理回路を介して受けるフリップフロップ等により構成されている。これにより、前記のカウント値２５２〜３００程度の範囲で“Ｈ”出力（ウインドウパルスＷ）を発生し、これ以外の範囲では、この出力がＬＯＷレベル（以下“Ｌ”）になる。さらに、前記のカウント値２５２〜３００程度の範囲は、ビデオ機器の位相制御回路の制御が乱れる程度に多くのノイズが乗ったときに、垂直同期信号ＶSYNCが発生する位置よりもウインドウパルスＷの位置が手前になような幅に選択してある。
なお、ワイヤドマトリックス論理回路１４の出力は、水平同期信号カウンタ１３のカウント値が、例えば、ＰＡＬ方式等のように、その１フィールドの走査線数が異なるときには、それに応じたカウント値の範囲に設定される。
【００１０】
前記のカウント値の範囲にあるときに、出力されるワイヤドマトリックス論理回路１４の出力“Ｈ”は、ラッチ回路１５に入力される。ラッチ回路１５は、垂直同期信号検出回路２からラッチ信号として垂直同期信号ＶSYNCを受けてワイヤドマトリックス論理回路１４の出力“Ｈ”をラッチする。そして、ラッチ出力をプリセット許可信号ＲＥＦとしてアンドゲート１８の一方の入力に送出する。
アンドゲート１８の他方の入力は、垂直同期信号検出回路２から垂直同期信号ＶSYNCが１クロック遅延回路１６を介して入力される。その結果、プリセット許可信号ＲＥＦが発生しているときにのみ、アンドゲート１８から１クロック遅延した垂直同期信号ＶSYNCがプリセット信号ＰRとして出力される。これが垂直同期信号ＶSYNCに対応してリファレンスカウンタ５にプリセット信号ＰRとして入力される。
なお、垂直同期信号ＶSYNCは、リセット遅延回路１７に入力されこれを介してリセット信号ＲSとして水平同期信号カウンタ１３に入力される。これによりこのカウンタの値がリセットされる。
【００１１】
以下、その詳細な動作について図２のタイミングチャートを参照して説明する。同期分離回路１は、水平同期信号と垂直同期信号とを含むコンポジットビデオ信号から同期信号を分離して、図２（ａ）のコンポジット同期信号C.SYNCを出力する。この信号を水平同期信号検出回路１２が受けてこれが（ｂ）の水平同期信号ＨSYNCを出力する。また、コンポジット同期信号C.SYNCを垂直同期信号検出回路２が受けてこれが（ｃ）の垂直同期信号ＶSYNCを出力する。
水平同期信号カウンタ１３は、水平同期信号検出回路１２から出力される水平同期信号ＨSYNCを、これがリセットされた時点からカウントし、垂直同期信号ＶSYNCからリセット遅延回路１７を経て少し遅れた（ｄ）に示すリセット信号ＲSによりリセットされる。その結果、（ｅ）のようにその値が所定の値までカウントアップされて元に戻る周期的な変化をする。
【００１２】
ワイヤドマトリックス論理回路１４の出力は、（ｆ）に示すように、水平同期信号カウンタ１３のカウント値が所定の値になったときに、“Ｈ”になり、そのウインドウが開き（open）、通常は、水平同期信号カウンタ１３がリセットされた時点で閉じる（close）。なお、垂直同期信号ＶSYNCが検出されないために、リセット信号ＲSが発生せず、水平同期信号カウンタ１３がリセットされないときには、前記の値３００の上限値でこのウインドウは閉じる。この状態を示すのが、（ｆ）の３つ目のウインドウパルスＷである。
ウインドウパルスＷの発生期間中に、垂直同期信号ＶSYNCが発生しているときには、ラッチ回路１５が（ｇ）のプリセット許可信号ＲＥＦを発生する。これにより（ｈ）に示すように、垂直同期信号ＶSYNCが１クロック遅延回路１６を介してプリセット信号ＰRとしてアンドゲート１８から出力される。
なお、図１において参照符号（ａ）〜（ｈ）で示すものは、ここで各波形に対応している。
【００１３】
そして、この波形図の中間において示すように、水平同期信号検出回路１２から出力される水平同期信号ＨSYNCにノイズＮが重畳したとすると、水平同期信号カウンタ１３のカウント値が増加してワイヤドマトリックス論理回路１４から発生するウインドウパルスＷの位置が手前にずれる。このずれ量は、ノイズの発生量に対応している。垂直同期信号ＶSYNCがノイズにより積分等でずれる場合よりもノイズに直接影響されてずれるので、ノイズが多い場合には、そのずれ量は大きい。そこで、図２（ｆ）に示すように、垂直同期信号ＶSYNCの発生位置からウインドウが外れて垂直同期信号ＶSYNCがワイヤドマトリックス論理回路１４から発生するウインドウパルスＷにおいてラッチされずに、垂直同期信号ＶSYNCの発生時点でプリセット許可信号ＲＥＦが停止する。この状態においては、垂直同期信号ＶSYNCから１クロック遅延回路１６で１クロック分遅延して発生する垂直同期信号ＶSYNCは、アンドゲート１８により阻止され、プリセット信号ＰRも発生しなくなる。
【００１４】
これにより、ノイズが所定量より多いときには、本来の垂直同期信号ＶSYNCのタイミングの手前でプリセット信号の発生が防止され、リファレンスカウンタ５の値がノイズに影響された実際と相違するような値に補正されることない。このとき、リファレンスカウンタ５の値は、単に、カウントが進むだけであるので、補正なしのフリーランニングのリファレンスカウンタ５の値を位相エラーパルス発生回路７がラッチして位相エラーパルスを発生する。その結果、多数のノイズが重畳した場合に、大きく位置ずれした値の位相エラーパルスを発生させないで済む。これにより位相制御の大きな変動を防止することができる。
【００１５】
【発明の効果】
以上の説明したように、この発明にあっては、ノイズが多く発生し、それがコンポジット同期信号に乗っている場合には、ウインドウパルスの発生位置がノイズの数に応じて手前にずれるので、ビデオ機器の位相制御回路の制御が乱れる程度に多くのノイズが乗ったときには、垂直同期信号が発生する位置よりもウインドウパルスの位置が手前になって、これによりプリセット信号発生回路のプリセット信号発生が阻止される。
その結果、ノイズに影響されることなく、フリーランニングのリファレンスカウンタのあらかじめ設定された値で位相エラーパルスを発生させることができ、ビデオ機器の位相制御回路の制御が乱れを抑制でき、再生画像における色ずれなどが発生し難い。
【図面の簡単な説明】
【図１】図１は、この発明のビデオ機器の位相制御回路の位相エラー検出回路を中心とした一実施例のブロック図である。
【図２】図２は、図１の回路おける各部の波形についての説明図である。
【図３】図３は、従来のビデオ機器の位相制御回路の位相パルス検出回路を中心とした一実施例のブロック図である。
【符号の説明】
１…同期分離回路、２…垂直同期信号検出回路、
３…位相エラー検出回路、４…プリセット値レジスタ、
５…リファレンスカウンタ、６…ＰＧ値ラッチ回路、
７…位相エラーパルス発生回路、８…マイクロプロセッサ（ＭＰＵ）、
１０…ビデオ機器の位相制御回路、
１１…プリセット信号発生回路、
１２…水平同期信号検出回路、
１３…水平同期信号カウンタ、１４…ワイヤドマトリックス論理回路、
１５…ラッチ回路、１６…１クロック遅延回路、
１７…リセット遅延回路、１８…アンドゲート。

Claims (2)

1. カウント中にプリセット信号に応じてプリセットされた値にカウント値が補正されてこの値を基準にして以降のクロックをカウントするフリーランニングのリファレンスカウンタを有し、これのカウント値を所定のタイミングで取得して位相パルスを発生してモータ等の回転位相を制御するビデオ機器の位相制御回路において、
   同期分離回路から分離されノイズが重畳する水平同期信号を重畳する前記ノイズを含めてカウントするカウンタと、このカウンタのカウント値を受けて正規の垂直同期信号の発生位置に対応して決定される所定のカウント値の範囲に対応する幅のパルスを発生するウインドウパルス発生回路と、このウインドウパルス発生回路のウインドウパルスのウインドウ範囲に前記垂直同期信号があるときに前記プリセット信号を発生するプリセット信号発生回路とを備え、前記重畳するノイズの量に応じて前記カウンタの前記カウント値が増加することにより前記ウインドウパルスの位置が移動して前記垂直同期信号の発生位置から外れることで前記プリセット信号の発生が阻止されるビデオ機器の位相制御回路。
2. 前記所定のカウント値の範囲は、位相制御が乱れる程度にノイズが乗ったときに、前記垂直同期信号が発生する位置よりも前記ウインドウパルスの位置が手前にずれるような値である請求項１記載のビデオ機器の位相制御回路。

Images