CN1149350A - 从记录载体的n条相邻磁道再生n个数字信号的设备 - Google Patents

从记录载体的n条相邻磁道再生n个数字信号的设备 Download PDF

Info

Publication number
CN1149350A
CN1149350A CN95193347.7A CN95193347A CN1149350A CN 1149350 A CN1149350 A CN 1149350A CN 95193347 A CN95193347 A CN 95193347A CN 1149350 A CN1149350 A CN 1149350A
Authority
CN
China
Prior art keywords
input end
output terminal
signal
equipment
phase comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95193347.7A
Other languages
English (en)
Other versions
CN1063569C (zh
Inventor
J·J·W·卡尔夫斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of CN1149350A publication Critical patent/CN1149350A/zh
Application granted granted Critical
Publication of CN1063569C publication Critical patent/CN1063569C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/20—Signal processing not specific to the method of recording or reproducing; Circuits therefor for correction of skew for multitrack recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
    • G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes
    • G11B5/00817—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on longitudinal tracks only, e.g. for serpentine format recording
    • G11B5/00821—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on longitudinal tracks only, e.g. for serpentine format recording using stationary heads
    • G11B5/00826—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on longitudinal tracks only, e.g. for serpentine format recording using stationary heads comprising a plurality of single poles or gaps or groups thereof operative at the same time
    • G11B5/0083—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on longitudinal tracks only, e.g. for serpentine format recording using stationary heads comprising a plurality of single poles or gaps or groups thereof operative at the same time for parallel information processing, e.g. PCM recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

为了根据从n条磁道的每一条上(Ta.l至Ta.n)读出的n个数字信号提取时钟(cln)，提供了n个锁相环(13.n)。压控振荡器(21)是n个锁相环共用的。锁相环还包括一个移相器单元(25.n)，它具有一个和压控振荡器(21)的输出相连的输入端和一个与环路中的相位比较器(17.n)的第二输入端相连的输出端。移相器单元(25.n)的相移是在控制信号的作用下受到控制的，该控制信号是由控制信号发生器(26.n)产生并加到移相器单元(25.n)的控制信号输入端(29)。控制信号发生器单元(26.n)是一个积分元件。

Description

从记录载体的n条相邻 磁道再生n个数字信号的设备
发明领域
本发明涉及一种从记录载体的n条相邻磁道再生n个数字信号的设备，n是大于1的整数，这个设备包括：
-含有n个读出头的读出装置，每个读出头有一个输出端，该装置用于从n条磁道读出n个信息信号并把所述信息信号加到输出端。
-含有连接到n个读出头上各输出端的多个输入端的n个检测装置，用于根据从磁道上读出的n个信息信号导出n个数字信号并把所述数字信号提供给输出端；
-含有连接到读出头的n个输出端的输入端的n个锁相环，每个锁相环包括一个相位比较器，它有一个连接到锁相环输入端的第一输入端，一个第二输入端和一个输出端；一个压控振荡器，它有一个连接到相位比较器的输出端的输入端，和一个用来提供一个给定频率的时钟信号的输出端，这个输出端连接到相位比较器的第二输入端，压控振荡器是n个锁相环共用的，为此目的这个设备包括一个具有n个输入端的信号组合单元，其每个输入端是连接到n个相位比较器之一的输出端的，并有一个输出端连接到压控振荡器的输入端；锁相环还包括一个移相器单元，它有一个连接到压控振荡器输出端的输入端，有一个连接到相位比较器第二输入端的输出端，和一个控制信号输入端；还包括一个控制信号发生器单元，它有一个连接到相位比较器输出端的输入端和一个连接到移相器单元的控制信号输入端的输出端，该输出端并接到用来从n个信息信号导出n个时钟信号的设备。
在开关一段中所描述的那种形式的设备是已知的，例如可从美国专利4,470,082，即有关文件清单中的文件(3)中获悉。该设备还以SDAT和SCC类型的磁带记录仪的形式而使用。
发明背景
在开关一段中所描述的那种形式的设备能够读磁性记录载体，在这种载体上的多个相邻磁道上记录着数字信息。
已知的设备具有这样的缺点，即它易于受到干扰从而使锁相环被扰乱。
发明概述
本发明的一个目的是提供一种具有改进的抗干扰性能的设备，使得锁相环不易被扰乱。
这种设备的特点在于，控制信号发生器单元是积分元件。
本发明是基于对下列事实的认识之上的，即在一个通道中的干扰可能导致移相器单元被扰乱。通过把相位比较器的输出信号在积分元件中加以平均并从中导出供给移相器单元的控制信号，就有可能得到一个较不易于受到这些干扰的控制系统。
较为可取的是，积分元件的时间常数要比数字信号的位周期大得多。这样，就可以实现在足够长的时间里把相位比较器的输出信号进行平均。
必须指出，以前提出的美国专利申请184,624，即在本申请结尾处的文件清单中的文件(1)，和欧洲专利申请93,201,327，即清单中的文件(2)也说明了从n条磁道中读出的信号中导出时钟信号的设备。但是，它们都没有提到所有锁相环共用的一个压控振荡器。
本发明的一个示范性实施例将在下面结合附图而作更详细的说明，在这些图中，
图1表示设备的示范性实施例，和
图2a，2b，2c和2d表示在图1的示范性实施例中出现的几种信号波形。
实施例的说明
图1表示一个用于从Ta.l到Ta.n的n个磁道上读出数字信号的设备，这些信号是相互邻接并沿长度方向记录在磁带形式的磁性记录载体20上的。这里只显示了记录载体的一半。设备具有14.l到14.n共n个读出头的读出装置，它们从n个磁道上再生模拟信号。n个模拟信号加到一个n通道的采样器11。在时钟频率fb的时钟信号的影响下(该时钟信号是由固定振荡器12而加到采样器11的)，模拟信号被采样并分别转换成二进制数字信号chl到chn。频率fb至少要比后面将要提到的时钟频率cli高出一个数量级。
从n个二进制信号chi中的每一个可导出一个时钟频率cli，它用于位检测器9.1到9.n中的位检测，位检测器的各输入端接到采样器11的各输出端，每个位检测器9.i有一个时钟信号输入端以接收时钟信号cli。为此目的，在采样器11得到的每个二进制信号chl到chn分别加到n个锁相环13.1到13.n中的相应的一个锁相环上。只有锁相环13.n是被完整地显示的。其余锁相环是同样的。对于通道chl到chn中的每个通道chi，也就是说，也对于通道n，相应的二进制信号加到相位比较器17.n的第一输入端13。相位比较器17.n的输出端经过环路滤波器18连接到压控振荡器21的控制信号输入端。压控振荡器21可以是一个离散时间振荡器。环路滤波器18和压控振荡器21对所有的n个锁相环13.1到13.n是共用的。
不过，环路滤波器18在各自的锁相环中可以替换地位于信号组合单元19之前。
振荡器21的输出连接到移相器单元25.n的输入端27。移相器单元25.n的输出端28接到相位比较器17.n的第二输入端16。如锁相环13.n所示，每个锁相环包括一个具有积分元件形式的控制信号发生器单元26.n，这种积分元件可以例如是一个低通滤波器，它的输入端连接到相位比较器17.n的输出端、而它的输出端则连接到移相器单元25.n的控制信号输入端29。积分器件26.n的时间常数比数字信号中的位周期Tb大得多。较为可取的是，时间常数比位周期的100倍还大，例如，为位周期的几百倍。移相器单元25.n在加到控制信号输入端29的控制信号的影响下产生加到其输入端27上的信号的一个给定的延时。
由于低通滤波器18和压控振荡器21对锁相环13.1到13.n是共用的。所以相位比较器17.1到17.n的各输出15都例如以加法器的形式连接到信号组合单元19的输入端，而它的输出端则接到环路滤波器18。
这样，每个锁相环包括如虚线所示的方块2.n。振荡器21的输出连接到所有方块2.1到2.n的相应的输入端24.1到24.n。此外，连接到各方块中比较器17.1到17.n的第二输入端16的信号作为时钟信号cll和cln而被提供给位检测器9.1到9.n的时钟信号输入端。另外，还要指出，各低通滤波器26.n的截止频率通常是相同的而且要比低通滤波器18的截止频率为小。
这一设备按如下方式工作。VCO21可以作为一个累加器来构成。这样的累加器每次以给定的重复率把一个给定的常量cw加到存储在累加器中的值sw上，这个累加而得的值acw然后就作为存储值而存在累加器中。这意味着关系式acw＝cw＋sw每次都是有效的。因此，在VCO21的输出端出现一个锯齿形的信号。这个波形在正的和负的阈值+D和-D之间以给定的频率按锯齿形而变动。如果在VCO21的输入端加一个控制值rw，则累加器将实现下列累加：acw＝(cw＋rw)＋sw。这将导致在VCO21的输出端出现另一个锯齿频率的锯齿形信号。控制环以这样的方式来控制锯齿频率，使得这个频率基本上等于被读出的信号，例如，信号chn的位频率。这个锯齿形信号在经移相器25.n的移相之后加到相位比较器17.n的输入端16。相位比较器17.n的工作将利用图2a、2b、2c和2d中所示的波形作进一步的说明。图2a表示加到相位比较器17.n的输入端16上的锯齿形信号，图2b表示加到相位比较器17.n的输入端13上的信号的眼图。图2d表示加到输入端13上的实际信号。图2a中的信号也加到位检测器9.n的时钟信号输入端。在位检测器9.n中图2a的信号的下降沿产生图2c所示的时钟脉冲，信号chn就用这个时钟脉冲在眼图的中心(如图2b所示)被采样以便得到数字信号。在图2c中信号的时钟频率是1/Tb，这个频率相应于图2b和2d中的信号的位频率。图2a中锯齿形信号的值是在图2d中所示的信号的上升沿或下降沿的作用下被采样的。从图2a可以看出，这会产生采样值b1和b2，它们可以用作如前所述的控制值rw。
环路13.n以如下方式控制振荡器21因而也就是控制锯齿频率，以使在t1和t2瞬间的采样如图2d所示，会分别产生采样值b1和b2，它们基本上是零，因此在位检测器9.n中的检测时刻是正确地定时的。
信号组合单元19可以采用加法器的形式，在进行加法之后采样值被加以平均。也可以把信号组合单元19构造成为一个多路复用器，从各个环上得来的采样值以一个至少为位频率n的频率被多路复用。这样，控制系统就对n个通道实现平均，使它并不对各环中的任何一个产生严格正确的值。因此，提供了移相器25.n，它保证：从平均控制结果开始，会产生这样的相移或时移而使时钟频率cln正好具有正确的采样相位。移相器25.n可以具有以D为模的计数器的形式。因此，可以得到一个和加到移相器25.n的控制信号端29的信号值成正比的相移。
应该指出，在锁相时滤波器26.n的带宽被扩展以便使锁相环所需的时间减少到最小。此外还要指出，包括锁相环的并用于从信号chl到chn导出n个时钟信号的电路设备可以用集成的形式实现，或者如有需要，也可用软件形式实现。
有关文件清单
(1)美国专利申请系列号184,624,94-1-19提出(PHN14.335)
(2)欧洲专利申请93.201,327(PHN14.442)
(3)美国专利4,470,082号

Claims (8)

1.一种用于从记录载体上的n条相邻磁道上再生n个数字信号的设备，n是大于1的整数，该设备包括
-含有n个读出头的读出装置，每个读出头有一个输出端，该装置用于从n条磁道读出n个信道信号并把所述信息信号加到输出端，
-含有和n个读出头上各输出端相连接的多个输入端的n个检测装置，用于根据从磁道上读出的n个信息信号而导出n个数字信号，并把所述数字信号提供到输出端，
-含有和各读出头的n个输出端相连接的输入端的n个锁相环，每个锁相环包括一个相位比较器，它有一个连接到锁相环输入端的第一输入端，一个第二输入端和一个输出端；一个压控振荡器，它有一个和相位比较器的输出端相连接的输入端，和一个用来提供一个给定频率的时钟信号的输出端，这个输出端连接到相位比较器的第二输入端，压控振荡器是n个锁相环共用的，为此目的这个设备包括一个具有n个输入端的信号组合单元，其每个输入端是连接到n个相位比较器之一的输出端的，并有一个输出端连接到压控振荡器的输入端，锁相环还包括一个移相器单元，它有一个和压控振荡器的输出相连接的输入端，有一个和相位比较器的第二输入端相连接的输出端，和一个控制信号输入端；还包括一个控制信号发生器单元，它有一个和相位比较器的输出端相连接的输入端和一个与移相器单元的控制信号输入端相连接的输出端，其特征在于，控制信号发生器单元是一个积分元件。
2.如权利要求1所要求的一种设备，其特征在于，该积分元件的时间常数比数字信号中的位周期大得多。
3.如权利要求2所要求的一种设备，其特征在于，该时间常数比位周期的100倍更大。
4.如权利要求1、2或3所要求的一种设备，其特征在于，压控振荡器提供一个其频率基本上等于数字信号中位频率的振荡器信号。
5.如权利要求1、2或3所要求的一种设备，其特征在于，该积分元件是一个低通滤波器。
6.如权利要求5所要求的一种设备，其特征在于，有一个第二低通滤波器连接在信号组合单元的输出端和压控振荡器的输入端之间，并且首先提到的低通滤波器的截止频率低于第二个低通滤波器的截止频率。
7.前面各权利要求中任何一项所要求的一种设备，其特征在于，锁相环中移相器单元的输出被连接到检测装置，以便向检测装置提供一个检测频率。
8.一种用于从n个信息信号中导出n个时钟信号的设备，包括：
-n个用于接收n个信息信号的输入端，
-n个锁相环，其输入端连接到设备的n个输入端，
每个锁相环包括一个相位比较器，它有一个和锁相环的输入端相连的第一输入端，一个第二输入端和一个输出端，还包括一个压控振荡器，它有一个连接到相位比较器输出端的输入端，和一个用来提供一个给定频率的时钟信号的输出端，这个输出端连接到相位比较器的第二输入端，
-n个用于提供n个时钟信号的输出端，
压控振荡器是n个锁相环共用的，为此目的，该设备包括具有n个输入端的信号组合单元，它的输入端的每一个都和n个相位比较器之一的输出端相连接，并有一个和压控振荡器的输入端相连接的输出端；锁相环还包括一个移相器单元，它具有和压控振荡器相连接的一个输入端，和相位比较器的第二输入端相连接的输出端，以及一个控制信号输入端；并包括一个控制信号发生器单元，它具有一个和相位比较器的输出端相连接的输入端以及一个和移相器单元的控制信号输入端相连接的输出端；该设备的输出端之一连接到移相器单元的输出端以提供一个时钟信号，其特征在于，控制信号发生器单元是一个积分元件。
CN95193347A 1994-04-21 1995-04-10 从记录载体的n条相邻磁道再生n个数字信号的设备 Expired - Fee Related CN1063569C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94201101 1994-04-21
EP94201101.6 1994-04-21

Publications (2)

Publication Number Publication Date
CN1149350A true CN1149350A (zh) 1997-05-07
CN1063569C CN1063569C (zh) 2001-03-21

Family

ID=8216816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95193347A Expired - Fee Related CN1063569C (zh) 1994-04-21 1995-04-10 从记录载体的n条相邻磁道再生n个数字信号的设备

Country Status (9)

Country Link
US (1) US5786953A (zh)
EP (1) EP0756744B1 (zh)
JP (1) JPH09512379A (zh)
CN (1) CN1063569C (zh)
AT (1) ATE187840T1 (zh)
DE (1) DE69513968T2 (zh)
ES (1) ES2143046T3 (zh)
HK (1) HK1013357A1 (zh)
WO (1) WO1995029482A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423119C (zh) * 2001-05-25 2008-10-01 因芬尼昂技术股份公司 多相时钟之高速零相再激活
CN102089979B (zh) * 2008-07-07 2013-10-02 国际商业机器公司 在基于全局锁相环的定时恢复环路中的延迟补偿的方法和系统

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19837409B4 (de) * 1998-08-18 2007-01-18 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren zur Phasenregelung in einem optischen PSK-Homodyn-Empfänger
WO2001067439A1 (en) * 2000-03-03 2001-09-13 Quetico Technologies, Inc. Method and apparatus for reading recorded magnetic media using an array of reading elements
CN101124634A (zh) * 2004-11-17 2008-02-13 日本先锋公司 信号产生装置和方法、记录装置和方法、重放装置和方法、记录/重放装置和方法、计算机程序、以及记录介质
US9146892B2 (en) * 2007-10-11 2015-09-29 Broadcom Corporation Method and system for improving PCI-E L1 ASPM exit latency
US7777980B2 (en) * 2007-10-11 2010-08-17 International Business Machines Corporation Multi-channel data detection phase locked loop error combination logic
US7773326B2 (en) * 2007-10-11 2010-08-10 International Business Machines Corporation Methods for multi-channel data detection phase locked loop error combination
US7733592B2 (en) * 2007-10-11 2010-06-08 International Business Machines Corporation Methods for multi-channel data detection phase locked loop frequency error combination
US7773327B2 (en) * 2007-10-11 2010-08-10 International Business Machines Corporation Multi-channel data detection phase locked loop frequency error combination logic
US9189012B2 (en) * 2012-03-29 2015-11-17 Terasquare Co. Ltd. Clock recovery, receiver, and communication system for multiple channels
US10958277B1 (en) 2019-09-05 2021-03-23 Cobham Colorado Springs Inc. PLL with multiple and adjustable phase outputs

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470082A (en) * 1982-07-06 1984-09-04 Storage Technology Corporation Digital clocking and detection system for a digital storage system
JPH04129070A (ja) * 1989-12-05 1992-04-30 Seiko Epson Corp 情報記録媒体の再生側信号処理装置
US5206769A (en) * 1990-04-20 1993-04-27 International Business Machines Corporation Method for controlling a plurality of phase-lock loops from a common frequency control
FR2685518B1 (fr) * 1991-12-23 1994-02-04 Thomson Csf Circuit d'horloge pour systeme de lecture d'informations sequentielles.
EP0608014A3 (en) * 1993-01-20 1995-02-15 Philips Electronics Nv Device for reproducing n digital signals from n adjacent tracks on a recording medium.
TW241361B (zh) * 1993-05-07 1995-02-21 Philips Electronics Nv

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423119C (zh) * 2001-05-25 2008-10-01 因芬尼昂技术股份公司 多相时钟之高速零相再激活
CN102089979B (zh) * 2008-07-07 2013-10-02 国际商业机器公司 在基于全局锁相环的定时恢复环路中的延迟补偿的方法和系统

Also Published As

Publication number Publication date
CN1063569C (zh) 2001-03-21
DE69513968D1 (de) 2000-01-20
DE69513968T2 (de) 2000-05-18
JPH09512379A (ja) 1997-12-09
EP0756744B1 (en) 1999-12-15
HK1013357A1 (en) 1999-08-20
ES2143046T3 (es) 2000-05-01
WO1995029482A3 (en) 1995-11-30
ATE187840T1 (de) 2000-01-15
EP0756744A1 (en) 1997-02-05
WO1995029482A2 (en) 1995-11-02
US5786953A (en) 1998-07-28

Similar Documents

Publication Publication Date Title
EP0081757B1 (en) Circuit for extracting or regenerating frame synchronizing signals
CN1063569C (zh) 从记录载体的n条相邻磁道再生n个数字信号的设备
CA1070395A (en) Versatile phase-locked loop phase detector
US4423498A (en) Control apparatus for a recording medium drive motor in a digital information reproducing apparatus
US5570248A (en) Method and system using encoded periodic digital sum variation (DSV) as pilot signal and controlling tracking error using crosstalk from the pilot signal
DE3224478C2 (de) Informations-Wiedergabeanordnung
US4231071A (en) Reader for data recorded on magnetic disks at plural densities
DE3211233C2 (zh)
NL7907910A (nl) Verbeterde indeling voor digitale wandregistratie- inrichting.
EP0267035A2 (en) Data smoother for a streaming cartridge tape drive
AU627127B2 (en) Self clocking binary data encoding/decoding method
EP0196216B1 (en) Apparatus for reproducing digital signals
US4517610A (en) Multichannel signal recovery circuit
EP0309150B1 (en) Data reproducing apparatus
JP3083221B2 (ja) ディジタル信号再生装置及びディジタル信号再生方法
JPH036694B2 (zh)
EP0023783A1 (en) Data recovery circuit
US5835296A (en) Apparatus for reproducing a digital information signal from a record carrier and counting the number of bits between two sync patterns
US4813059A (en) Readback recovery of run length limited codes
JP3311428B2 (ja) トラック追従制御方法
US5854809A (en) Data recovery method and apparatus for jitter tolerant peak detected channels
KR100208377B1 (ko) 디지탈 비디오 디스크 재생장치의 채널비트클럭 재생회로
SU1755322A1 (ru) Устройство дл записи информации на магнитную карту
JPS645782B2 (zh)
EP0430283A2 (en) Method and system for magnetically recording information on recording medium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Applicant after: Wonst-Rihm N.V.

Applicant before: Koninklike Philips Electronics N. V.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: ROYAL PHILIPS ELECTRONICS CO., LTD. TO: UNSTRUT-RUIM CORP.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee