JPS6022105A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS6022105A
JPS6022105A JP59132112A JP13211284A JPS6022105A JP S6022105 A JPS6022105 A JP S6022105A JP 59132112 A JP59132112 A JP 59132112A JP 13211284 A JP13211284 A JP 13211284A JP S6022105 A JPS6022105 A JP S6022105A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
groove
layer
light waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59132112A
Other languages
English (en)
Inventor
マルコ・エルマン
ナキタ・ボデイダニ
ジヤン−ベルナ−ル・テ−テン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS6022105A publication Critical patent/JPS6022105A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/125—Bends, branchings or intersections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は誘電体層で覆われた単結晶の半導体基板と、誘
電体層内で上記基板迄延在１−る少なくとも１個の溝と
、基板の結晶面上で溝の中に形成されたエビタキしヤル
半導体層を具備する単結晶リボンの形態をした光波ガイ
ドとを具える半導体装置に関するものである。
本発晶はまたこのような光波ガイドの製造方法に関する
ものである。
この本発明は一方では放射線の放出を検出する集積回路
と通常の光ファイバの間の結合を実現するのに用いられ
、他方ではマイクロオプＩ−エレクトロニクスにおける
光学的接続の分野で用いられる。
このような装置はＦ、　Ｊ、　Ｌｅｏｎｂｅｒｇｅｒ他
の報告ｒ　Ｌ　ｏｗ　１ｏｓｓ　Ｇ　ａ　Ａ　ｓ　ｏｐ
ｔｉｃａｌ　ｗａｖｅｇｕｉｄｅｓ　ｆｏｒｍｅｄ　ｂ
ｙ　１ａｔｅｒａｌ　ｅｐｉｔａｘｉａｌｇｒｏｗｔｈ
　ｏｖｅｒ　ｏｘｉｄｅ　Ｊ　（１９８１年の３月１日
のＡ　ｐｐ＋　ｉｅｄ　ｐｈｙｓｔｃｓ　Ｌ　ｅｔｔｅ
ｒｓ３８　（５）の第３１３〜３１５頁所収）から既知
である。この刊行物はガリウムひ素（ひ化ガリウム）の
単結晶基板上に光波ガイドを作り、他方ガリウムひ素を
酸化シリコン（Ｓｉ　０２　）の層で覆う方法を開示し
″ている。この酸化シリコン層にエツチングにより窓を
開け、これらの窓内にエピタキシャル成長によりｎにド
ープされた単結晶のガリウムひ素層を形成する。成長過
程の開始に当）で窓の開いているところに基板をさらす
ことにより出発材料からｎＧａＡＳ層を形成し、その後
で、エピタキシャル層を厚くして窓の側縁に到達せしめ
、最后にｓｉ。
２の全農の上に単結晶のロドープされたＧａ　Ａｓの均
一な層を形成する。そしてこのＧａ　Ａｓ　Ｊｌが形成
された模この層をエツチングすることにより光波ガイド
を形成する。これらの光波ガイドは新曲が長方形のリボ
ンの形態をしている。シリコン酸化物層が下に存在する
ため、このタイプの光波ガイドに沿う損失は可成り小さ
く、このような光波ガイドに沿う減衰は波長が１．０６
μ−の時２．３ｄＢ　／Ｃ１のオーダーである。
しかし、このような光波ガイド内を伝播する光はあまり
よく側壁により閉込められない。事実、これらの光波ガ
イドはガリウムひ素の層においてシリカ（Ｓｉ　０２　
）の層の深さ迄はエツチングされていないから、横側の
垂直な面の全＾さに亘って空気とガリウムひ素（Ｇａ　
Ａｓ　）との間の界面を呈することはなく、その一部に
亘って界面を呈するだけである。こうなると、空気とガ
リウムひ素（Ｇａ　Ａｓ　）との間の界面が空気とガリ
ウムひ素（Ｇａ　Ａｓ　）　（ｎ　＝　２．５）との間
の屈折率の差のため、非常に高い全反射を光波ガイドの
上面で得ることを許しても、光波ガイドとひ化ガリウム
（Ｇａ　Ａｓ　）の迩統層との間に界面がないため、光
波ガイドの長手方向の壁に沿う損失を含む。他方、化学
エツチング処理により得られる側壁と上壁とは表面が粗
い。そしてこのような表向の状態も損失を大きくする。
而して光波ガイドの曲率半径が光路を内側に弯曲させる
ものである場合はこれらの損失が一層強く現われる。
口論まれている用途で伎する技術的問題は、超高速の集
積回路を作り且つ減衰が低い状Ｍマ光を伝播できる装置
を提供するにある。研究したところによれば、波長が１
．０６μ腸の時減衰は１ｄＢ／１以下でなければならな
い。
前記刊行物で提案されている装置はこの波長領域で２．
３ｄＢ／Ｃｌｌの減衰を有し、長い光波ガイドを作るこ
とができない。また、光は長手方向壁にそってあまりよ
く閉込められないから、この装置は曲率半径が小さい光
波ガイドを形成するのに用いることができない。
これが本発明の目的が冒頭に述べた形式の新規な半導体
装置を提供するにある理由であり、本発明は光波ガイド
の側面及び上面を基板面に対して特有の向きを有する結
晶面としたことを特徴とする。
斯くして、本発明に係る光波ガイドを作るためには、特
に異方性成長を得るように努力がなされる。異方性成長
は直接光波ガイドの所望の形状を得るのに利用される。
これらの状態では、エピタキシャル層を補充的にエツチ
ングする必要はない。
本発明の一実施例によれば、この半導体装置は誘電体層
内の溝を単結晶基板内の溝により延長し、光波ガイドを
この第２の溝からスタートして形成したことを特徴とす
る。
本発明の第２の実施例によれば、この半導体装置は基板
内の溝を誘電体層の下でアンダーエッチし、第２のｌｌ
！電体層が第２のアンダーエッヂされた溝の底を覆うが
、その壁を構成する結晶ノアセットは覆わないようにし
、光波ガイドを上記壁からスタートして形成したことを
特徴とする。
これらの異なる半導体装置には類似の物理的性質を有す
る光波ガイドを設ける。しかし、第３のタイプの半導体
層内の製造は第２のシリコン酸化物をデポジットする補
充的工程を含む。しかし、第２のシリコン酸化物層が存
在するＩこめ、光は一層良好に光波ガイドの中に閉込め
られ、損失は最小となる。
この半導体装置のもう一つの実施例によれば溝の底又は
側面及び上面の粗さの影響を小さくすることができるが
、これは基板をｎ形とし、基板よりも一層高くドープさ
れたｎ形のエピタキシャル層で第２の溝の側面と底とを
覆い、この層の上に一層弱くドープされたエピタキシャ
ルｎ形層を形成し、光波ガイドが交互に高（ドープされ
たｎ形エピタキシャル層と弱くドープされたｎ形エピタ
キシャル層の層状構造を具えることを特徴とする。
口論まれている用途が光ファイバを集積回路に結合する
にある場合は、単結晶の向きのある半導体基板とエピタ
キシャル層を半導体ＡＩｌ［Ｂｖ化合物、特にガリウム
ひ素で作る。この材料は超高速集積回路を作るのに都合
がよい。保護誘電体層は、例えば、酸化シリコン（Ｓｔ
　０２　）又は窒化シリコン（Ｓｉ　３Ｎ４＞で作る。
他方、このような光波ガイドはその長手方向部及び上部
に平坦な結晶ファセットを有し、これが、空気とガリウ
ムひ素との間の屈折率の差ｎ　：　２．５のため、光線
をほぼ完全に全反射する。この結果減衰は１．６μｍの
波長の時理想的である１ｄＢ／Ｃ１１に達することがで
きる。
このような向きを有する単結晶Ｇａ　Ａｓからのエピタ
キシャル成長は刊行物（Ｊ　ｏｕｒｎａｌ　ｏｆＣｒｙ
ｓｔａｌ　Ｇｒｏｗｔｈ　Ｂ／１４（１９７２）第３２
５〜３３０頁）に記載されているが、ここで得られた結
晶は寸法が小さく、産業上の用途が考えられていない。
それ故、本発明はまた得られた結晶が制御された寸法と
制御された形状とを有し、これが完全に再現できる製造
方法を提供することを目的する。
この方法は単結晶の向きを有する半導体基板の結晶面の
上に誘電体層をデポジットする工程と、この誘電体層を
エツチングすることにより少なくとも１個の基板迄達す
る溝を形成する工程と、基板上の溝の中にエピタキシャ
ル層を成長させる工程と、このエピタキシャル層内に光
波ガイドを形成する工程とを具え、エピタキシャル成長
が溝の上で異方性的態様で垂直に成長し、その側面及び
上面として基板面に対し特有の向きを有する結晶面を有
する結晶化されたリボンを作り、この結晶化された材料
のリボンが光波ガイドを構成することを特徴とする。
この方法の一つの実施例は、誘電体層で溝をエツチング
する工程に続いて単結晶の向きを有する基板を異方性的
にエツチングする工程を施し、これにより基板内にアン
ダーエッチされた溝を形成し、次にこの組立体の上に第
２の誘電体層を、アンダーエッチされた溝の底を覆うが
、かぶさっている第１の誘電体層の下に位置する壁は覆
わないようにデポジットし、最后にアンダーエッチされ
た溝の壁を構成する結晶ファセットがら異方性成長によ
り光波ガイドを形成することを特徴とする。
この方法のもう一つの実施例は、単結晶の向きを有する
半導体基板をｎ形とし、溝の側面と底の上に基板より一
層高くドープされたｎ形のエピタキシャル層を形成し、
最后にこのようにして得られた溝内に前の層よりも一層
弱くドープしたｎ形の半導体材料をエピタキシャル成長
させることにより光波ガイドを形成することを特徴とす
る。
また、更にもう一つの実施例は、光波ガイドの上面に高
くドープしたｎ形の半導体材料のエピタキシャル層と、
弱くドープしたｎ形の半導体材料のエピタキシャル層と
を交互に形成することを特徴とする。最后に基板と１個
又は複数個のエピタキシャル層は単結晶の向きを有する
Ａｌｌ　Ｂｖ半導体化合物で作ることができ、誘電体層
は３ｉ　０２又は３ｉ　３Ｎ＜で作ることができる。
本発明を容易に実施できるようにするために、以下図面
につき本発明を詳細に述べる。
第１図ないし第３図に示すような本発明の一実施例では
、結晶格子の＜１．０．Ｏ）而に沿う向きを有する単結
晶Ｇａ　Ａｓの基板１０に機械化学研磨処理を施し、次
にエツチングする。次に酸素雰囲気内で３ｉ　Ｈ４を熱
分解することにより表面２上に１００ｍｍ厚のＳｉ　０
２層４をデポジットし、次に、溝１が得られるように基
板迄エツチングしてゆく。溝１の幾何学的構造は光波ガ
イドの構造に従い、代表的な場合は１μｍの幅を有する
。溝′１内での光波ガイド３の成長は出発材料として用
いられる基板１０から所謂塩素法により得られる。処理
モードは通常のエピタキシャル成長で用いられる処理モ
ードから導かれる。エツチング工程は組織的に成長に先
行する。
Ｇａ　Ａｓの基板１０の基準面２の向きを異ならせるこ
とも可能で、上述した種類の異方性結晶化長も許される
。しかし、最も満足のゆく結果は面（１００）を選んだ
時に得られる。
注意すべきことは得られる光波ガイドの形状は面（１，
０，０）内での溝の向きに依存することである。第１図
ないし第３図はこの現象を明瞭に示している。溝が平行
となる結晶軸方向では、成長は成長方向のファセット特
性を有する種々の形状の光波ガイドを作る。成長像の種
々のモルフォロジーは成長速度に対する面の極性の影響
から生ずる。
第１８及び第１ｂ図では、溝１が方向（１，１゜０）と
平行になっているが、光波ガイド３は符号１１及び１２
を付されてＪ３す、互に角度α＝７０’５３’を成ず面
（了了丁）及び（１１１）と、場合によっては符号１３
及び１４を付されている垂直面（１１０）と、符号１５
をイリされており、基準面２に平行な上側水平面（１０
０）とにより画される。光波ガイドの断面の形状はほぼ
二等辺三角形をなしており、頂点が下方にひつくり返っ
ている。
第２ａ及び２ｂ図では、溝１が方向（１，１゜０〕と平
行になっており、光波ガイドが符号１３及び１４を付さ
れた垂直面（１１０）と、符号１１及び１２を付され、
互に角度α＝１０°５３′　をなす（１１Ｔ）面及び（
１１１）面と、符号１８を付された下側の水平面（１０
０）とにより画される。光波ガイ１ドの断面の形状はほ
ぼ二等辺三角形であり、頂点が上方を向いている。
第３ａ及び３ｂ図では、溝が（１，Ｏ，Ｏ）方墳に平行
に向いており、光波ガイドが符号１６及び１１を付され
、互に垂直になっている面（１１０）及び（１１０）と
、場合によっては符号１５を付されている上側の水平面
（１００）とにより画されている。光波ガイドの断面の
形状はほぼ直角二等辺三角形であり、頂点が上を向いて
いる。
第４図はアンダーエツチングを用いて形成される光波ガ
イドの断面を示す。シリカ（Ｓｉ　０２　）の第１の層
４は気相からデポジットし、次にエツチングする。この
エツチング工程は基板内追伸ばす。このようにして、ア
ンダーエッチされた溝９を得る。溝９の壁７及び８並び
に底は基板１−０が単結晶でしかるべき向きを有するた
め結晶７７セツトである。真空内での蒸着によりＳｉＯ
２の第２の層６を得る。アンダーエッチされた溝９の縁
−７及び８の７アセツトは異方性結晶化の開始を促し、
その結果光波ガイド３が得られる。後者の究局の形状は
これらのファセット７及び８に依存し、その結果溝が平
行となる結晶軸方向に依存する。
第５図は窒化シリコン（ＳｉｓＮ＊）の絶縁層（誘電体
層）４で覆った（１００）方向を向いた単結晶半導体の
ｎ形基板１０′から得られる光波ガイドの断面を略式図
示したものである。アンダーエッチされた溝は７７セツ
ト７及び８を有するが、その向きの特徴は、夫々、方向
（１，１，０）及び基準面（１００）に平行なことであ
る。
ｎ　Ｑａ　Ａｓのエピタキシャル層２１をこの溝の底と
側面との上に形成する。次に、先行する層の面３１及び
３８並びに底４０からｎ　Ｇａ　Ａｓをエピタキシャル
成長さ吐ることにより光波ガイドを形成する。
光波ガイドは更に１個又は複数個のｎ　（３ａ　Ａｓの
エピタキシャル層３１と、ｎ　Ｑａ　Ａｓのエピタキシ
ャル層とを交互に設Ｃ）ることにより覆うことができる
。
上述した全ての場合において、光路は主としてＳｉ　０
２層４の上に立つ光波ガイドの部分３の中に延在する。
そしてここを通る光線は、表面の寸法を考鑵に入れて、
溝１の底のＧａＡＳ基板１０の上側面２をほとんど「見
」ない。第４図に示したアンダーエッチされた溝の場合
は、溝１の底の代りに、Ｓｉ　０２の層６を「見」、縁
７及び８を見ない。この結果、光線は全反射され、それ
故ずっと複雑になる技術を用いなくても損失は僅かなが
らも更に下がる。第５図に示したドーピングの変化によ
り得られる光波ガイドの場合は、ｎ−形のＧａ　Ａｓと
ｎ形のＧａＡｓとの間の屈折率の差が光をｎ−形のＧａ
Ａｓ内に閏じ込める。このような光波ガイドでは、１．
５ｄＢ／ＣＩｍの固有の損失が測定されている。
第５図に示した光波ガイドの一変形例では、大きな寸法
のアンダーエッチされた溝を与える。基板が半絶縁性の
場合は、−の閉込め層が形成され、その後で面３７及び
３８並びに底４０からｎ−ＱａＡｓをエビキシャル成長
させることにより光波ガイドを形成する。このエピタキ
シャル成長は光波ガイドが絶縁層＜ｒｓ誘電体層に達し
た時止める。次に交互にｒ１＋Ｇａ　Ａｓとｎ−ＧａＡ
ｓのエピタキシャル層を重ね合わせることにより溝１を
閉じる。逆に、基板がｎ＋ドープされている場合は、「
ドープされたＧａＡｓを成長させることにより光波ガイ
ドを直接溝１内に形成することができる。次に、上述し
た態様でこのプロセスを終了させる。一般論として、満
足ゆくように光を閉込めるためには、閉込め層をｎ＋に
ドープし、光波ガイドをｎ−にドープしなければならな
い。このような実施例では、光波ガイドは全面的に基板
内に閉込められる。
これらの損失が最小で、光が非常に満足ゆくように閉込
められる状態では、このようにして得られる光波ガイド
を光路が長く且つ同時に曲率半径が目立つように選ぶこ
とができる。
−例として、第６図は成る曲率半径を有する光波ガイド
の平面図を示したものである。このような光波ガイドの
成長は最初に種々の結晶方向を有するいくつかの溝を次
々に破線に沿って形成することにより許される。
このような光波ガイドの優れた性能と、技術的な製造方
法がフレキシブルであることとはこれらの装置に広汎な
用途を与え、これは特に基板をガリウムひ素（ひ化ガリ
ウム）から成るように選ぶとき著しい。事実、この材料
は超高速ＩＣを作ることを許す、ガリウムひ素上にモノ
リシックに集積された光電子回路は非常に高速度な演界
を可能にする。
既に実現されているいくつかの用途を例として述べる。
第１に光ファイバを本発明に従う光波ガイドと共にガリ
ウムひ素の基板上に形成された発光ダイオードに結合す
ることができる。
次にこのような光波ガイド内を伝播する光を変調するこ
とができ、この変調を同じ１基板上に形成された回路に
より得ることができる。
これらの応用例では、波長は普通０．９μｍと１．６μ
■の間にあり、透明になるのは１．３μ−と１．５５μ
−との間である。
注意すべきことは、単結晶の方向づけられた基板からエ
ピタキシャル成長するに当って基板と同じ材料を用いる
必要は必ずしもなく、結晶格子パラメータが基板の格子
パラメータとコンパチブルであれば他の半導体材料を用
いることもできることである。
また注意すべきことは、本発明に係る製造方法の任意の
ものに従って光波ガイドを作る時は、プリズムを形成す
るファセットが光波ガイドの端に形成され、このプリズ
ムが基板Ｃ後面を通って光波ガイドに光が出入りするの
を全反射することにより得るように作れることである。
当業者には本発明の範囲を逸出せずに種々の結晶材料を
用いてこの方法の多数の変形例を実施できることは明ら
かである。
【図面の簡単な説明】
第１ａ及び１ｂ図は基板の面（１００）上にこの面の方
向（１，１，０）に平行に成長させることによるアモル
ファス層をエツチングした後で得られるガリウムひ素で
できている光波ガイドの断面図、 第２８及び２ｂ図は方向（１，１，０）に平行な光波ガ
イドの第１図の状態での断面図、第３８及び３ｂ図は方
向（１，０，０）　に平行な向きの同じ状態での光波ガ
イドの断面図、第４図はアンダーエツチングと溝の底に
アモルファス層をデポジットすることを用いて形成され
る光波ガイドの断面図、 第５図はｎ形基板内にアンダーエッチすることを用いて
形成される方向（１，１，０）に平行な光波ガイドの略
式断面図、 第６図は光路が弯曲している光波ガイドの平面図である
。 １・・・溝　２・・・表面 ３・・・光波ガイド　４・・・絶縁層（誘電体層）６・
・・第２の３ｉ　０２層 １．８・・・溝９の壁 ９・・・アンダーエッチされた溝 １０・・・基板 ２図） １２・・・（１１１）面（第１図）、（１１１）面（第
２図） １３、１４・・・（１１０）面 １５・・・（１００）面　１６・・・（１１０）面１７
・・・（１１０）面　１８・・・（１００）面２１・・
・ｎ　Ｇａ　Ａｓのエビ層 ３ｌ−ｎ−Ｇ　ａ　Ａ　８のエビ層 ３７、３８・・・面　４０・・・底。

Claims (1)

  1. 【特許請求の範囲】 １、ｌ！誘電体層覆われた単結晶の半導体基板と、誘電
    体層内で上記基板迄延在する少なくとも１個の溝と、基
    板の結晶面上で溝の中に形成されたエピタキシャル半導
    体層を具備する単結晶リボンの形態をした光波ガイドと
    を具える半導体装置において、光波ガイドの側面及び上
    面を基板面に対して特有の向きを有する結晶面としたこ
    とを特徴とする半導体装置。 ２、誘電体層内の溝を単結晶基板内の溝により延長し、
    光波ガイドをこの第２の溝からスタートして形成したこ
    とを特徴とする特許請求の範囲第１項記載の半導体装置
    。 ３、基板内の溝を誘電体層の下でアンダーエッチし、第
    ２の誘電体層が第２のアンダーエッチされた溝の底を覆
    うが、その壁を構成する結晶ファセットは覆わないよう
    にし、光波ガイドを上記壁からスタートして形成したこ
    とを特徴とする特ｇＴ請求の範囲第２項記載の半導体装
    置。 ４、基板をｎ形とし、基板よりも一層高くドープされた
    ｎ形のエピタキシャル層で第２の溝の側面と底とを覆い
    、この層の上に一層弱くドープされた工とタキシャルｎ
    形層を形成したことを特徴とする特許請求の範囲第２項
    記載の半導体装置。 ５、光波ガイドが交互に高くドープされたｎ彫工′ピタ
    キシャル層と弱くドープされたｎ形エピタキシャル層の
    層状構造を具えることを特徴とする特許請求の範囲第１
    項ないし第４項のいずれか一項に記載の半導体装置。 ６、誘電体層の材料を酸化シリコン又は窒化シリコンと
    したことを特徴とする特許請求の範囲第１項ないし第５
    項のいずれか一項に記載の半導体装置。 １、基板の向きを結晶格子の（１００）面に沿うように
    したことを特徴とする特許請求の範囲第１項ないし第６
    項のいずれか一項に記載の半導体装置。 ８．光波ガイドを０．９μ−と１．６μ−の間の波長の
    範囲の光を伝播するのに適応せしめたことを特徴とする
    特許請求の範囲第１項ないし第７項のいずれか一項に記
    載の半導体装置。 ９、単結晶の向きを有する半導体基板の結晶面の上に誘
    電体層をデボジッ′卜する工程と、この誘電体層をエツ
    チングすることにより少なくとも１個の基板迄達する溝
    を形成する工程と、基板上の溝の中にエピタキシャル層
    を成長させる工程と、このエピタキシャル層内に光波ガ
    イドを形成する工程とを具える特許請求の範囲第１項な
    いし第８項のいずれか一項に記載の半導体装置の製造方
    法において、エピタキシャル成長が溝の上で異方性的態
    様で垂直に成長し、その側面及び上面として基板面に対
    し特有の向きを有する結晶面を有する結晶化されたリボ
    ンを作り、この結晶化された材料のリボンが光波ガイド
    を構成することを特徴とする半導体装置の製造方法。 １０、誘電体層で溝をエツチングづる工程に続いて単結
    晶の向きを有する基板を異方性的にエツチングする工程
    を施し、これにより基板内にアンダーエッチされた溝を
    形成し、次にこ、の組立体の上に第２の誘電体層を、ア
    ンダーエッチされた溝の底を覆うが、かぶさっている第
    １の誘電体層の下に位置する壁は覆わないようにデポジ
    ットし、最后にアンダーエッヂされた溝の壁１を構成す
    る結晶ファセットから異方性成長により光波ガイドを形
    成することを特徴とする特許請求の範囲第９項記載の半
    導体装置の製造方法。 １１、単結晶の向きを有する半導体基板をｎ形とし、溝
    の側面と底の上に基板より一層＾くドープされたｎ形の
    エピタキシャル層を形成し、最后にこのようにして得ら
    れた溝内に前の層よりも一層弱くドープしたｎ形の半導
    体材料をエピタキシャル成長させることにより光波ガイ
    ドを形成することを特徴とする特許請求の範囲第１０項
    記載の半導体装置の製造方法。 １２、光波ガイドの上面に高くドープしたｎ形の半導体
    材料のエピタキシャル層と、弱くドープしたｎ形の半導
    体材料のエピタキシャル層とを交互に形成することを特
    徴とする特許請求の範囲第９項ないし第１１項のいずれ
    か一項に記載の半導体装置の製造方法。 １３、基板と、１個又は複数個のエピタキシャル成長が
    単結晶の向きを有するＡ１１Ｂｖ　半導体化合物を具え
    ることを特徴とする特許請求の範囲第９項ないし第１２
    項のいずれか一項に記載の半導体装置の製造方法。 １４．１個又は２個のＭＷＩ体層が５１０２又は３ｉｓ
    Ｎ＊を具えることを特徴とする特許請求の範囲第９項な
    いし第１３項のいずれか一項に記載の半導体装置の製造
    方法。 １５、基板面を結晶格子の面（１００）に沿って向きを
    とることを特徴とする特許請求の範囲第９項ないし第１
    ４項のいずれか一項に記載の半導体装置の製造方法。
JP59132112A 1983-07-01 1984-06-28 半導体装置及びその製造方法 Pending JPS6022105A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8311007 1983-07-01
FR8311007A FR2548220B1 (fr) 1983-07-01 1983-07-01 Guide d'onde lumineuse sur materiau semi-conducteur

Publications (1)

Publication Number Publication Date
JPS6022105A true JPS6022105A (ja) 1985-02-04

Family

ID=9290423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59132112A Pending JPS6022105A (ja) 1983-07-01 1984-06-28 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US4652077A (ja)
EP (1) EP0130650B1 (ja)
JP (1) JPS6022105A (ja)
DE (1) DE3485863T2 (ja)
FR (1) FR2548220B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6330209A (ja) * 1986-07-25 1988-02-08 Marubeni Kk アラミツド繊維補強複合材及びその製造法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159700A (en) * 1984-01-16 1992-10-27 Texas Instruments Incorporated Substrate with optical communication systems between chips mounted thereon and monolithic integration of optical I/O on silicon substrates
JPS61198212A (ja) * 1985-02-28 1986-09-02 Tokyo Inst Of Technol 光回路機能素子
FR2584825B1 (fr) * 1985-07-11 1987-10-09 Labo Electronique Physique Structure separatrice, element de commutation optique incluant de telles structures et matrice de commutation optique formee de ces elements de commutation
JPS63119218A (ja) * 1986-11-07 1988-05-23 Canon Inc 半導体基材とその製造方法
CA1331950C (en) * 1987-03-26 1994-09-13 Hiroyuki Tokunaga Iii - v group compound crystal article and process for producing the same
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
US4762382A (en) * 1987-06-29 1988-08-09 Honeywell Inc. Optical interconnect circuit for GaAs optoelectronics and Si VLSI/VHSIC
US4866291A (en) * 1987-06-30 1989-09-12 Canon Kabushiki Kaisha Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film
JPH01220492A (ja) * 1988-02-26 1989-09-04 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
DE68913419T2 (de) * 1988-03-25 1994-06-01 Thomson Csf Herstellungsverfahren von feldemissions-elektronenquellen und anwendung zur herstellung von emitter-matrizen.
FR2644287B1 (fr) * 1989-03-10 1996-01-26 Thomson Csf Procede de realisation de sources d'electrons du type a emission de champ et dispositifs realises a partir desdites sources
US5253319A (en) * 1992-02-24 1993-10-12 Corning Incorporated Planar optical waveguides with planar optical elements
US5987196A (en) * 1997-11-06 1999-11-16 Micron Technology, Inc. Semiconductor structure having an optical signal path in a substrate and method for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619601A (en) * 1979-07-14 1981-02-24 Wickmann Werke Ag Case for electric structural element

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
US3746908A (en) * 1970-08-03 1973-07-17 Gen Electric Solid state light sensitive storage array
FR2168936B1 (ja) * 1972-01-27 1977-04-01 Labo Electronique Physique
US3986200A (en) * 1974-01-02 1976-10-12 Signetics Corporation Semiconductor structure and method
US3984173A (en) * 1974-04-08 1976-10-05 Texas Instruments Incorporated Waveguides for integrated optics
US3900863A (en) * 1974-05-13 1975-08-19 Westinghouse Electric Corp Light-emitting diode which generates light in three dimensions
GB1530323A (en) * 1975-12-22 1978-10-25 Standard Telephones Cables Ltd Semiconductor waveguide structures
US4116530A (en) * 1976-07-29 1978-09-26 Texas Instruments Incorporated Optical waveguides grown by selective liquid phase epitaxy
US4099305A (en) * 1977-03-14 1978-07-11 Bell Telephone Laboratories, Incorporated Fabrication of mesa devices by MBE growth over channeled substrates
JPS54107354A (en) * 1978-02-10 1979-08-23 Nec Corp Semiconductor multilayer thin film optical guide and production of the same
JPS5512907A (en) * 1978-07-13 1980-01-29 Nec Corp Light waveguide
US4518219A (en) * 1980-01-25 1985-05-21 Massachusetts Institute Of Technology Optical guided wave devices employing semiconductor-insulator structures
US4420873A (en) * 1980-01-25 1983-12-20 Massachusetts Institute Of Technology Optical guided wave devices employing semiconductor-insulator structures
US4359260A (en) * 1980-06-25 1982-11-16 Bell Telephone Laboratories, Incorporated Optical polarizer
US4585299A (en) * 1983-07-19 1986-04-29 Fairchild Semiconductor Corporation Process for fabricating optical wave-guiding components and components made by the process
US4581742A (en) * 1984-04-10 1986-04-08 Rca Corporation Semiconductor laser having a non-absorbing passive region with beam guiding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619601A (en) * 1979-07-14 1981-02-24 Wickmann Werke Ag Case for electric structural element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6330209A (ja) * 1986-07-25 1988-02-08 Marubeni Kk アラミツド繊維補強複合材及びその製造法

Also Published As

Publication number Publication date
EP0130650B1 (fr) 1992-08-12
US4652077A (en) 1987-03-24
EP0130650A1 (fr) 1985-01-09
DE3485863T2 (de) 1993-03-04
DE3485863D1 (de) 1992-09-17
FR2548220B1 (fr) 1987-07-31
FR2548220A1 (fr) 1985-01-04

Similar Documents

Publication Publication Date Title
EP0228886B1 (en) Optical waveguide utilizing a layered structure
US6816660B2 (en) Optical waveguide element and method of fabrication thereof
US4708423A (en) Optical wave guides and coupling member monolithically integrated on a semiconductor substrate
US7941023B2 (en) Ultra low-loss CMOS compatible silicon waveguides
US3984173A (en) Waveguides for integrated optics
US6890450B2 (en) Method of providing optical quality silicon surface
JPS6022105A (ja) 半導体装置及びその製造方法
US6571039B1 (en) Optical waveguide having a weakly-confining waveguide section and a strongly-confining waveguide section optically coupled by a tapered neck
US20040264903A1 (en) Intergrated photonic crystal structure and method of producing same
JPH11194223A (ja) 光導波路素子およびその製造方法
US6163631A (en) Waveguide type optical integrated circuit element and method for fabricating same
Nashimoto et al. Patterning of (Pb, La)(Zr, Ti) O 3 waveguides for fabricating micro-optics using wet etching and solid-phase epitaxy
JPH06201934A (ja) 光導波管装置
CN112162349A (zh) 一种悬浮脊形波导结构及其制备方法
GB2213957A (en) Waveguide to opto-electronic transducer coupling
Erman et al. Low loss waveguides grown on GaAs using localized vapor phase epitaxy
Leonberger et al. Low‐loss GaAs optical waveguides formed by lateral epitaxial growth over oxide
US20040179782A1 (en) Waveguide-to-semiconductor device coupler
JPH0329903A (ja) 光導波路及びその製造方法
US5855669A (en) Method for fabricating grating coupler
JP2605650B2 (ja) 光アイソレータ
JPH0246406A (ja) 光導波路及びその製造方法
Leonberger et al. Oxide-confined GaAs optical waveguides formed by lateral epitaxial growth
JPH0246407A (ja) 光導波路及びその製造方法
JPH02251909A (ja) 光導波路