JPS60219968A - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPS60219968A JPS60219968A JP59072757A JP7275784A JPS60219968A JP S60219968 A JPS60219968 A JP S60219968A JP 59072757 A JP59072757 A JP 59072757A JP 7275784 A JP7275784 A JP 7275784A JP S60219968 A JPS60219968 A JP S60219968A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- terminal
- connection bar
- elements
- inverter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はインバータ装置に係り、特に複数個の素子を同
一ユニット内に並べて実装したインバータ装置に関する
ものである。
一ユニット内に並べて実装したインバータ装置に関する
ものである。
第１図はインバータ装着の回路図の一例である。
ここで１は直流型、源、２Ａ、２Ｂ、２０． ２Ｄ。
２３．２Ｆはスイッチング素子であるトランジスタ、５
は三相誘導！動機などの負荷である。２Ｇ。
は三相誘導！動機などの負荷である。２Ｇ。
２Ｈ１２工、２Ｊ、２に、２Ｌはフライホイルダイオー
ドであり、負荷３のインダクタンスによるエネルギーを
放出してトランジスタ２Ａ〜２Ｆを保護するものでトラ
ンジスタ２Ａ〜２Ｆとそれぞれ対に設けられている。４
．５は直流電源１とトランジスタ２Ａ〜２Ｆおよびフラ
イホイルダイオード２Ｇ〜２Ｌとを接続する配線４’、
５’の配線インダクタンスである。６． ７． ８は
配線４′、５′間ニ接続したスナバ−回路を構成するそ
れぞれスナバーコンデンサ、スナバ−ダイオード、スナ
バ−抵抗である。１９はバランス用コンデンサ、２０Ａ
〜２Ｃは電流検出器である。
ドであり、負荷３のインダクタンスによるエネルギーを
放出してトランジスタ２Ａ〜２Ｆを保護するものでトラ
ンジスタ２Ａ〜２Ｆとそれぞれ対に設けられている。４
．５は直流電源１とトランジスタ２Ａ〜２Ｆおよびフラ
イホイルダイオード２Ｇ〜２Ｌとを接続する配線４’、
５’の配線インダクタンスである。６． ７． ８は
配線４′、５′間ニ接続したスナバ−回路を構成するそ
れぞれスナバーコンデンサ、スナバ−ダイオード、スナ
バ−抵抗である。１９はバランス用コンデンサ、２０Ａ
〜２Ｃは電流検出器である。
第２図は第１図で示した回路図のインバータ装置を実装
した場合の略図の平面図である。ここで１ＯＡはトラン
ジスタ２人とダイオード２Ｇを内蔵してモジュール化し
た素子である。１２はスナバ−回路テ、！、、 ’）
、スナバ−コンデンサ６、スナバ−ダイオード７、スナ
バ−抵抗８から成っている。
した場合の略図の平面図である。ここで１ＯＡはトラン
ジスタ２人とダイオード２Ｇを内蔵してモジュール化し
た素子である。１２はスナバ−回路テ、！、、 ’）
、スナバ−コンデンサ６、スナバ−ダイオード７、スナ
バ−抵抗８から成っている。
２５に、２５Ｂは素子を冷却する冷却ファンである０２
１はトランジスタ２Ａ〜２Ｆの駆動回路であり、誘導ノ
イズの影響を受けないように出力配線はツイストされて
いる。２４は直流電源１および負荷３を接続するための
端子台である。１３は正極接続バーであり、正極側に位
置する素子１０Ａ、Ｉ ＱＣ，１０１１：のトランジス
タ２Ａ、２０゜２Ｅの流入端子ＡＣ１，００１，Ｅｏｌ
が接続されている。１４は負極接続バーであり、負極側
に位置する素子１０Ｂ、１０Ｄ、１０Ｆのトランジスタ
２Ｂ、２Ｄ、２Ｆの流出端子ＢＫ１． ＤＦｉｌ。
１はトランジスタ２Ａ〜２Ｆの駆動回路であり、誘導ノ
イズの影響を受けないように出力配線はツイストされて
いる。２４は直流電源１および負荷３を接続するための
端子台である。１３は正極接続バーであり、正極側に位
置する素子１０Ａ、Ｉ ＱＣ，１０１１：のトランジス
タ２Ａ、２０゜２Ｅの流入端子ＡＣ１，００１，Ｅｏｌ
が接続されている。１４は負極接続バーであり、負極側
に位置する素子１０Ｂ、１０Ｄ、１０Ｆのトランジスタ
２Ｂ、２Ｄ、２Ｆの流出端子ＢＫ１． ＤＦｉｌ。
７に１が接続されている。１５，１６．１７は正極側の
トランジスタ１０Ａ、Ｉ Ｄｏ、１０Ｒの流出端子ＡＫ
１．ＯＥ１．Ｅ］ｌＣ１と負極側のトランジスタ２Ｂ、
２Ｄ、２Ｆの流入端子ＢＣ！１． Ｄｃｌ。
トランジスタ１０Ａ、Ｉ Ｄｏ、１０Ｒの流出端子ＡＫ
１．ＯＥ１．Ｅ］ｌＣ１と負極側のトランジスタ２Ｂ、
２Ｄ、２Ｆの流入端子ＢＣ！１． Ｄｃｌ。
ＦＯｌとをそれぞれ接続する中間接続バーであり、それ
ぞれ負荷への給電用接続線が接続される。
ぞれ負荷への給電用接続線が接続される。
このように実装したインバータ装置では正極接続バー１
５と負極接続バー１４が中間接続バー１５゜１６．１７
を中心として両側に離れて位置しているので、直流電源
１との配線Ａ’、 ５’による配線インダクタンス４．
５が大きい難点があった。配線インダクタンス４．５に
は第１心に示すように、配線４１； ｓｌに流れる電流
が増加時、実線に示す方向の誘起電圧が誘起さｈ、逆Ｉ
ＣＱ流が減少時破線に示す方向の誘起電圧が誘起される
。これらの誘起電圧はトランジスタ２Ａ〜２Ｆの印加電
圧を低下させて負荷３への電力供給を減少させたり、逆
に過電圧によりトランジスタ２Ａ〜２Ｆを絶縁破壊に至
らしめることがあった。
５と負極接続バー１４が中間接続バー１５゜１６．１７
を中心として両側に離れて位置しているので、直流電源
１との配線Ａ’、 ５’による配線インダクタンス４．
５が大きい難点があった。配線インダクタンス４．５に
は第１心に示すように、配線４１； ｓｌに流れる電流
が増加時、実線に示す方向の誘起電圧が誘起さｈ、逆Ｉ
ＣＱ流が減少時破線に示す方向の誘起電圧が誘起される
。これらの誘起電圧はトランジスタ２Ａ〜２Ｆの印加電
圧を低下させて負荷３への電力供給を減少させたり、逆
に過電圧によりトランジスタ２Ａ〜２Ｆを絶縁破壊に至
らしめることがあった。
このため、スナバ−回路のスナバ−コンデンサ６やバラ
ンス用コンデンサ１９の容量を太キくシなければならず
不経済であった。
ンス用コンデンサ１９の容量を太キくシなければならず
不経済であった。
また、素子１０Ａ〜１０Ｆの間では流入端子ＡＯ１〜Ｐ
Ｃ１および流出端子ｊ１１〜ＦＥ１がそれぞれ隣り合っ
て同一側に配置されていたのでこれらの素子１０Ａ〜１
０Ｆに流れる電流の方向は同一方向となる。このため、
この電流によって発生する磁束は加算され大きな磁界を
形成し周辺の電子回路プリント板などに悪影響を及ぼす
欠点があった。（特開昭５６−１３３９８８号公報、特
開昭５８−６６５７４号公報ン 〔発明の目的〕 本発明の目的は以上の問題に鑑み、インダクタンスを抑
制し高速のスイッチングを行うのに好適なインバータ装
置を提供することにある。
Ｃ１および流出端子ｊ１１〜ＦＥ１がそれぞれ隣り合っ
て同一側に配置されていたのでこれらの素子１０Ａ〜１
０Ｆに流れる電流の方向は同一方向となる。このため、
この電流によって発生する磁束は加算され大きな磁界を
形成し周辺の電子回路プリント板などに悪影響を及ぼす
欠点があった。（特開昭５６−１３３９８８号公報、特
開昭５８−６６５７４号公報ン 〔発明の目的〕 本発明の目的は以上の問題に鑑み、インダクタンスを抑
制し高速のスイッチングを行うのに好適なインバータ装
置を提供することにある。
本発明の特徴は電流の流入端子と流出端子とを有するモ
ジュール化した素子を複数個差べて接続し直流を交流へ
変換するインバータ装置において、前記複数個の素子が
前記流入端子と流出端子とを互に逆方向へ位置して配置
されており、同一側に位置する一方の流入端子と流出端
子とが第１導体で接続されてしかも負荷へ接続されてお
り、他方側に位置する複数個の流入端子がそれぞれ第２
導体で接続され複数個の流出端子がそれぞれ第６導体で
接続されており、これら第２導体と第３導体が電源側の
異なる端子に接続されたことにあり、同一側に位置する
第２導体と第３導体には互に逆方向の電流が流れるので
これらの配線インダクタンスを低減させると共に、素子
に流れる電流の方向も隣り合う素子間では逆方向となる
のでこれらの電流による磁束も打ち消し合い小さくする
ことができる。
ジュール化した素子を複数個差べて接続し直流を交流へ
変換するインバータ装置において、前記複数個の素子が
前記流入端子と流出端子とを互に逆方向へ位置して配置
されており、同一側に位置する一方の流入端子と流出端
子とが第１導体で接続されてしかも負荷へ接続されてお
り、他方側に位置する複数個の流入端子がそれぞれ第２
導体で接続され複数個の流出端子がそれぞれ第６導体で
接続されており、これら第２導体と第３導体が電源側の
異なる端子に接続されたことにあり、同一側に位置する
第２導体と第３導体には互に逆方向の電流が流れるので
これらの配線インダクタンスを低減させると共に、素子
に流れる電流の方向も隣り合う素子間では逆方向となる
のでこれらの電流による磁束も打ち消し合い小さくする
ことができる。
以下、本発明の一実施例を図面により説明する。
第３図はインバータ装置の平面−であり、第４因はその
回路−である。ここで１ＯＡはスイッチング素子であり
トランジスタ２人とフライホイルダ、イオード２Ｇとを
逆並列に接続したものが内蔵されてモジュール化された
素子である。以下同様にモジュール化した素子１０Ｂ、
Ｉ Ｄｏ、１０Ｄ。
回路−である。ここで１ＯＡはスイッチング素子であり
トランジスタ２人とフライホイルダ、イオード２Ｇとを
逆並列に接続したものが内蔵されてモジュール化された
素子である。以下同様にモジュール化した素子１０Ｂ、
Ｉ Ｄｏ、１０Ｄ。
ＩＣＩＥ、１０Ｆがあり、これらは裏面に放熱フィンを
有する冷却板２２上に一列に並べて配置されている。
有する冷却板２２上に一列に並べて配置されている。
素子１０Ａはトランジスタ２Ａ？）流入端子ＡＯ１と流
出端子ＡΣ１を有している。他の素子１０Ｂ〜１０′Ｆ
′も同様であり、ＢＯｌ、００１．ＤＯｌ。
出端子ＡΣ１を有している。他の素子１０Ｂ〜１０′Ｆ
′も同様であり、ＢＯｌ、００１．ＤＯｌ。
ＥＣ１，ＦＣ！１は流入端子、Ｂ］ｌＣ１，（１！Ｋｌ
、 ＤＥｉｌ。
、 ＤＥｉｌ。
［１，ＦＫｌは流出端子である。
これらの素子１０Ａ〜１０Ｆは流入端子ＡＣ１〜ＦＯ１
と流出端子ＡＥ１〜ＦＥ１とが互に逆方向へ位置して配
量されている。同一側に位置する一方の流入端子ＢＯ１
と流出端子ＡＥ１とは第１導体である中間接続バー１５
で接続され、同様に他の素子１０Ｃと素子１０Ｄは中間
接続バー１６で、素子１０にと素子１０Ｆは中間接続バ
ー１７で接続されている。
と流出端子ＡＥ１〜ＦＥ１とが互に逆方向へ位置して配
量されている。同一側に位置する一方の流入端子ＢＯ１
と流出端子ＡＥ１とは第１導体である中間接続バー１５
で接続され、同様に他の素子１０Ｃと素子１０Ｄは中間
接続バー１６で、素子１０にと素子１０Ｆは中間接続バ
ー１７で接続されている。
他方ｍｌＫ位會する流入端子ＡＣ１，００１，１１１は
第２導体である正極接続バー１１で接続されており、流
出端子ＢＩＣ１，Ｄｌｌ、 ＦＩｌｉｌは第６導体であ
る負極接続バー１４で接続されている。これら正極接続
バー１３と負極接続バー１４はバランス用コンデンサ１
９および端子台２４を介して直流電源１の異なる端子に
それぞれ接続される。
第２導体である正極接続バー１１で接続されており、流
出端子ＢＩＣ１，Ｄｌｌ、 ＦＩｌｉｌは第６導体であ
る負極接続バー１４で接続されている。これら正極接続
バー１３と負極接続バー１４はバランス用コンデンサ１
９および端子台２４を介して直流電源１の異なる端子に
それぞれ接続される。
なお、第３図は直流電源１および負荷３への接続は口承
を省略されている。
を省略されている。
１
廻→はトランジスタ２Ａ〜２Ｆを駆動する制御装置であ
り、この出力配線は誘導ノイズの影響を減らすためツイ
ストされてトランジスタ２Ａ〜２Ｆ’のベース端子ＡＢ
１〜Ｆ’ＢＩＫ接続されている。
り、この出力配線は誘導ノイズの影響を減らすためツイ
ストされてトランジスタ２Ａ〜２Ｆ’のベース端子ＡＢ
１〜Ｆ’ＢＩＫ接続されている。
負荷へ供電する配線は端子台２４に接続される。
この端子台２４と接続バー１５．１６．１７をそれぞれ
接続する配線には必要により電流検出器２０Ａ、２０Ｂ
、２０Ｃが取り付けられて使用される。
接続する配線には必要により電流検出器２０Ａ、２０Ｂ
、２０Ｃが取り付けられて使用される。
つぎに、このインバータ装置が直流電源１および負荷３
と端子台２４とが接続され制御架ｆｔ２１によって駆動
された場合を説明する。
と端子台２４とが接続され制御架ｆｔ２１によって駆動
された場合を説明する。
いま、正極側トランジスタ２人と２０が閉路し同時に負
極側トランジスタ２ＩＩ′が閉略したとすれば、直流電
源１からの供給される電流は順に配線インダクタンス４
、正極側トランジスタ２Ａ、２０、中間接続バー１５．
１６、負荷３、中間接続バー１７、負極側トランジスタ
２Ｆ、配線インダクタンス５を通り直流電源１へ帰還す
る。このとき、配線インダクタンス４．５の両側には誘
起電圧ｅが発生する。この誘起電圧ｅは（１）式となる
。
極側トランジスタ２ＩＩ′が閉略したとすれば、直流電
源１からの供給される電流は順に配線インダクタンス４
、正極側トランジスタ２Ａ、２０、中間接続バー１５．
１６、負荷３、中間接続バー１７、負極側トランジスタ
２Ｆ、配線インダクタンス５を通り直流電源１へ帰還す
る。このとき、配線インダクタンス４．５の両側には誘
起電圧ｅが発生する。この誘起電圧ｅは（１）式となる
。
ｅ＝〜Ｌ旦（Ｖ）・・・（１）
ｔ
ここでＬはインダクタンス
÷４４流の変化率
この誘起電圧θは（り式から判るようにインダクタンス
Ｌに比例して高くなり、またスイッチング時間が短かく
なると高くなる。この誘起電圧ｅは電 直流電源１の常圧Ｅが正極側トランジスタ２Ａ。
Ｌに比例して高くなり、またスイッチング時間が短かく
なると高くなる。この誘起電圧ｅは電 直流電源１の常圧Ｅが正極側トランジスタ２Ａ。
２Ｃ負極側トランジスタ２Ｆの印加電圧を低下させてし
まう。逆にスイッチングが開路時は前記印加電圧を高め
てしまう。
まう。逆にスイッチングが開路時は前記印加電圧を高め
てしまう。
しかしながら、本実施例においては、正極側接続バー１
３と負極側接続バー１６は同一側に配置してあり、これ
ら正極側接続バー１３と負極側接続バー１４に流れる電
流の向きは互に逆方向であるから、この電流による磁束
は打ち消されて、配線インダクタンス４．５が小さい。
３と負極側接続バー１６は同一側に配置してあり、これ
ら正極側接続バー１３と負極側接続バー１４に流れる電
流の向きは互に逆方向であるから、この電流による磁束
は打ち消されて、配線インダクタンス４．５が小さい。
したがって、配線インダクタンス４．５による誘起電圧
ｅは低くなり閉路時負荷３への印加電圧の低下を防ぎま
た、開路時トランジスタ２Ａ〜２Ｆの印加電圧が過電圧
になることを防止することができる。
ｅは低くなり閉路時負荷３への印加電圧の低下を防ぎま
た、開路時トランジスタ２Ａ〜２Ｆの印加電圧が過電圧
になることを防止することができる。
さらに、例えば素子Ｉ ＯＡ、Ｉ ＤＣ，１０Ｆが閉路
時素子１０Ａ〜１０’ＦＫ流れる電流は素子１０Ａと１
００が同方向となる。しかし、これらは素子１０Ｂを挾
んで離れて配置されているので隣り合って配置されてい
る従来に比べて合成磁束が少ない。また素子１００．
１０Ｂ、１０Ｆが閉路時つまり隣り合った素子１００．
１０Ｂが閉路している場合、これらの素子１００．１０
Ｂを流れる電流の向きは互に逆方向となり磁束は互に打
ち消されて磁界の強さが弱くなる。したがって、これら
の磁束が周辺の電子回路プリント板等へ及ぼす影響を防
止あるいは低減することができる。
時素子１０Ａ〜１０’ＦＫ流れる電流は素子１０Ａと１
００が同方向となる。しかし、これらは素子１０Ｂを挾
んで離れて配置されているので隣り合って配置されてい
る従来に比べて合成磁束が少ない。また素子１００．
１０Ｂ、１０Ｆが閉路時つまり隣り合った素子１００．
１０Ｂが閉路している場合、これらの素子１００．１０
Ｂを流れる電流の向きは互に逆方向となり磁束は互に打
ち消されて磁界の強さが弱くなる。したがって、これら
の磁束が周辺の電子回路プリント板等へ及ぼす影響を防
止あるいは低減することができる。
また、素子ＩＧＡ〜ＩＱＦが一列に並んで配置されてい
るので制御装置２１とペース端子ＡＢ１〜ＦＢ１との接
続線Ｂ１〜Ｂ６および端子台２４と正極接続バー１３、
負極接続バー１４との配線４： Ｓ ／等のクロスが減
り配線のノイズの影響を減すことができる。更に冷却板
２２の放熱フィンを冷却するファン２３は１個設けるだ
けで全体を冷却することができる。
るので制御装置２１とペース端子ＡＢ１〜ＦＢ１との接
続線Ｂ１〜Ｂ６および端子台２４と正極接続バー１３、
負極接続バー１４との配線４： Ｓ ／等のクロスが減
り配線のノイズの影響を減すことができる。更に冷却板
２２の放熱フィンを冷却するファン２３は１個設けるだ
けで全体を冷却することができる。
なお、正極接続バー１６および負極接続バー１４は第５
−に要部を拡大した斜視南で示すように、各々Ｌ字形に
形成し、それぞれ接続足１３Ａと１４Ａを交互に伸ばし
て設け、平板ｌｓ１３１３： Ｉ ＡＢ’が微少隙間Ｇ
を保って対向するように構成することができる。
−に要部を拡大した斜視南で示すように、各々Ｌ字形に
形成し、それぞれ接続足１３Ａと１４Ａを交互に伸ばし
て設け、平板ｌｓ１３１３： Ｉ ＡＢ’が微少隙間Ｇ
を保って対向するように構成することができる。
本発明の他の一実施例は第６図、第７図に断面図で示す
ように、正極接続バー１３と負極接続バー１４との間に
誘電体１８を挾んで構成したことにある。この誘電体１
８以外は第３図および第５図で説明した通りである。正
極接続バー１３と負極接続バー１４間に挾んだ誘電体１
８は配線４′。
ように、正極接続バー１３と負極接続バー１４との間に
誘電体１８を挾んで構成したことにある。この誘電体１
８以外は第３図および第５図で説明した通りである。正
極接続バー１３と負極接続バー１４間に挾んだ誘電体１
８は配線４′。
５′間に静電容量を形成する。第４図に示したインバー
タ装置の回路図において、破線で示す２５は本実施例に
よるコンデンサである。誘電体１８の材質は例えば雲母
（マイカ）１紙、けい素、絶縁フェス、ガラス、磁気、
ベークライトなどを用いることができる。
タ装置の回路図において、破線で示す２５は本実施例に
よるコンデンサである。誘電体１８の材質は例えば雲母
（マイカ）１紙、けい素、絶縁フェス、ガラス、磁気、
ベークライトなどを用いることができる。
誘電体１８について更に詳しく説明する。いま誘電体１
８に雲母を使用したとしてコンデンサ容量Ｃを計算して
みよう。一般にコンデンサ容ｌＩＣは（２）式で占えら
れる。
８に雲母を使用したとしてコンデンサ容量Ｃを計算して
みよう。一般にコンデンサ容ｌＩＣは（２）式で占えら
れる。
Ｃ＝工ｌ ・・・（２）
°、゛ ε：物質の誘電率
Ｂ：導体の面積（ｍ２）
ｄ：導体間の距離
ここでε＝εｏＸε日
ε０：真空の誘を率（８，８５Ｘ １０−” ）とｅ：
物質の比誘電率 いま正極接続バー１３と負極接続バー１４とが対向する
部分の寸法を２α×２０函、対向する距離ｄを０．３−
とし雲母の比誘電率が５とすればコンデンサ容量Ｃは次
のようになる。
物質の比誘電率 いま正極接続バー１３と負極接続バー１４とが対向する
部分の寸法を２α×２０函、対向する距離ｄを０．３−
とし雲母の比誘電率が５とすればコンデンサ容量Ｃは次
のようになる。
４６００（ＰＦ’）
つまり、正極接続バー１３と負極接続バー１４との間に
は６００（ＰＦ）のコンデンサ１５を等側内に接続した
ことになる。
は６００（ＰＦ）のコンデンサ１５を等側内に接続した
ことになる。
したがって、本実施例によると、誘電体１８にので、配
線インダクタンス４．５によって発生する誘起電圧θが
トランジスタ２Ａ〜２Ｆへ印加されるのを抑制すること
ができる。または、バランス用コンデンサ１９のコンデ
ンサ容量を小さくし小形化することができる。
線インダクタンス４．５によって発生する誘起電圧θが
トランジスタ２Ａ〜２Ｆへ印加されるのを抑制すること
ができる。または、バランス用コンデンサ１９のコンデ
ンサ容量を小さくし小形化することができる。
なお、正極接続バー１３および負極接続バー１４は第６
図、第７図に示すＬ字形の形状に限定するものではなく
、例えば第８図、第９図に示すように平板状であっても
よい。第８図は素子１０Ａ〜１０Ｉ１１を並べて接続し
たインバータ装置の平面図であり、第９図は第８図の側
面図である。
図、第７図に示すＬ字形の形状に限定するものではなく
、例えば第８図、第９図に示すように平板状であっても
よい。第８図は素子１０Ａ〜１０Ｉ１１を並べて接続し
たインバータ装置の平面図であり、第９図は第８図の側
面図である。
正極接続バー１３は素子１０Ａ、１００． １０にの流
入端子ＡＣ１，００１，ＫＯ１にそれぞれねじＥＩＡ、
Ｓｏ、ＳＥｉで固定されており負極接続バー１４は素子
Ｉ ＤＢ、１０Ｄ、１０Ｆの流出端子Ｂ１１．ＤＥｌ、
Ｆ’に１にそれぞれねじＳＢ、ＳＤ。
入端子ＡＣ１，００１，ＫＯ１にそれぞれねじＥＩＡ、
Ｓｏ、ＳＥｉで固定されており負極接続バー１４は素子
Ｉ ＤＢ、１０Ｄ、１０Ｆの流出端子Ｂ１１．ＤＥｌ、
Ｆ’に１にそれぞれねじＳＢ、ＳＤ。
ＳＦで固定されている。正極接続バー１３は取付ねじＳ
Ａ、Ｓｏ、ＳＦｉを取付ける打ち出し八Ｐ。
Ａ、Ｓｏ、ＳＦｉを取付ける打ち出し八Ｐ。
と負極接続バー１４の取付ねじＳＢ、ＳＣ，ＳＦの頭部
と絶縁空間距離を保持する穴り、を有している。負極接
続バー１４はねじＢＫｌ、ＤＦｉｌ。
と絶縁空間距離を保持する穴り、を有している。負極接
続バー１４はねじＢＫｌ、ＤＦｉｌ。
ＦＥｉを取付ける穴Ｐ、と、前記打ち出し穴１部と絶縁
空間距離を保持する穴Ｄ２を有している。
空間距離を保持する穴Ｄ２を有している。
正極接続バー１３と負極接続バー１４との間には前記誘
電体１８が挾んである。なお、正極接続バー１３と負極
接続バー１４はそれぞれ形状を逆に形成してもよいこと
は勿論である。
電体１８が挾んである。なお、正極接続バー１３と負極
接続バー１４はそれぞれ形状を逆に形成してもよいこと
は勿論である。
このような構成にすればインバータ装置の全体の高さを
低くでき図示しない制御箱を小形でコンパクトにするこ
とができる。
低くでき図示しない制御箱を小形でコンパクトにするこ
とができる。
本発明の更に他の一実施例を第１０図の平面図に示す。
モジュール化された素子１０Ａ１〜１０Ｆ２が一列に配
置されており、素子１０Ａ１と１０Ａ２は同方向で、か
つ並列に接続されている。以下問様１ｃＩＱ］３１と１
０Ｂ２．１００１と１００２゜１０Ｄ１と１０Ｄ２．
Ｉ Ｑｌｌｌと１０Ｂ２．ＩＱＦ′１と１０Ｆ２がそれ
ぞれ並列に対で接続し配置されている。
置されており、素子１０Ａ１と１０Ａ２は同方向で、か
つ並列に接続されている。以下問様１ｃＩＱ］３１と１
０Ｂ２．１００１と１００２゜１０Ｄ１と１０Ｄ２．
Ｉ Ｑｌｌｌと１０Ｂ２．ＩＱＦ′１と１０Ｆ２がそれ
ぞれ並列に対で接続し配置されている。
このようなインバータ装置は素子１０Ａ１〜１０Ｆ２に
流れる電流が並列素子間で分流し減少するので素子自体
の容量を小さくでき素子１０Ａ１〜１０Ｆ２の不動作に
よる交換費用を少なくできる。
流れる電流が並列素子間で分流し減少するので素子自体
の容量を小さくでき素子１０Ａ１〜１０Ｆ２の不動作に
よる交換費用を少なくできる。
また素子１０Ａ１〜１０７２の容量が同一では大容量の
インバータ装置を構成することもできる。
インバータ装置を構成することもできる。
なお、図において素子１０Ａ１〜１０Ｆ２は２個並列を
組として用いる場合を示したが３個以上組として用いて
も実施で＾る。
組として用いる場合を示したが３個以上組として用いて
も実施で＾る。
本発明の異なる実施例を第１１図に示す。同図は２個の
トランジスタ２ＡＩ、２Ｂ１およびこれらと並列に接に
先したフライボイルダイオ・−ド２Ｇ１゜２Ｈ１とを内
蔵しモジュール化した素子２６Ａ１があり、以下同様の
素子２６Ａ２，２６Ｂ１．２６Ｂ２，２６０１．２６０
２を一列に配置したものであり、これらの素子２６Ａ２
〜２６ｃ２は同一側に位置する流入端子Ｃ１と流出端子
Ｅ２が交互になるように配置されている。
トランジスタ２ＡＩ、２Ｂ１およびこれらと並列に接に
先したフライボイルダイオ・−ド２Ｇ１゜２Ｈ１とを内
蔵しモジュール化した素子２６Ａ１があり、以下同様の
素子２６Ａ２，２６Ｂ１．２６Ｂ２，２６０１．２６０
２を一列に配置したものであり、これらの素子２６Ａ２
〜２６ｃ２は同一側に位置する流入端子Ｃ１と流出端子
Ｅ２が交互になるように配置されている。
悶
素子２６Ａ１はトランジスタ２人の流入端子Ｃ１が第１
の正極接続バー１３ＡＫ接続されており、トランジスタ
２Ｂ１の流出端子Ｅ２が第２の負極接続バー１４］３［
接続されている。素子２６Ａ２はトランジスタ２Ｂ２の
流出端子Ｅ２が第１の負極接続バー１ＡＡに接続され、
トランジスタ２Ａ２の流入端子Ｃ１が第２の正極接続バ
ー１３ＢＫ接続されている。
の正極接続バー１３ＡＫ接続されており、トランジスタ
２Ｂ１の流出端子Ｅ２が第２の負極接続バー１４］３［
接続されている。素子２６Ａ２はトランジスタ２Ｂ２の
流出端子Ｅ２が第１の負極接続バー１ＡＡに接続され、
トランジスタ２Ａ２の流入端子Ｃ１が第２の正極接続バ
ー１３ＢＫ接続されている。
トランジスタ２Ａ１の流出端子Ｅ１．トランジスタ２Ｂ
１の流入端子Ｃ２，トランジスタ２Ｂ２の流入端子Ｃ２
およびトランジスタ２Ａ２の流出端子Ｅ１は中間接続バ
ー１５１Ｃ接続されている。
１の流入端子Ｃ２，トランジスタ２Ｂ２の流入端子Ｃ２
およびトランジスタ２Ａ２の流出端子Ｅ１は中間接続バ
ー１５１Ｃ接続されている。
このようなインバータ装着の構成にすれば、トランジス
タ２Ａｌ〜２Ｆ２を同数とした第１０因に比べてコンパ
クトにできる。なお、本実施例ではトランジスタ２ＡＩ
、２Ｂ１およびフライホイルダイオード２Ｇ１，２Ｈ１
とを素子２６Ａ１に一体にモジュール化した場合を説明
したがトランジスタ２ＡＩとフライホイルダイオード２
Ｇ１゜と、トランジスタ２Ｂ１とフライホイルダイオー
ド２Ｈ１とを別にモジュール化したものを配置してもよ
い。
タ２Ａｌ〜２Ｆ２を同数とした第１０因に比べてコンパ
クトにできる。なお、本実施例ではトランジスタ２ＡＩ
、２Ｂ１およびフライホイルダイオード２Ｇ１，２Ｈ１
とを素子２６Ａ１に一体にモジュール化した場合を説明
したがトランジスタ２ＡＩとフライホイルダイオード２
Ｇ１゜と、トランジスタ２Ｂ１とフライホイルダイオー
ド２Ｈ１とを別にモジュール化したものを配置してもよ
い。
第１２図は第１１図のインバータ装置の回路図である。
第１の正極接続バー１３Ａと第１の負極接続バー１４Ａ
との間に形成されたコンデンサ２５Ａと、第２の正極接
続バー１３Ｂと第２の負極接続バー１１３３との間に形
成されたコンデンサ２５Ｂが配線Ａ’、 ５’間に接続
された回路（２）となっている。
との間に形成されたコンデンサ２５Ａと、第２の正極接
続バー１３Ｂと第２の負極接続バー１１３３との間に形
成されたコンデンサ２５Ｂが配線Ａ’、 ５’間に接続
された回路（２）となっている。
なお、以上の実施例ではスイッチング素子にトランジス
タ２Ａ１〜２Ｌ２を用いた場合を説明したが、本発明は
トランジスタに限定するものではゲートターンオフサイ
リスタや電界効果トランジスタ（ＰＫ’ｒ）などのスイ
ッチング素子を用いて構成することも可能である。
タ２Ａ１〜２Ｌ２を用いた場合を説明したが、本発明は
トランジスタに限定するものではゲートターンオフサイ
リスタや電界効果トランジスタ（ＰＫ’ｒ）などのスイ
ッチング素子を用いて構成することも可能である。
また、本発明は三相インバータ装着ばかりでなく単相イ
ンバータ装置についても適用することができる。
ンバータ装置についても適用することができる。
本発明によれば、複数個の素子を流入端子と流出端子が
互に逆方向に位置して配置し、同一側に位置する一方の
流入端子と流出端子とは第１導体で接続されてしかも負
荷へ接続されており、他方側に位置する複数個の流入端
子がそれぞれ第２導体で接続され、複数個の流出端子が
それぞれ第３導体で接続されており、これら第２導体と
第３導体が電源側の異なる端子に接続されているので、
インダクタンスが低減される。したがって、スイッチン
グによってインダクタンスに誘起される電圧が抑制され
スイッチングの高速化を計ることができる効果がある。
互に逆方向に位置して配置し、同一側に位置する一方の
流入端子と流出端子とは第１導体で接続されてしかも負
荷へ接続されており、他方側に位置する複数個の流入端
子がそれぞれ第２導体で接続され、複数個の流出端子が
それぞれ第３導体で接続されており、これら第２導体と
第３導体が電源側の異なる端子に接続されているので、
インダクタンスが低減される。したがって、スイッチン
グによってインダクタンスに誘起される電圧が抑制され
スイッチングの高速化を計ることができる効果がある。
またスイッチング素子の電流により誘起される磁束が低
減するので、周辺に配置された電子回路プリント板等へ
の磁束の悪影響を抑制することができる。
減するので、周辺に配置された電子回路プリント板等へ
の磁束の悪影響を抑制することができる。
また、第２導体と第５導体との間に誘電体を挾んで構成
すればインタフタンスの誘起電圧がスイッチング素子に
影響を及はすことを抑制すること・ができ、スイッチン
グ周波数を更に高めることができる。
すればインタフタンスの誘起電圧がスイッチング素子に
影響を及はすことを抑制すること・ができ、スイッチン
グ周波数を更に高めることができる。
第１図は従来のインバータ装置の回路図、第２図は第１
図の実装を示す平面図、第３図は本発明の実施例を示す
インバータ製電の平面図、第４図は第３図の回路図、第
５図は第３図の正・９極接続バーを説明する斜視図、第
６図〜第９図は本発明の他の実施例を示すもので第６図
は第５図のＡ−ＡＭを切断した個所に相当する断面図、
第７肉は第５図のＢ−Ｂ糾を切断した個所に相当する断
面□□□、第８図は平面図、第９図は第８図の側面図、
第１０図は本発明の更に他の実施例を示す平面図、第１
１図は本発明の異なる実施例を示す平面図、第１２図は
第１１図の回路図である。 １は直流電源、３は負荷、１０Ａ〜１０７．１ＯＡ１〜
１０Ｆ２．２６Ａ１〜２６０２は素子、ＡＯ１〜ＦＯ１
，０１，０２は流入端子、Ａ１１〜ＦＫ１．Ｅｌ、Ｅ２
は流出端子、＋５．１６゜１７は第１導体である中間接
続バー、１３Ａ、１３Ｂは第２導体である正極接続バー
、１４Ａ、４４Ｂは第３導体である負極接続バー、Ｇは
隙間、１８悌 ＩＩ２］ 茅 ２１２］ ＄３ 防 ＄６Ｅ＋ 第７０ 第／θ圀
図の実装を示す平面図、第３図は本発明の実施例を示す
インバータ製電の平面図、第４図は第３図の回路図、第
５図は第３図の正・９極接続バーを説明する斜視図、第
６図〜第９図は本発明の他の実施例を示すもので第６図
は第５図のＡ−ＡＭを切断した個所に相当する断面図、
第７肉は第５図のＢ−Ｂ糾を切断した個所に相当する断
面□□□、第８図は平面図、第９図は第８図の側面図、
第１０図は本発明の更に他の実施例を示す平面図、第１
１図は本発明の異なる実施例を示す平面図、第１２図は
第１１図の回路図である。 １は直流電源、３は負荷、１０Ａ〜１０７．１ＯＡ１〜
１０Ｆ２．２６Ａ１〜２６０２は素子、ＡＯ１〜ＦＯ１
，０１，０２は流入端子、Ａ１１〜ＦＫ１．Ｅｌ、Ｅ２
は流出端子、＋５．１６゜１７は第１導体である中間接
続バー、１３Ａ、１３Ｂは第２導体である正極接続バー
、１４Ａ、４４Ｂは第３導体である負極接続バー、Ｇは
隙間、１８悌 ＩＩ２］ 茅 ２１２］ ＄３ 防 ＄６Ｅ＋ 第７０ 第／θ圀
Claims (1)
- 【特許請求の範囲】 １、流入端子と流出端子とを有するモジュール化した素
子があり、該素子を複数個差べて接続し直流を交流へ変
換するインバータ装置において、前記複数個の素子は前
記流入端子と流出端子とが互に逆方向へ位置して配置さ
れており、同一側に位置する一方の流入端子と流出端子
とは第１導体で接続されてしかも負荷へ接続されており
、他方側に位置する複数の流入端子はそれぞれ第２導体
で接続され複数の流出端子はそれぞれ第５導体で接続さ
れており、これらの第２導体と第５導体は電源側の異な
る端子に接続したことを特徴とするインバータ装置。 ２、前記第２導体と前記第３導体とが微少隙間を保持し
て対向していることを特徴とする特許請求の範囲第１項
記載のインバータ装置。 ３、前記第２導体と前記第６導体との間には誘電体が挾
んであることを特徴とする特許請求の範囲第１項又は第
２項記載のインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072757A JPH0681518B2 (ja) | 1984-04-13 | 1984-04-13 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072757A JPH0681518B2 (ja) | 1984-04-13 | 1984-04-13 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60219968A true JPS60219968A (ja) | 1985-11-02 |
| JPH0681518B2 JPH0681518B2 (ja) | 1994-10-12 |
Family
ID=13498544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59072757A Expired - Lifetime JPH0681518B2 (ja) | 1984-04-13 | 1984-04-13 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681518B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240069A (ja) * | 1985-08-16 | 1987-02-21 | Meidensha Electric Mfg Co Ltd | 電圧形インバ−タの接続構造 |
| JPS62115793U (ja) * | 1986-01-10 | 1987-07-23 | ||
| EP0688092A2 (en) | 1994-06-16 | 1995-12-20 | Hitachi, Ltd. | Inverter apparatus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157973A (en) * | 1979-05-25 | 1980-12-09 | Hitachi Ltd | Reducing method for wiring inductance of power converter |
| JPS57177385U (ja) * | 1981-05-01 | 1982-11-10 | ||
| JPS5875490U (ja) * | 1981-11-13 | 1983-05-21 | 株式会社明電舎 | Ｇｔｏの保護回路 |
| JPS5910169A (ja) * | 1982-07-08 | 1984-01-19 | Toshiba Corp | 交直変換装置 |
-
1984
- 1984-04-13 JP JP59072757A patent/JPH0681518B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157973A (en) * | 1979-05-25 | 1980-12-09 | Hitachi Ltd | Reducing method for wiring inductance of power converter |
| JPS57177385U (ja) * | 1981-05-01 | 1982-11-10 | ||
| JPS5875490U (ja) * | 1981-11-13 | 1983-05-21 | 株式会社明電舎 | Ｇｔｏの保護回路 |
| JPS5910169A (ja) * | 1982-07-08 | 1984-01-19 | Toshiba Corp | 交直変換装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240069A (ja) * | 1985-08-16 | 1987-02-21 | Meidensha Electric Mfg Co Ltd | 電圧形インバ−タの接続構造 |
| JPS62115793U (ja) * | 1986-01-10 | 1987-07-23 | ||
| EP0688092A2 (en) | 1994-06-16 | 1995-12-20 | Hitachi, Ltd. | Inverter apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0681518B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028779A (en) | Power inverter device | |
| US11153966B2 (en) | Electronic circuit device | |
| EP1160866B1 (en) | Semiconductor device with power wiring structure | |
| US6791854B2 (en) | Semiconductor apparatus, power converter and automobile | |
| US6259617B1 (en) | Electric bus arrangement and method for minimizing the inductance in an electric bus arrangement | |
| US5512782A (en) | Semiconductor device for DC/AC converter | |
| US10256718B2 (en) | Low-inductance half-bridge arrangement | |
| US8823345B2 (en) | Magnetic field cancellation in switching regulators | |
| US7279963B2 (en) | Low inductance semiconductor device having half-bridge configuration | |
| US11626790B2 (en) | Power conversion device minimizing footprint | |
| JP2016046842A (ja) | 電力変換装置およびそれを用いたエレベータ | |
| US11411523B2 (en) | Motor drive apparatus including smoothing capacitor unit and snubber capacitor | |
| JP2005065412A (ja) | 電力変換装置のスタック構造 | |
| JP3793700B2 (ja) | 電力変換装置 | |
| JPS60219968A (ja) | インバ−タ装置 | |
| JPH10323015A (ja) | 半導体電力変換装置 | |
| US5313363A (en) | Low impedance interconnection assembly for high frequency switching power semiconductor devices and low inductance modular capacitor | |
| JP2000152604A (ja) | 電力変換装置 | |
| JPH07231669A (ja) | 高周波インバータ装置 | |
| US20210258045A1 (en) | Circuit support structure with integrated isolation circuitry | |
| JP3160442B2 (ja) | インバータ装置 | |
| JP2002125381A (ja) | 電力変換装置 | |
| JP5381005B2 (ja) | 電力変換システム | |
| WO2023140077A1 (ja) | 半導体装置および半導体装置を備えたインバータ | |
| EP0752750B1 (en) | Thyristor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |