JPH0681518B2 - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPH0681518B2 JPH0681518B2 JP59072757A JP7275784A JPH0681518B2 JP H0681518 B2 JPH0681518 B2 JP H0681518B2 JP 59072757 A JP59072757 A JP 59072757A JP 7275784 A JP7275784 A JP 7275784A JP H0681518 B2 JPH0681518 B2 JP H0681518B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- terminal
- switching element
- elements
- inverter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はインバータ装置に係り、特に複数個の素子を同
一ユニツト内に並べて実装したインバータ装置に関する
ものである。
一ユニツト内に並べて実装したインバータ装置に関する
ものである。
第１図はインバータ装置の回路図の一例である。ここで
１は直流電源、2A,2B,2C,2D,2E,2Fはスイツチング素子
であるトランジスタ、３は三相誘導電動機などの負荷で
ある。2G,2H,2I,2J,2K,2Lはフライホイルダイオードで
あり、負荷３のインダクタンスによるエネルギーを放出
してトランジスタ2A〜2Fを保護するものでトランジスタ
2A〜2Fとそれぞれ対に設けられている。4,5は直流電源
１とトランジスタ2A〜2Fおよびフライホイルダイオード
2G〜2Lとを接続する配線４′,5′の配線インダクタンス
である。6,7,8は配線４′,5′間に接続したスナバ−回
路を構成するそれぞれスナバ−コンデンサ、スナバ−ダ
イオード、スナバ−抵抗である。19はバラストコンデン
サ、20A〜2Cは電流検出器である。
１は直流電源、2A,2B,2C,2D,2E,2Fはスイツチング素子
であるトランジスタ、３は三相誘導電動機などの負荷で
ある。2G,2H,2I,2J,2K,2Lはフライホイルダイオードで
あり、負荷３のインダクタンスによるエネルギーを放出
してトランジスタ2A〜2Fを保護するものでトランジスタ
2A〜2Fとそれぞれ対に設けられている。4,5は直流電源
１とトランジスタ2A〜2Fおよびフライホイルダイオード
2G〜2Lとを接続する配線４′,5′の配線インダクタンス
である。6,7,8は配線４′,5′間に接続したスナバ−回
路を構成するそれぞれスナバ−コンデンサ、スナバ−ダ
イオード、スナバ−抵抗である。19はバラストコンデン
サ、20A〜2Cは電流検出器である。
第２図は第１図で示した回路図のインバータ装置を実装
した場合の略図の平面図である。ここで10Aはトランジ
スタ2Aとダイオード2Gを内蔵してモジユール化した素子
である。12はスナバ−回路であり、スナバ−コンデンサ
６、スナバ−ダイオード７、スナバ−抵抗８から成つて
いる。23A,23Bは素子を冷却する冷却フアンである。21
はトランジスタ2A〜2Fの駆動回路であり、誘導ノイズの
影響を受けないように出力配線はツイストされている。
24は直流電源１および負荷３を接続するための端子台で
ある。13は正極接続バーであり、正極側に位置する素子
10A,10C,10Eのトランジスタ2A,2C,2Eの流入端子AC1,CC
1,EC1が接続されている。14は負極接続バーであり、負
極側に位置する素子10B,10D,10Fのトランジスタ2B,2D,2
Fの流出端子BE1,DE1,FE1が接続されている。15,16,17は
正極側のトランジスタ10A,10C,10Eの流出端子AE1,CE1,E
E1と負極側のトランジスタ2B,2D,2Fの流入端子BC1,DC1,
FC1とをそれぞれ接続する中間接続バーであり、それぞ
れ負荷への給電用接続線が接続される。
した場合の略図の平面図である。ここで10Aはトランジ
スタ2Aとダイオード2Gを内蔵してモジユール化した素子
である。12はスナバ−回路であり、スナバ−コンデンサ
６、スナバ−ダイオード７、スナバ−抵抗８から成つて
いる。23A,23Bは素子を冷却する冷却フアンである。21
はトランジスタ2A〜2Fの駆動回路であり、誘導ノイズの
影響を受けないように出力配線はツイストされている。
24は直流電源１および負荷３を接続するための端子台で
ある。13は正極接続バーであり、正極側に位置する素子
10A,10C,10Eのトランジスタ2A,2C,2Eの流入端子AC1,CC
1,EC1が接続されている。14は負極接続バーであり、負
極側に位置する素子10B,10D,10Fのトランジスタ2B,2D,2
Fの流出端子BE1,DE1,FE1が接続されている。15,16,17は
正極側のトランジスタ10A,10C,10Eの流出端子AE1,CE1,E
E1と負極側のトランジスタ2B,2D,2Fの流入端子BC1,DC1,
FC1とをそれぞれ接続する中間接続バーであり、それぞ
れ負荷への給電用接続線が接続される。
このように実装したインバータ装置では正極接続バー13
と負極接続バー14が中間接続バー15,16,17を中心として
両側に離れて位置しているので、直流電源１との配線
４′,5′による配線インダクタンス4,5が大きい難点が
あつた。配線インダクタンス4,5には第１図に示すよう
に、配線４′,5′に流れる電流が増加時、実線に示す方
向の誘起電圧が誘起され、逆に電流が減少時破線に示す
方向の誘起電圧が誘起される。これらの誘起電圧はトラ
ンジスタ2A〜2Fの印加電圧を低下させて負荷３への電力
供給を減少させたり、逆に過電圧によりトランジスタ2A
〜2Fを絶縁破壊に至らしめることがあつた。
と負極接続バー14が中間接続バー15,16,17を中心として
両側に離れて位置しているので、直流電源１との配線
４′,5′による配線インダクタンス4,5が大きい難点が
あつた。配線インダクタンス4,5には第１図に示すよう
に、配線４′,5′に流れる電流が増加時、実線に示す方
向の誘起電圧が誘起され、逆に電流が減少時破線に示す
方向の誘起電圧が誘起される。これらの誘起電圧はトラ
ンジスタ2A〜2Fの印加電圧を低下させて負荷３への電力
供給を減少させたり、逆に過電圧によりトランジスタ2A
〜2Fを絶縁破壊に至らしめることがあつた。
このため、スナバ−回路のスナバ−コンデンサ６やバラ
ストコンデンサ19の容量を大きくしなければならず不経
済であつた。
ストコンデンサ19の容量を大きくしなければならず不経
済であつた。
また、素子10A〜10Fの間では流入端子AC1〜FC1および流
出端子AE1〜FE1がそれぞれ隣り合つて同一側に配置され
ていたのでこれらの素子10A〜10Fに流れる電流の方向は
同一方向となる。このため、この電流によつて発生する
磁束は加算され大きな磁界を形成し周辺の電子回路プリ
ント板などに悪影響を及ぼす欠点があつた。（特開昭56
−133988号公報、特開昭58−66574号公報） 〔発明の目的〕 本願の目的とするところは、正負母線の配線構造により
静電容量を形成し、インバータのスイッチング素子のス
イッチング時に直流電力供給用配線の配線インダクタン
スによって発生する誘起電圧を効果的に抑制し、スナバ
−コンデンサの容量を低減できるインバータ装置を提供
することにある。
出端子AE1〜FE1がそれぞれ隣り合つて同一側に配置され
ていたのでこれらの素子10A〜10Fに流れる電流の方向は
同一方向となる。このため、この電流によつて発生する
磁束は加算され大きな磁界を形成し周辺の電子回路プリ
ント板などに悪影響を及ぼす欠点があつた。（特開昭56
−133988号公報、特開昭58−66574号公報） 〔発明の目的〕 本願の目的とするところは、正負母線の配線構造により
静電容量を形成し、インバータのスイッチング素子のス
イッチング時に直流電力供給用配線の配線インダクタン
スによって発生する誘起電圧を効果的に抑制し、スナバ
−コンデンサの容量を低減できるインバータ装置を提供
することにある。
本願発明の特徴は、流入端子と流出端子とを有するスイ
ッチング素子を交互に逆方向に複数個並べて配列したス
イッチング素子列と、出力の各相に対応して組み分けさ
れ且つ順逆方向の対を成す前記スイッチング素子の各々
の対に対応し、当該各対の前記スイッチング素子列の一
方の側に位置する前記流入端子と前記流出端子とを接続
すると共に、負荷の対応する相に接続される複数の第１
導体と、前記スイッチング素子列の他方の側に配置さ
れ、前記流入端子の各々を共通に接続すると共に直流電
源の一方の端子に接続される第２導体と、前記スイッチ
ング素子列の他方の側に配置され、前記流出端子の各々
を共通に接続すると共に前記直流電源の他方の端子に接
続される第３導体とを備え、且つ前記第２導体と前記第
３導体を平板部を有する平行導体で構成し、当該第２導
体と当該第３導体の前記各々の平板部を誘電体を介し微
少間隔を保持して対向配置させて静電容量を形成したイ
ンバータ装置において、前記静電容量の形成部が前記ス
イッチング素子列の組み分けされた前記各相の全てに渡
って連続して形成されたものである。
ッチング素子を交互に逆方向に複数個並べて配列したス
イッチング素子列と、出力の各相に対応して組み分けさ
れ且つ順逆方向の対を成す前記スイッチング素子の各々
の対に対応し、当該各対の前記スイッチング素子列の一
方の側に位置する前記流入端子と前記流出端子とを接続
すると共に、負荷の対応する相に接続される複数の第１
導体と、前記スイッチング素子列の他方の側に配置さ
れ、前記流入端子の各々を共通に接続すると共に直流電
源の一方の端子に接続される第２導体と、前記スイッチ
ング素子列の他方の側に配置され、前記流出端子の各々
を共通に接続すると共に前記直流電源の他方の端子に接
続される第３導体とを備え、且つ前記第２導体と前記第
３導体を平板部を有する平行導体で構成し、当該第２導
体と当該第３導体の前記各々の平板部を誘電体を介し微
少間隔を保持して対向配置させて静電容量を形成したイ
ンバータ装置において、前記静電容量の形成部が前記ス
イッチング素子列の組み分けされた前記各相の全てに渡
って連続して形成されたものである。
以下、本発明の一実施例を図面により説明する。第３図
はインバータ装置の平面図であり、第４図はその回路図
である。ここで10Aはスイツチング素子でありトランジ
スタ2Aとフライホイルダイオード2Gとを逆並列に接続し
たものが内蔵されてモジユール化された素子である。以
下同様にモジユール化した素子10B,10C,10D,10E,10Fが
あり、これらは裏面に放熱フインを有する冷却板22上に
一列に並べて配置されている。
はインバータ装置の平面図であり、第４図はその回路図
である。ここで10Aはスイツチング素子でありトランジ
スタ2Aとフライホイルダイオード2Gとを逆並列に接続し
たものが内蔵されてモジユール化された素子である。以
下同様にモジユール化した素子10B,10C,10D,10E,10Fが
あり、これらは裏面に放熱フインを有する冷却板22上に
一列に並べて配置されている。
素子10Aはトランジスタ2Aの流入端子AC1と流出端子AE1
を有している。他の素子10B〜10Fも同様であり、BC1,CC
1,DC1,EC1,FC1は流入端子、BE1,CE1,DE1,EE1,FE1は流出
端子である。
を有している。他の素子10B〜10Fも同様であり、BC1,CC
1,DC1,EC1,FC1は流入端子、BE1,CE1,DE1,EE1,FE1は流出
端子である。
これらの素子10A〜10Fは流入端子AC1〜FC1と流出端子AE
1〜FE1とが互に逆方向へ位置して配置されている。同一
側に位置する一方の流入端子BC1と流出端子AE1とは第１
導体である中間接続バー15で接続され、同様に他の素子
10Cと素子10Dは中間接続バー16で、素子10Eと素子10Fは
中間接続バー17で接続されている。
1〜FE1とが互に逆方向へ位置して配置されている。同一
側に位置する一方の流入端子BC1と流出端子AE1とは第１
導体である中間接続バー15で接続され、同様に他の素子
10Cと素子10Dは中間接続バー16で、素子10Eと素子10Fは
中間接続バー17で接続されている。
他方側に位置する流入端子AC1,CC1,EC1は第２導体であ
る正極接続バー13で接続されており、流出端子BE1,DE1,
FE1は第３導体である負極接続バー14で接続されてい
る。これら正極接続バー13と負極接続バー14はバラスト
コンデンサ19および端子台24を介して直流電源１の異な
る端子にそれぞれ接続される。なお、第３図は直流電源
１および負荷３への接続は図示を省略されている。
る正極接続バー13で接続されており、流出端子BE1,DE1,
FE1は第３導体である負極接続バー14で接続されてい
る。これら正極接続バー13と負極接続バー14はバラスト
コンデンサ19および端子台24を介して直流電源１の異な
る端子にそれぞれ接続される。なお、第３図は直流電源
１および負荷３への接続は図示を省略されている。
21はトランジスタ2A〜2Fを駆動する制御装置であり、こ
の出力配線は誘導ノイズの影響を減らすためツイストさ
れてトランジスタ2A〜2Fのベース端子AB1〜FB1に接続さ
れている。負荷へ供電する配線は端子台24に接続され
る。この端子台24と接続バー15,16,17をそれぞれ接続す
る配線には必要により電流検出器20A,20B,20Cが取り付
けられて使用される。
の出力配線は誘導ノイズの影響を減らすためツイストさ
れてトランジスタ2A〜2Fのベース端子AB1〜FB1に接続さ
れている。負荷へ供電する配線は端子台24に接続され
る。この端子台24と接続バー15,16,17をそれぞれ接続す
る配線には必要により電流検出器20A,20B,20Cが取り付
けられて使用される。
つぎに、このインバータ装置が直流電源１および負荷３
と端子台24とが接続され制御装置21によつて駆動された
場合を説明する。
と端子台24とが接続され制御装置21によつて駆動された
場合を説明する。
いま、正極側トランジスタ2Aと2Cが閉路し同時に負極側
トランジスタ2Fが閉路したとすれば、直流電源１からの
供給される電流は順に配線インダクタンス４、正極側ト
ランジスタ2A,2C、中間接続バー15,16、負荷３、中間接
続バー17、負極側トランジスタ2F、配線インダクタンス
５を通り直流電源１へ帰還する。このとき、配線インダ
クタンス4,5の両側には誘起電圧ｅが発生する。この誘
起電圧ｅは（１）式となる。
トランジスタ2Fが閉路したとすれば、直流電源１からの
供給される電流は順に配線インダクタンス４、正極側ト
ランジスタ2A,2C、中間接続バー15,16、負荷３、中間接
続バー17、負極側トランジスタ2F、配線インダクタンス
５を通り直流電源１へ帰還する。このとき、配線インダ
クタンス4,5の両側には誘起電圧ｅが発生する。この誘
起電圧ｅは（１）式となる。
この誘起電圧ｅは（１）式から判るようにインダクタン
スＬに比例して高くなり、またスイツチング時間が短か
くなると高くなる。この誘起電圧ｅは直流電源１の電圧
Ｅが正極側トランジスタ2A,2C負極側トランジスタ2Fの
印加電圧を低下させてしまう。逆にスイツチングが開路
時は前記印加電圧を高めてしまう。
スＬに比例して高くなり、またスイツチング時間が短か
くなると高くなる。この誘起電圧ｅは直流電源１の電圧
Ｅが正極側トランジスタ2A,2C負極側トランジスタ2Fの
印加電圧を低下させてしまう。逆にスイツチングが開路
時は前記印加電圧を高めてしまう。
しかしながら、本実施例においては、正極側接続バー13
と負極側接続バー14は同一側に配置してあり、これら正
極側接続バー13と負極側接続バー14に流れる電流の向き
は互に逆方向であるから、この電流による磁束は打ち消
されて、配線インダクタンス4,5が小さい。したがつ
て、配線インダクタンス4,5による誘起電圧ｅは低くな
り閉路時負荷３への印加電圧の低下を防ぎまた、開路時
トランジスタ2A〜2Fの印加電圧が過電圧になることを防
止することができる。
と負極側接続バー14は同一側に配置してあり、これら正
極側接続バー13と負極側接続バー14に流れる電流の向き
は互に逆方向であるから、この電流による磁束は打ち消
されて、配線インダクタンス4,5が小さい。したがつ
て、配線インダクタンス4,5による誘起電圧ｅは低くな
り閉路時負荷３への印加電圧の低下を防ぎまた、開路時
トランジスタ2A〜2Fの印加電圧が過電圧になることを防
止することができる。
さらに、例えば素子10A,10C,10Fが閉路時素子10A〜10F
に流れる電流は素子10Aと10Cが同方向となる。しかし、
これらは素子10Bを挾んで離れて配置されているので隣
り合つて配置されている従来に比べて合成磁束が少な
い。また素子10C,10B,10Fが閉路時つまり隣り合つた素
子10C,10Bが閉路している場合、これらの素子10C,10Bを
流れる電流の向きは互に逆方向となり磁束は互に打ち消
されて磁界の強さが弱くなる。したがつて、これらの磁
束が周辺の電子回路プリント板等へ及ぼす影響を防止あ
るいは低減することができる。
に流れる電流は素子10Aと10Cが同方向となる。しかし、
これらは素子10Bを挾んで離れて配置されているので隣
り合つて配置されている従来に比べて合成磁束が少な
い。また素子10C,10B,10Fが閉路時つまり隣り合つた素
子10C,10Bが閉路している場合、これらの素子10C,10Bを
流れる電流の向きは互に逆方向となり磁束は互に打ち消
されて磁界の強さが弱くなる。したがつて、これらの磁
束が周辺の電子回路プリント板等へ及ぼす影響を防止あ
るいは低減することができる。
また、素子10A〜10Fが一列に並んで配置されているので
制御装置21とベース端子AB1〜FB1との接続線B1〜B6およ
び端子台24と正極接続バー13、負極接続バー14との配線
４′,5′等のクロスが減り配線のノイズの影響を減すこ
とができる。更に冷却板22の放熱フインを冷却するフア
ン23は１個設けるだけで全体を冷却することができる。
制御装置21とベース端子AB1〜FB1との接続線B1〜B6およ
び端子台24と正極接続バー13、負極接続バー14との配線
４′,5′等のクロスが減り配線のノイズの影響を減すこ
とができる。更に冷却板22の放熱フインを冷却するフア
ン23は１個設けるだけで全体を冷却することができる。
なお、正極接続バー13および負極接続バー14は第５図に
要部を拡大した斜視図で示すように、各々Ｌ字形に形成
し、それぞれ接続足13Aと14Aを交互に伸ばして設け、平
板部13B′,14B′が微少隙間Ｇを保つて対向するように
構成することができる。
要部を拡大した斜視図で示すように、各々Ｌ字形に形成
し、それぞれ接続足13Aと14Aを交互に伸ばして設け、平
板部13B′,14B′が微少隙間Ｇを保つて対向するように
構成することができる。
本発明の他の一実施例は第６図，第７図に断面図で示す
ように、正極接続バー13と負極接続バー14との間に誘電
体18を挾んで構成したことにある。この誘電体18以外は
第３図および第５図で説明した通りである。正極接続バ
ー13と負極接続バー14間に挾んだ誘電体18は配線４′,
5′間に静電容量を形成する。第４図に示したインバー
タ装置の回路図において、破線で示す25は本実施例によ
るコンデンサである。誘電体18の材質は例えば雲母（マ
イカ），紙，けい素，絶縁ワニス，ガラス，磁気，ベー
クライトなどを用いることができる。
ように、正極接続バー13と負極接続バー14との間に誘電
体18を挾んで構成したことにある。この誘電体18以外は
第３図および第５図で説明した通りである。正極接続バ
ー13と負極接続バー14間に挾んだ誘電体18は配線４′,
5′間に静電容量を形成する。第４図に示したインバー
タ装置の回路図において、破線で示す25は本実施例によ
るコンデンサである。誘電体18の材質は例えば雲母（マ
イカ），紙，けい素，絶縁ワニス，ガラス，磁気，ベー
クライトなどを用いることができる。
誘電体18について更に詳しく説明する。いま誘電体18に
雲母を使用したとしてコンデンサ容量Ｃを計算してみよ
う。一般にコンデンサ容量Ｃは（２）式で与えられる。
雲母を使用したとしてコンデンサ容量Ｃを計算してみよ
う。一般にコンデンサ容量Ｃは（２）式で与えられる。
∵ ε：物質の誘導率 s:導体の面積（m2） d:導体間の距離 ここでε＝εｏ×εｓ εo:真空の誘電率（8.85×10−２） εs:物質の比誘電率 いま正極接続バー13と負極接続バー14とが対向する部分
の寸法を2cm×20cm、対向する距離ｄを0.3mmとし雲母の
比誘電率が５とすればコンデンサ容量Ｃは次のようにな
る。
の寸法を2cm×20cm、対向する距離ｄを0.3mmとし雲母の
比誘電率が５とすればコンデンサ容量Ｃは次のようにな
る。
つまり、正極接続バー13と負極接続バー14との間には60
0（PF）のコンデンサ15を等価的に接続したことにな
る。
0（PF）のコンデンサ15を等価的に接続したことにな
る。
したがつて、本実施例によると、誘電体18によりコンデ
ンサ25が配線４′,5′間に形成されるので、配線インダ
クタンス4,5によつて発生する誘起電圧ｅがトランジス
タ2A〜2Fへ印加されるのを抑制することができる。また
は、バラストコンデンサ19のコンデンサ容量を小さくし
小形化することができる。
ンサ25が配線４′,5′間に形成されるので、配線インダ
クタンス4,5によつて発生する誘起電圧ｅがトランジス
タ2A〜2Fへ印加されるのを抑制することができる。また
は、バラストコンデンサ19のコンデンサ容量を小さくし
小形化することができる。
なお、正極接続バー13および負極接続バー14は第６図，
第７図に示すＬ字形の形状に限定するものではなく、例
えば第８図，第９図に示すように平板状であつてもよ
い。第８図は素子10A〜10Fを並べて接続したインバータ
装置の平面図であり、第９図は第８図の側面図である。
第７図に示すＬ字形の形状に限定するものではなく、例
えば第８図，第９図に示すように平板状であつてもよ
い。第８図は素子10A〜10Fを並べて接続したインバータ
装置の平面図であり、第９図は第８図の側面図である。
正極接続バー13は素子10A,10C,10Eの流入端子AC1,CC1,E
C1にそれぞれねじSA,SC,SEで固定されており負極接続バ
ー14は素子10B,10D,10Fの流出端子BE1,DE1,FE1にそれぞ
れねじSB,SD,SFで固定されている。正極接続バー13は取
付ねじSA,SC,SEを取付ける打ち出し穴Ｐ１と負極接続バ
ー14の取付ねじSB,SC,SFの頭部と絶縁空間距離を保持す
る穴Ｄ１を有している。負極接続バー14はねじBE1,DE1,
FE1を取付ける穴Ｐ２と、前記打ち出し穴Ｐ部と絶縁空
間距離を保持する穴Ｄ２を有している。正極接続バー13
と負極接続バー14との間には前記誘電体18が挾んであ
る。なお、正極接続バー13と負極接続バー14はそれぞれ
形状を逆に形成してもよいことは勿論である。
C1にそれぞれねじSA,SC,SEで固定されており負極接続バ
ー14は素子10B,10D,10Fの流出端子BE1,DE1,FE1にそれぞ
れねじSB,SD,SFで固定されている。正極接続バー13は取
付ねじSA,SC,SEを取付ける打ち出し穴Ｐ１と負極接続バ
ー14の取付ねじSB,SC,SFの頭部と絶縁空間距離を保持す
る穴Ｄ１を有している。負極接続バー14はねじBE1,DE1,
FE1を取付ける穴Ｐ２と、前記打ち出し穴Ｐ部と絶縁空
間距離を保持する穴Ｄ２を有している。正極接続バー13
と負極接続バー14との間には前記誘電体18が挾んであ
る。なお、正極接続バー13と負極接続バー14はそれぞれ
形状を逆に形成してもよいことは勿論である。
このような構成にすればインバータ装置の全体の高さを
低くでき図示しない制御箱を小形でコンパクトにするこ
とができる。
低くでき図示しない制御箱を小形でコンパクトにするこ
とができる。
本発明の更に他の一実施例を第10図の平面図に示す。モ
ジユール化された素子10A1〜10F2が一列に配置されてお
り、素子10A1と10A2は同方向で、かつ並列に接続されて
いる。以下同様に10B1と10B2,10C1と10C2,10D1と10D2,1
0E1と10E2,10F1と10F2がそれぞれ並列に対で接続し配置
されている。
ジユール化された素子10A1〜10F2が一列に配置されてお
り、素子10A1と10A2は同方向で、かつ並列に接続されて
いる。以下同様に10B1と10B2,10C1と10C2,10D1と10D2,1
0E1と10E2,10F1と10F2がそれぞれ並列に対で接続し配置
されている。
このようなインバータ装置は素子10A1〜10F2に流れる電
流が並列素子間で分流し減少するので素子自体の容量を
小さくでき素子10A1〜10F2の不動作による交換費用を少
なくできる。また素子10A1〜10F2の容量が同一では大容
量のインバータ装置を構成することもできる。なお、図
において素子10A1〜10F2は２個並列を組として用いる場
合を示したが３個以上組として用いても実施できる。
流が並列素子間で分流し減少するので素子自体の容量を
小さくでき素子10A1〜10F2の不動作による交換費用を少
なくできる。また素子10A1〜10F2の容量が同一では大容
量のインバータ装置を構成することもできる。なお、図
において素子10A1〜10F2は２個並列を組として用いる場
合を示したが３個以上組として用いても実施できる。
本発明の異なる実施例を第11図に示す。同図は２個のト
ランジスタ2A1,2B1およびこれらと並列に接続したフラ
イホイルダイオード2G1,2H1とを内蔵しモジユール化し
た素子26A1があり、以下同様の素子26A2,26B1,26B2,26C
1,26C2を一列に配置したものであり、これらの素子26A2
〜26C2は同一側に位置する流入端子C1と流出端子E2が交
互になるように配置されている。
ランジスタ2A1,2B1およびこれらと並列に接続したフラ
イホイルダイオード2G1,2H1とを内蔵しモジユール化し
た素子26A1があり、以下同様の素子26A2,26B1,26B2,26C
1,26C2を一列に配置したものであり、これらの素子26A2
〜26C2は同一側に位置する流入端子C1と流出端子E2が交
互になるように配置されている。
素子26A1はトランジスタ2A1の流入端子C1が第１の正極
接続バー13Aに接続されており、トランジスタ2B1の流出
端子E2が第２の負極接続バー14Bに接続されている。素
子26A2はトランジスタ2B2の流出端子E2が第１の負極接
続バー14Aに接続され、トランジスタ2A2の流入端子C1が
第２の正極接続バー13Bに接続されている。
接続バー13Aに接続されており、トランジスタ2B1の流出
端子E2が第２の負極接続バー14Bに接続されている。素
子26A2はトランジスタ2B2の流出端子E2が第１の負極接
続バー14Aに接続され、トランジスタ2A2の流入端子C1が
第２の正極接続バー13Bに接続されている。
トランジスタ2A1の流出端子E1,トランジスタ2B1の流入
端子C2,トランジスタ2B2の流入端子C2およびトランジス
タ2A2の流出端子E1は中間接続バー15に接続されてい
る。
端子C2,トランジスタ2B2の流入端子C2およびトランジス
タ2A2の流出端子E1は中間接続バー15に接続されてい
る。
このようなインバータ装置の構成にすれば、トランジス
タ2A1〜2F2を同数とした第10図に比べてコンパクトにで
きる。なお、本実施例ではトランジスタ2A1,2B1および
フライホイルダイオード2G1,2H1とを素子26A1に一体に
モジユール化した場合を説明したがトランジスタ2A1と
フライホイルダイオード2G1,と、トランジスタ2B1とフ
ライホイルダイオード2H1とを別にモジユール化したも
のを配置してもよい。
タ2A1〜2F2を同数とした第10図に比べてコンパクトにで
きる。なお、本実施例ではトランジスタ2A1,2B1および
フライホイルダイオード2G1,2H1とを素子26A1に一体に
モジユール化した場合を説明したがトランジスタ2A1と
フライホイルダイオード2G1,と、トランジスタ2B1とフ
ライホイルダイオード2H1とを別にモジユール化したも
のを配置してもよい。
第12図は第11図のインバータ装置の回路図である。第１
の正極接続バー13Aと第１の負極接続バー14Aとの間に形
成されたコンデンサ25Aと、第２の正極接続バー13Bと第
２の負極接続バー14Bとの間に形成されたコンデンサ25B
が配線４′,5′間に接続された回路図となつている。
の正極接続バー13Aと第１の負極接続バー14Aとの間に形
成されたコンデンサ25Aと、第２の正極接続バー13Bと第
２の負極接続バー14Bとの間に形成されたコンデンサ25B
が配線４′,5′間に接続された回路図となつている。
なお、以上の実施例ではスイツチング素子にトランジス
タ2A1〜2L2を用いた場合を説明したが、本発明はトラン
ジスタに限定するものではゲートターンオフサイリスタ
や電界効果トランジスタ（FET）などのスイツチング素
子を用いて構成することも可能である。
タ2A1〜2L2を用いた場合を説明したが、本発明はトラン
ジスタに限定するものではゲートターンオフサイリスタ
や電界効果トランジスタ（FET）などのスイツチング素
子を用いて構成することも可能である。
また、本発明は三相インバータ装置ばかりでなく単相イ
ンバータ装置についても適用することができる。
ンバータ装置についても適用することができる。
本願発明によれば、正負母線の平板部を絶縁板を介して
微少間隔を保持するように構成されたものにおいて、特
にスイッチング素子配列の全体に渡って対向配置させた
ので、配線インダクタンスと正負母線の平板部で形成さ
れた静電容量とが分布定数として作用し、配線インダク
タンスによるサージ電圧がその直近の分布静電容量で抑
制される効果があり、上記分布静電容量によって形成さ
れたサージ抑制用コンデンサの容量が少なくても効果的
にサージのエネルギーを吸収できる効果がある。したが
ってスナバ−コンデンサの容量を低減できる効果があ
る。
微少間隔を保持するように構成されたものにおいて、特
にスイッチング素子配列の全体に渡って対向配置させた
ので、配線インダクタンスと正負母線の平板部で形成さ
れた静電容量とが分布定数として作用し、配線インダク
タンスによるサージ電圧がその直近の分布静電容量で抑
制される効果があり、上記分布静電容量によって形成さ
れたサージ抑制用コンデンサの容量が少なくても効果的
にサージのエネルギーを吸収できる効果がある。したが
ってスナバ−コンデンサの容量を低減できる効果があ
る。
第１図は従来のインバータ装置の回路図、第２図は第１
図の実装を示す平面図、第３図は本発明の実施例を示す
インバータ装置の平面図、第４図は第３図の回路図、第
５図は第３図の正・負極接続バーを説明する斜視図、第
６図〜第９図は本発明の他の実施例を示すもので第６図
は第５図のＡ−Ａ線を切断した個所に相当する断面図、
第７図は第５図のＢ−Ｂ線を切断した個所に相当する断
面図、第８図は平面図、第９図は第８図の側面図、第10
図は本発明の更に他の実施例を示す平面図、第11図は本
発明の異なる実施例を示す平面図、第12図は第11図の回
路図である。 １は直流電源、３は負荷、10A〜10F,10A1〜10F2,26A1〜
26C2は素子、AC1〜FC1,C1,C2は流入端子、AE1〜FE1,E1,
E2は流出端子、15,16,17は第１導体である中間接続バ
ー、13A,13Bは第２導体である正極接続バー、14A,14Bは
第３導体である負極接続バー、Ｇは隙間、18は誘電体。
図の実装を示す平面図、第３図は本発明の実施例を示す
インバータ装置の平面図、第４図は第３図の回路図、第
５図は第３図の正・負極接続バーを説明する斜視図、第
６図〜第９図は本発明の他の実施例を示すもので第６図
は第５図のＡ−Ａ線を切断した個所に相当する断面図、
第７図は第５図のＢ−Ｂ線を切断した個所に相当する断
面図、第８図は平面図、第９図は第８図の側面図、第10
図は本発明の更に他の実施例を示す平面図、第11図は本
発明の異なる実施例を示す平面図、第12図は第11図の回
路図である。 １は直流電源、３は負荷、10A〜10F,10A1〜10F2,26A1〜
26C2は素子、AC1〜FC1,C1,C2は流入端子、AE1〜FE1,E1,
E2は流出端子、15,16,17は第１導体である中間接続バ
ー、13A,13Bは第２導体である正極接続バー、14A,14Bは
第３導体である負極接続バー、Ｇは隙間、18は誘電体。
Claims (1)
- 【請求項１】流入端子と流出端子とを有するスイッチン
グ素子を交互に逆方向に複数個並べて配列したスイッチ
ング素子列と、 出力の各相に対応して組み分けされ且つ順逆方向の対を
成す前記スイッチング素子の各々の対に対応し、当該各
対の前記スイッチング素子列の一方の側に位置する前記
流入端子と前記流出端子とを接続すると共に、負荷の対
応する相に接続される複数の第１導体と、 前記スイッチング素子列の他方の側に配置され、前記流
入端子の各々を共通に接続すると共に直流電源の一方の
端子に接続される第２導体と、 前記スイッチング素子列の他方の側に配置され、前記流
出端子の各々を共通に接続すると共に前記直流電源の他
方の端子に接続される第３導体とを備え、 且つ前記第２導体と前記第３導体を平板部を有する平行
導体で構成し、当該第２導体と当該第３導体の前記各々
の平板部を誘電体を介し微少間隔を保持して対向配置さ
せて静電容量を形成したインバータ装置において、 前記静電容量の形成部は前記スイッチング素子列の組み
分けされた前記各相の全てに渡って連続して形成されて
いることを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072757A JPH0681518B2 (ja) | 1984-04-13 | 1984-04-13 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072757A JPH0681518B2 (ja) | 1984-04-13 | 1984-04-13 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60219968A JPS60219968A (ja) | 1985-11-02 |
| JPH0681518B2 true JPH0681518B2 (ja) | 1994-10-12 |
Family
ID=13498544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59072757A Expired - Lifetime JPH0681518B2 (ja) | 1984-04-13 | 1984-04-13 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681518B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6240069A (ja) * | 1985-08-16 | 1987-02-21 | Meidensha Electric Mfg Co Ltd | 電圧形インバ−タの接続構造 |
| JPS62115793U (ja) * | 1986-01-10 | 1987-07-23 | ||
| KR100190154B1 (ko) | 1994-06-16 | 1999-06-01 | 가나이 쓰도무 | 인버터 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157973A (en) * | 1979-05-25 | 1980-12-09 | Hitachi Ltd | Reducing method for wiring inductance of power converter |
| JPS57177385U (ja) * | 1981-05-01 | 1982-11-10 | ||
| JPS5875490U (ja) * | 1981-11-13 | 1983-05-21 | 株式会社明電舎 | Ｇｔｏの保護回路 |
| JPS5910169A (ja) * | 1982-07-08 | 1984-01-19 | Toshiba Corp | 交直変換装置 |
-
1984
- 1984-04-13 JP JP59072757A patent/JPH0681518B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60219968A (ja) | 1985-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4277169B2 (ja) | 電力用半導体モジュール | |
| EP1160866B1 (en) | Semiconductor device with power wiring structure | |
| US4670833A (en) | Semiconductor module for a high-speed switching arrangement | |
| US6028779A (en) | Power inverter device | |
| US5552976A (en) | EMI filter topology for power inverters | |
| US5623399A (en) | Inverter apparatus having capacitors mounted proximal to associated switching circuits | |
| JP2725952B2 (ja) | 半導体パワーモジュール | |
| EP0379346B1 (en) | Power conversion unit and module for its construction | |
| US6791854B2 (en) | Semiconductor apparatus, power converter and automobile | |
| US5517063A (en) | Three phase power bridge assembly | |
| US6259617B1 (en) | Electric bus arrangement and method for minimizing the inductance in an electric bus arrangement | |
| JP2001286158A (ja) | 半導体装置及び電力変換装置 | |
| JP3552549B2 (ja) | 半導体モジュールの電極端子接続構造 | |
| JP2005065412A (ja) | 電力変換装置のスタック構造 | |
| JP3793700B2 (ja) | 電力変換装置 | |
| US11411523B2 (en) | Motor drive apparatus including smoothing capacitor unit and snubber capacitor | |
| JPH0681518B2 (ja) | インバ−タ装置 | |
| US6459605B1 (en) | Low inductance transistor module with distributed bus | |
| JPH05218252A (ja) | 半導体装置 | |
| US5313363A (en) | Low impedance interconnection assembly for high frequency switching power semiconductor devices and low inductance modular capacitor | |
| JPH07231669A (ja) | 高周波インバータ装置 | |
| JPH0541396U (ja) | インバータ装置 | |
| US5687072A (en) | Low inductance inverter | |
| US5576575A (en) | Semiconductor conversion device | |
| JPS63157677A (ja) | ブリツジ形インバ−タ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |