JPS6021625A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPS6021625A JPS6021625A JP58130653A JP13065383A JPS6021625A JP S6021625 A JPS6021625 A JP S6021625A JP 58130653 A JP58130653 A JP 58130653A JP 13065383 A JP13065383 A JP 13065383A JP S6021625 A JPS6021625 A JP S6021625A
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- high level
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の出力回路に関するものである。
従来のＴＴＬレベルコンパチブルな半導体装置の出力は
低レベル・・・・・・０■近傍、高レベル・・・・・・
３〜５ｖ近傍と高インピーダンス状態の３状態を取るの
が一般的である。ところで最近の半導体装置にはその半
導体装置機能の自己確認のだめのテスト回路を内臓した
ものがあシ、そのテスト回路起動のだめのテスト論理レ
ベルと通常入力論理レベルとを同一入力回路に共用して
いるものが多い。
低レベル・・・・・・０■近傍、高レベル・・・・・・
３〜５ｖ近傍と高インピーダンス状態の３状態を取るの
が一般的である。ところで最近の半導体装置にはその半
導体装置機能の自己確認のだめのテスト回路を内臓した
ものがあシ、そのテスト回路起動のだめのテスト論理レ
ベルと通常入力論理レベルとを同一入力回路に共用して
いるものが多い。
テスト論理レベルとは通常論理レベルの高レベルよシも
３〜４■程度高いレベルでテスト回路が動作するもので
ある。（以下テスト論理レベル−通常論理レベル＋４ｖ
＝高高レベルと称す。）しかし前述の様にこれまでの半
導体装置の出力レベルではテスト論理レベルを持つ半導
体装置を直接駆動することは不可能であった。
３〜４■程度高いレベルでテスト回路が動作するもので
ある。（以下テスト論理レベル−通常論理レベル＋４ｖ
＝高高レベルと称す。）しかし前述の様にこれまでの半
導体装置の出力レベルではテスト論理レベルを持つ半導
体装置を直接駆動することは不可能であった。
本発明の目的はかかる半導体装置を直接駆動出来る半導
体装置の出力回路を提供するものである。
体装置の出力回路を提供するものである。
本発明の一実施例を第１図に示し、Ｎチャンネル型ＭＯ
Ｓト９ンジスターの場合を例に本発明を説明する。（特
にことわシが無い限シ高レベルー３〜５ｖ近傍、低レベ
ル二〇〜０．５ｖ近傍を言う）１は高電圧を発生する昇
圧回路、３は出力５に嵩高、レベルを出力する事を制御
する信号と、ｌの昇圧回路の動作開始信号となるもので
金高レベルで高高レベル出力モードになシ昇圧回路が動
作開始となるものとする。２はインバータ、４は出力デ
ータ信号、５は出力端子、６は主電源（本実施例では５
ｖ）、７は出力端子を高インピーダンスにするための信
号で高レベルで出力端子は高インピーダンスになる。８
は切換え回路、９はトランジスタｒｌｌ ｒ、と′ｒｒ
４ ｐ Ｔｒｌｌで構成される２ＮＯＲ回路でその電源
は通常は主電源に、また高高レベル出力の場合は昇圧回
路の出力を電源とする。１０はトランジスタＴｒ１１
＊ Ｔｒｏ ｒ ’Ｉ’ｒｌＯで構成される２ＮＯＲ回
路でその電源は主電源である。トランジスタＴｒｌｌ＋
Ｔｒｌｔはインバータ回路である。トランジスタＴｒ
６ ＊ Ｔｒ ７は出力用プツシ−・プルエン／１ン
ス型トランジスターでしきい値は一３Ｖ程度のトランジ
スターである。
Ｓト９ンジスターの場合を例に本発明を説明する。（特
にことわシが無い限シ高レベルー３〜５ｖ近傍、低レベ
ル二〇〜０．５ｖ近傍を言う）１は高電圧を発生する昇
圧回路、３は出力５に嵩高、レベルを出力する事を制御
する信号と、ｌの昇圧回路の動作開始信号となるもので
金高レベルで高高レベル出力モードになシ昇圧回路が動
作開始となるものとする。２はインバータ、４は出力デ
ータ信号、５は出力端子、６は主電源（本実施例では５
ｖ）、７は出力端子を高インピーダンスにするための信
号で高レベルで出力端子は高インピーダンスになる。８
は切換え回路、９はトランジスタｒｌｌ ｒ、と′ｒｒ
４ ｐ Ｔｒｌｌで構成される２ＮＯＲ回路でその電源
は通常は主電源に、また高高レベル出力の場合は昇圧回
路の出力を電源とする。１０はトランジスタＴｒ１１
＊ Ｔｒｏ ｒ ’Ｉ’ｒｌＯで構成される２ＮＯＲ回
路でその電源は主電源である。トランジスタＴｒｌｌ＋
Ｔｒｌｔはインバータ回路である。トランジスタＴｒ
６ ＊ Ｔｒ ７は出力用プツシ−・プルエン／１ン
ス型トランジスターでしきい値は一３Ｖ程度のトランジ
スターである。
ＩＩＩ ｒ、のソース電極は主電源に、ゲート電極は２
のインバータの出力、ドレイン電極は高レベル出力側回
路の電源端子としてＴｒ ３ 、 Ｔ、ｒ６のドレイン
電極とＴｒ、のソース電極に各々接続されている。
のインバータの出力、ドレイン電極は高レベル出力側回
路の電源端子としてＴｒ ３ 、 Ｔ、ｒ６のドレイン
電極とＴｒ、のソース電極に各々接続されている。
Ｔｒ、のドレイン電極は１の昇圧回路の出力と接続され
そのｆｍは小さく、定電流素子として働くものである。
そのｆｍは小さく、定電流素子として働くものである。
今本発明の半導体装置を通常レベルで動作させた場合を
考えると、信号３は低レベルにすると昇１圧回路１は動
作は停止してその出力は高インピーダンス状態になって
いるものとする。インバータ２の出力は高レベルでＴｒ
Ｉは「オン」状態であシＴｒ ｓ ｒ ’ｒｒ ６のド
レイン電極には主電源が接続された事になる。次に出力
データ信号４に低レベルが入力されているとＴｒａのゲ
ート電極にはインバータと９の２ＮＯＲ回路を通じて高
レベルが印加される事にな、！ｌ） 、Ｔｒ６はオンし
かつＴｒ７のゲート電極には１０の２ＮＯＲ回路を通じ
て低レベルが印加芒れＴｒ７はオフし、出力５には（主
電源１ｉ圧）（Ｔｒａのしきい値）の高レベルが得られ
る。この時信号７は低レベルにしておく事が必要である
。
考えると、信号３は低レベルにすると昇１圧回路１は動
作は停止してその出力は高インピーダンス状態になって
いるものとする。インバータ２の出力は高レベルでＴｒ
Ｉは「オン」状態であシＴｒ ｓ ｒ ’ｒｒ ６のド
レイン電極には主電源が接続された事になる。次に出力
データ信号４に低レベルが入力されているとＴｒａのゲ
ート電極にはインバータと９の２ＮＯＲ回路を通じて高
レベルが印加される事にな、！ｌ） 、Ｔｒ６はオンし
かつＴｒ７のゲート電極には１０の２ＮＯＲ回路を通じ
て低レベルが印加芒れＴｒ７はオフし、出力５には（主
電源１ｉ圧）（Ｔｒａのしきい値）の高レベルが得られ
る。この時信号７は低レベルにしておく事が必要である
。
次に高高レベルを出力する場合を考えると、信号３に高
レベルを印加すると昇圧回路が動作し、その出力には高
電圧が得られる。さらにインバータ２の出力は低レベル
にあるのでＴｒＩのゲート電極は低レベル、ソース電極
に主電源電圧がバイアスされているためＴｒｌはオフす
る。そして’ｒｒ、。
レベルを印加すると昇圧回路が動作し、その出力には高
電圧が得られる。さらにインバータ２の出力は低レベル
にあるのでＴｒＩのゲート電極は低レベル、ソース電極
に主電源電圧がバイアスされているためＴｒｌはオフす
る。そして’ｒｒ、。
Ｔｒａのドレイン電極にはＴｒｔを通して昇圧回路１で
発生した高電圧電蝕が接続された事になり、この時出力
データ４には低レベルが入力されているとＴｒ６のゲー
ト電極にはインバータと９のｚＮＯＲ回路（高置レベル
出力）を通じて高高レベルが印加されておシかつＴｒ、
のゲート電極には１ｏの２ＮＯＲ回路を通じて低レベル
が印加されＴｒ６はオンＴｒ、はオフして出力５には（
昇圧回路出力電圧） （Ｔｒａのしきい値）の高高レベ
ルが得られる。もち論高尚レベルの電流容量は昇圧回路
の能力によるものである。
発生した高電圧電蝕が接続された事になり、この時出力
データ４には低レベルが入力されているとＴｒ６のゲー
ト電極にはインバータと９のｚＮＯＲ回路（高置レベル
出力）を通じて高高レベルが印加されておシかつＴｒ、
のゲート電極には１ｏの２ＮＯＲ回路を通じて低レベル
が印加されＴｒ６はオンＴｒ、はオフして出力５には（
昇圧回路出力電圧） （Ｔｒａのしきい値）の高高レベ
ルが得られる。もち論高尚レベルの電流容量は昇圧回路
の能力によるものである。
以」二説明した様に本発明の半導体装置によれは出力を
高レベル、低レベル、高高レベルと、高インピーダンス
状態と４つの状態を容易に得る事が可能となシ、テスト
論理入力レベルを持つ半導体装置を直接、駆動出来る半
導体装置を提供するものである。
高レベル、低レベル、高高レベルと、高インピーダンス
状態と４つの状態を容易に得る事が可能となシ、テスト
論理入力レベルを持つ半導体装置を直接、駆動出来る半
導体装置を提供するものである。
なを上記実施例ではＮチャンネル型ＭＯ８）ランシスタ
ーで説明しだがＰチャンネル型ＭＯＳトランジスター、
ＣＭＯ８トランジスターについても、さらに同じ働きを
するバイポーラ型トランジスターについても同様に適用
出来る事はもちろんである。
ーで説明しだがＰチャンネル型ＭＯＳトランジスター、
ＣＭＯ８トランジスターについても、さらに同じ働きを
するバイポーラ型トランジスターについても同様に適用
出来る事はもちろんである。
第１図は本発明の一実施例による半導体装置の出力回路
図を示す。 なを図中１・・・・・・昇圧回路、２・・・・・・イン
バータ、３・・・・・・高高レベル出力制御信号、４・
・・・・・出力データ信号、５・−・・・・出力端子、
６・・・・・・主電源、７・・・・・−出力高インピー
ダンス制御信号、８・・・・−・電源切換回路、９・・
・・・・２ＮＯＲ回路、１ｏ・・・・・・２ＮＯＲ回路
ＴｒＩＴｒ２ ’ｒｒ３’ｒｒ８’ｒｒ、、 ”””デ
ィプレッジ、ｓン型ＭＯ８）ランシスター、Ｔ、４’ｒ
ｒ、 ’ｒｒ。 ’ｒｒ７ ’ｒｒ、’ｒ、、Ｔ（，２＝−・ｘンハ：ｙ
ｙ、ｆＪＭＯ８トランジスター。 代理人 弁理士 内 原 １・′ 。 ′・、ノー
図を示す。 なを図中１・・・・・・昇圧回路、２・・・・・・イン
バータ、３・・・・・・高高レベル出力制御信号、４・
・・・・・出力データ信号、５・−・・・・出力端子、
６・・・・・・主電源、７・・・・・−出力高インピー
ダンス制御信号、８・・・・−・電源切換回路、９・・
・・・・２ＮＯＲ回路、１ｏ・・・・・・２ＮＯＲ回路
ＴｒＩＴｒ２ ’ｒｒ３’ｒｒ８’ｒｒ、、 ”””デ
ィプレッジ、ｓン型ＭＯ８）ランシスター、Ｔ、４’ｒ
ｒ、 ’ｒｒ。 ’ｒｒ７ ’ｒｒ、’ｒ、、Ｔ（，２＝−・ｘンハ：ｙ
ｙ、ｆＪＭＯ８トランジスター。 代理人 弁理士 内 原 １・′ 。 ′・、ノー
Claims (1)
- 高レベル出力側回路の電源に主電源電圧以上の高電圧を
発生する昇圧回路と該回路出力と主電源とを切換える回
路とを具備し出力回路の電源を切換えによって高レベル
出力のレベル２種類を任意に選べることを特徴とする出
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130653A JPS6021625A (ja) | 1983-07-18 | 1983-07-18 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58130653A JPS6021625A (ja) | 1983-07-18 | 1983-07-18 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6021625A true JPS6021625A (ja) | 1985-02-04 |
Family
ID=15039391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58130653A Pending JPS6021625A (ja) | 1983-07-18 | 1983-07-18 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021625A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025937U (ja) * | 1988-06-27 | 1990-01-16 | ||
| US6777986B2 (en) | 1994-11-15 | 2004-08-17 | Renesas Technology Corp. | Data output circuit with reduced output noise |
-
1983
- 1983-07-18 JP JP58130653A patent/JPS6021625A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025937U (ja) * | 1988-06-27 | 1990-01-16 | ||
| JPH0625064Y2 (ja) * | 1988-06-27 | 1994-06-29 | 横河電機株式会社 | 多値論理ドライバ |
| US6777986B2 (en) | 1994-11-15 | 2004-08-17 | Renesas Technology Corp. | Data output circuit with reduced output noise |
| US6975147B2 (en) | 1994-11-15 | 2005-12-13 | Renesas Technology Corp. | Data output circuit with reduced output noise |
| US7250796B2 (en) | 1994-11-15 | 2007-07-31 | Renesas Technology Corp. | Semiconductor device including an output circuit having a reduced output noise |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| EP0330628A2 (en) | High side driver MOS circuit | |
| JPS61107813A (ja) | 半導体装置 | |
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| US6246272B1 (en) | Power supply voltage detecting apparatus | |
| US4488067A (en) | Tristate driver circuit with low standby power consumption | |
| JPS6021625A (ja) | 出力回路 | |
| JP3314473B2 (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| JPH08251913A (ja) | スイッチングレギュレータ | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| JPS59195840U (ja) | 負荷駆動回路 | |
| JPS63266921A (ja) | パワ−オンリセツト信号発生回路 | |
| JPS5880564A (ja) | 電圧検出回路 | |
| JPH03175728A (ja) | 半導体メモリ装置 | |
| JPH0437387B2 (ja) | ||
| JPH05114853A (ja) | 低雑音出力駆動回路 | |
| JP2697024B2 (ja) | 出力回路 | |
| JPS60117910A (ja) | 比較回路 | |
| JPS60224329A (ja) | Ｍｏｓ集積回路素子の入力回路 | |
| JP3493370B2 (ja) | 電源選択回路 | |
| JPS6333735B2 (ja) | ||
| JP2000209083A (ja) | 集積回路 | |
| JPS59147505A (ja) | 増幅回路 | |
| JPH06120790A (ja) | スタンバイフラグ回路 | |
| JPH0574307B2 (ja) |