JPS6021568A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS6021568A JPS6021568A JP12771283A JP12771283A JPS6021568A JP S6021568 A JPS6021568 A JP S6021568A JP 12771283 A JP12771283 A JP 12771283A JP 12771283 A JP12771283 A JP 12771283A JP S6021568 A JPS6021568 A JP S6021568A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- emitter
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 38
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半導体技術さらには半導体集積回路に適用
して特に有効な技術に関するもので、例えば半導体集積
回路におけるバイポーラトランジスタの形成に利用１７
て有効表技術に関する。[Detailed Description of the Invention] [Technical Field] The present invention relates to a technology that is particularly effective when applied to semiconductor technology and further to semiconductor integrated circuits, and is applicable, for example, to the formation of bipolar transistors in semiconductor integrated circuits.
and related to effective table technology.
従来のバイポーラ集積回路におけるバイポーラトランジ
スタの一般的な形成方法とその構造は、例えば日経エレ
クトロニクス１９８１年９月２８日号（１１２７４）１
２２頁等において知られている。The general method of forming bipolar transistors in conventional bipolar integrated circuits and their structure are described in, for example, Nikkei Electronics September 28, 1981 (11274) 1.
It is known from pages 22, etc.
第１図はそのような公知のバイポーラトランジスタの一
構成例を示すものである。すなわち、バイポーラトラン
ジスタは、Ｐ型シリコンからなる半導体基板ｌ上に、酸
化膜を形成してからこの酸化膜の適当な位置に埋込み拡
散用パターンの穴をあけ、この酸化膜をマスクとしてひ
素もしくはアンチモン等のＮ型不純物を熱拡散して部分
的にＮ＋＋込層２を形成する。そして、酸化膜を除去し
てからチャンネルストッパ用のＰ＋屋屋敷散層３形成し
、その上に気相成長法によりＮ−型エピタキシャル層４
を成長させ、表面に酸化膜（Ｓｉｎ、）と窒化膜（８１
１Ｎ４）を形成する。その後ホトエツチングによシ酸化
膜と窒化膜を部分的に除去してこれをマスクとしてその
部分に分離用の比較的厚い酸化膜５を形成した彼、窒化
膜を取シ除く。FIG. 1 shows an example of the structure of such a known bipolar transistor. In other words, in a bipolar transistor, an oxide film is formed on a semiconductor substrate l made of P-type silicon, holes with a buried diffusion pattern are formed at appropriate positions in the oxide film, and arsenic or antimony is injected into the oxide film using the oxide film as a mask. The N++-containing layer 2 is partially formed by thermally diffusing N-type impurities such as the following. Then, after removing the oxide film, a P+ scattering layer 3 for a channel stopper is formed, and an N- type epitaxial layer 4 is formed thereon by vapor phase growth.
is grown, and an oxide film (Sin) and a nitride film (81
1N4). Thereafter, the oxide film and nitride film are partially removed by photo-etching, and using this as a mask, a relatively thick oxide film 5 for isolation is formed in that part, and then the nitride film is removed.
それから、窒化膜等でマスクしてコレクタ領域の引上げ
口となる部分にリン等のＮ型不純物の選択熱拡散処理を
行なって耐拡散層６を形成し、またＮ−型エピタキシャ
ル層４上には同じく選択熱拡散処理によりＰ型ベース領
域７を形成してからこのＰ型ベース領域７内に選択熱拡
散処理によってＮ＋型エミッタ領域Ｊ３を形成すること
により、第１図に示すようなＮＰＮ型のバイポーラトラ
ンジスタが形成されていた。。Then, a diffusion-resistant layer 6 is formed by selectively thermally diffusing N-type impurities such as phosphorus into the portion that will become the pull-up port of the collector region while masking with a nitride film, etc. Similarly, by forming a P type base region 7 by selective thermal diffusion treatment and then forming an N+ type emitter region J3 within this P type base region 7 by selective thermal diffusion treatment, an NPN type as shown in FIG. A bipolar transistor was formed. .
ところで、バイポーラ）・ランジスタにおいては、トラ
ンジスタの動作速度を向上させるにはぺ・−ス抵抗を小
さくしてやる必すがあり、ベース抵抗を下げるに社、ベ
ース領域の不純物濃度を高くしてやればよい。By the way, in a bipolar transistor, in order to improve the operating speed of the transistor, it is necessary to reduce the base resistance, and to lower the base resistance, the impurity concentration in the base region can be increased.
しかるに、本発明者が明らかにしたところによると、第
１図に示すような従来のバイポーラトランジスたにあっ
ては、Ｐ型ベース領域７全体が同時に形成されるため不
純物濃度ｔま均一であり、電流増幅率等に影響するエミ
ッタ領域８の下方の真性ベース領域の不純物濃度によっ
てベース全体の濃度が決定されてしまう。つまり、所望
の電流増幅率を得るために必要な真性ベース領域の不純
物濃度に合わせて外部ベース領域の濃度も決定されてい
た。そのため、従来のプロセスではバイポーラトランジ
スタの動作速度を向上させるにも限界があることが明ら
かにされた。However, the present inventor has revealed that in the conventional bipolar transistor as shown in FIG. 1, the entire P-type base region 7 is formed at the same time, so that the impurity concentration t is uniform. The concentration of the entire base is determined by the impurity concentration of the intrinsic base region below the emitter region 8, which affects the current amplification factor and the like. In other words, the concentration of the extrinsic base region is determined in accordance with the impurity concentration of the intrinsic base region necessary to obtain a desired current amplification factor. Therefore, it has been revealed that there is a limit to how much the operating speed of bipolar transistors can be improved using conventional processes.
この発明の目的は、従来に比べて顕著な効果を奏する半
導体技術を提供することにある。An object of the present invention is to provide a semiconductor technology that exhibits remarkable effects compared to the prior art.
この発明の他の目的は、高集積度のバイポーラトランジ
スタを提供することにある。Another object of the invention is to provide a highly integrated bipolar transistor.
この発明の他の目的は、高周波に適用可能なバイポーラ
トランジスタを提供することにある。Another object of the present invention is to provide a bipolar transistor applicable to high frequencies.
この発明の他の目的は、例えばバイポーラ集積回路にお
けるバイポーラトランジスタの形成に適用した場合に、
トランジスタの動作速度を向上できるようにすることに
ある。Another object of the invention is that when applied, for example, to the formation of bipolar transistors in bipolar integrated circuits:
The purpose is to improve the operating speed of transistors.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおシである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、この発明は、例えばバイポーラ集積回路にお
いて、ベース領域となる部分にＰ型不純物を打込み、拡
散させるに際して、マスクとなるシリコンナイトライド
等の絶縁膜を除去するときにエミッタが形成される部分
についてはこれを残しておいてＰ型ベース領域形成のた
めの選択熱拡散処理を行なってから、エミッタとなるべ
き部分の絶縁膜を除去し７た後、Ｐ型不純物を拡散させ
て真性ベース領域を形成し、しかる後Ｎ型不純物を拡散
させてＮ＋型型窩ミッタ領域形成させることによシ、真
性ベース領域と外部ベース領域を別々に形成できるよう
にし、これによってプロセスをほとんど増加させること
なく真性ベース領域に比べて外部ベース領域の不純物濃
度管高くしてベース抵抗を下げてやることができるよう
にし、上記目的を達成するものである。That is, the present invention relates to a portion where an emitter is formed when an insulating film such as silicon nitride that serves as a mask is removed when a P-type impurity is implanted and diffused into a portion that will become a base region in a bipolar integrated circuit, for example. This is left in place and a selective thermal diffusion process is performed to form the P-type base region. After removing the insulating film in the part that should become the emitter, the P-type impurity is diffused to form the intrinsic base region. By forming and then diffusing N type impurities to form an N+ type cavity emitter region, the intrinsic base region and the extrinsic base region can be formed separately, thereby allowing the intrinsic base region to be formed with little increase in process. The above object is achieved by making it possible to lower the base resistance by making the impurity concentration in the external base region higher than that in the base region.
以下−回を用いてこの発明を具体的に説明する。This invention will be specifically explained using the following sections.
第２図〜第７図は本発明をバイポーラ集積回路における
バイポーラトランジスタの製造技術に適用した場合の一
実施例を製造工１！順に示したものである。FIGS. 2 to 7 show an example of the manufacturing process in which the present invention is applied to the manufacturing technology of bipolar transistors in bipolar integrated circuits. They are shown in order.
この実施例では、Ｐ型シリコンのような半導体基板１上
にＮ゛１埋込層２およびチャンネルストッパ用Ｐ＋型拡
散層３を形成して、その上にＮ−型エピタキシャル層４
および分離用酸化膜（ｓｉｏ２）５を形成してから、コ
レクタの引上げ口となるＮ＋拡散Ｗｉ６を形成して第２
図に示すような構造を得るまでの工程は従来と全く同じ
である。これについては、背景技術のところで既に説明
したのでこれ以上言及しない。In this embodiment, an N1 buried layer 2 and a P+ type diffusion layer 3 for a channel stopper are formed on a semiconductor substrate 1 such as P type silicon, and an N- type epitaxial layer 4 is formed thereon.
After forming an isolation oxide film (SIO2) 5, an N+ diffusion Wi6 which becomes a pull-up port for the collector is formed.
The steps to obtain the structure shown in the figure are exactly the same as the conventional method. This has already been explained in the background section, so it will not be discussed further.
第２図の状態からは、先ず半導体基板表面上にシリコン
ナイトライド膜（以下８ｉ、Ｎ４膜と称する）１１を形
成して、ホトエツチングによυベース領域となるべき部
分の５ｊ８Ｎ４膜１１を除去するのであるが、この実施
例では、ペース領域内のエミッタ領域が形成されるべき
部分の上には、Ｓｉ、Ｎ４膜１１ａが残るようにして他
の部分の８ｉ、Ｎ４膜を除去する。従って、コレクタ用
耐拡散層６の表面にもＳｉ３Ｎ、膜１１ｂが除去されな
いで残る。それから、この８ｉ、Ｎ４膜１１をマスクと
してボロン等のＰ型不純物を打ち込んで熱拡散または、
アニーリングを行なう。こめ場合ボロンは基板表面上の
厚い酸化膜５およびＳｉ、Ｎ４Ｉ［１１を突き抜けるこ
とがない程度のエネルギで打ち込んでやることにより、
Ｓ ｉ 、 Ｎ４膜１１ａの下方を除くＮ−型エピタキ
シャル＃４」〕にＰ型拡散拡散層７形成され、第３図に
示すようか状態に々る。From the state shown in FIG. 2, first, a silicon nitride film (hereinafter referred to as 8i, N4 film) 11 is formed on the surface of the semiconductor substrate, and the 5j8N4 film 11 in the portion to become the υ base region is removed by photoetching. However, in this embodiment, the Si, N4 film 11a remains on the part where the emitter region in the space region is to be formed, and the 8i, N4 film in other parts is removed. Therefore, the Si3N film 11b remains on the surface of the collector anti-diffusion layer 6 without being removed. Then, using this 8i, N4 film 11 as a mask, P-type impurities such as boron are implanted and thermally diffused or
Perform annealing. In this case, boron is implanted with enough energy to not penetrate the thick oxide film 5 and Si, N4I [11] on the substrate surface.
A P-type diffusion layer 7 is formed in the N-type epitaxial layer #4 except under the N4 film 11a, and the state is as shown in FIG.
この状態から、特に制限されないが熱酸化を行なう。す
ると８ｉ、Ｎ４膜１１ａの下方の酸化膜イはそれ以上成
長しないが、Ｐ型拡散層７ａ−トの酸化膜５″が成長し
てこの部勺に比較的厚い酸化Ｍ５ａが形成される。それ
から、次に上記５ｔｓＮ、膜１１をエツチングにＸり除
去１７てから、基板表面の５ｈｏｔ膜を軽くエツチング
する。すると、厚い酸化膜５はもちろんＰ型拡散層７ａ
上の少し厚めの酸化膜５ａが形成されていた以外の部分
、すなわち第３図のＳｉ、Ｎ、膜１１ａ下方のエミッタ
領域となる部分およびコレクタ用Ｎ 拡散層６の表面の
酸化膜が除去さり、、シリコン基板が露出する。From this state, although not particularly limited, thermal oxidation is performed. Then, although the oxide film 8i below the N4 film 11a does not grow any further, the oxide film 5'' of the P type diffusion layer 7a grows, and a relatively thick oxide M5a is formed in this area. Next, the 5tsN film 11 is removed by etching 17, and then the 5hot film on the substrate surface is lightly etched.Then, the thick oxide film 5 as well as the P-type diffusion layer 7a are removed.
The oxide film on the surface of the Si, N, and emitter regions below the film 11a and the collector N diffusion layer 6 shown in FIG. ,, the silicon substrate is exposed.
そとで次に基板表面全体に多結晶シリコンをデポジショ
ンしてから、ホトエツチングにより不用な部分の多結晶
シリコンを除いて、第４図に示すように、エミッタが形
成されるべきＮ−型エピタキシャル層４０表面とその周
辺およびコレクタ用Ｎ＋拡散層６０表面にポリシリコン
層１２ｇ、１２ｂが形成されるようにする。Next, polycrystalline silicon is deposited over the entire surface of the substrate, and unnecessary portions of the polycrystalline silicon are removed by photo-etching to form an N-type epitaxial layer in which an emitter is to be formed, as shown in Figure 4. Polysilicon layers 12g and 12b are formed on the surface of layer 40 and its periphery and on the surface of collector N+ diffusion layer 60.
なお、このポリシリコン層１２ａ 、１２ｂの形成は、
従来においても、エミッタ電極を構成するアルミニウム
のベース領域への突抜けを防止し電極の接触抵抗を減少
させるために行なわれる場合があるので、そのような装
置においては新たな工程の追加とはならない。しかも、
上記のごと（ＳｉｓＮ４１［１１を除去する前に熱酸化
を行瀝ってＰ型拡散層７ａ上の酸化膜を厚くさせておく
ことによって、ポリシリコン層１２ａ、１２ｂが形成さ
れる部分の酸化膜のみを簡単に選択除去して基板との接
触を図ることができる。 □
第４図の状態の後は、上記ＰＭ拡散層７ａ主の酸化膜５
Ｂを突き抜けかい程度のエネルギで膚ロン等のＰ型不純
物をポリシリコン層り２ａ内へ打ち込んでポリシリコン
層１２ａから拡散させることにより、第５図のように比
較的薄いＰ−型拡散層７ｂを形成する。このとき、ポリ
シリコン層１２ｂの下方のＮ″拡散層６にもＰ型不純物
が拡散されるが、Ｎ４°拡散層６社充分に濃度が高くさ
れているので多少Ｐ型不純物が拡散されても支障はほと
んどない。Note that the formation of these polysilicon layers 12a and 12b is as follows:
In the past, this was sometimes done to prevent the aluminum constituting the emitter electrode from penetrating into the base region and to reduce the contact resistance of the electrode, so it does not add a new process to such devices. . Moreover,
As described above (by performing thermal oxidation before removing SisN41[11 to thicken the oxide film on the P-type diffusion layer 7a), the oxide film in the portion where the polysilicon layers 12a and 12b will be formed is □ After the state shown in FIG. 4, the oxide film 5, which is the main part of the PM diffusion layer 7a,
By implanting P-type impurities such as skin iron into the polysilicon layer 2a with enough energy to penetrate B and diffusing it from the polysilicon layer 12a, a relatively thin P-type diffusion layer 7b is formed as shown in FIG. form. At this time, the P-type impurity is also diffused into the N'' diffusion layer 6 below the polysilicon layer 12b, but since the concentration of the 6 N4° diffusion layers is sufficiently high, even if some P-type impurity is diffused, There are almost no problems.
そして、次に、ひ素のようなＮ型不純物をポリシリコン
層１２ａに打込んで熱拡散させることにより第６図に示
すように上記Ｐ−型型数散層１）上にエミッタ領域とな
る比較的浅いＮ＋型型数散層８形成させる。Then, by implanting an N-type impurity such as arsenic into the polysilicon layer 12a and thermally diffusing it, an emitter region is formed on the P-type scattering layer 1) as shown in FIG. A shallow N+ type scattered layer 8 is formed.
しかる後、基板表面上にＰ８ＧＢ！Ｘ（ＩＪン・シリコ
ン・ガラス膜）１３をデポジションしてから、コンタク
トホールを形成し、それからアルミ蒸着を唇なってホト
エツチングにより配線および電極１４を形成してからそ
の」二にパシペーシ１ン［１５をＣｖｉＤ （ケミカル
拳ベイバ・−Ｏデポジション）法等によｐ形成して第７
図のような完成状態とされる。After that, P8GB is placed on the surface of the board! After depositing an IJ silicon glass film 13, a contact hole is formed, and then aluminum evaporation is performed, and wiring and electrodes 14 are formed by photo-etching. 15 by CviD (Chemical Fist Beyber-O Deposition) method etc. to form the seventh
The completed state is shown in the figure.
上記実施例によれば、エミッタ領域となるＮ＋型型数散
層８下方の真性ベース領域たるＰ−型拡散層７ｂが、そ
の外側の外部ベース領域たるＰ型拡散層７ａと別個に形
成される。そのため、外部ベース領域７ａの不純物濃度
を真性ベース領域７ｂの濃度よりも高くすることができ
る。その結果、上記実施例によって得られたバイポーラ
トランジスタは、外部ベース領域７ａの抵抗が小さくな
ってベース全体の濃度が均一の場合に比べて動作速度が
向上される。According to the above embodiment, the P- type diffusion layer 7b, which is an intrinsic base region below the N+ type scattering layer 8, which is an emitter region, is formed separately from the P-type diffusion layer 7a, which is an extrinsic base region outside thereof. . Therefore, the impurity concentration of extrinsic base region 7a can be made higher than that of intrinsic base region 7b. As a result, in the bipolar transistor obtained in the above embodiment, the resistance of the external base region 7a is reduced, and the operating speed is improved compared to the case where the concentration of the entire base is uniform.
また、上記実施例においては、ポリシリコン層１２ａか
らの拡散によって真性ベース領域たるＰ−型拡散層７ｂ
およびエミッタ領域たるＮ＋型型数散層８形成されるよ
うにされているため、直接拡散させる場合に比べて真性
ベース領域（７ｂ）の接合深さとエミッタ領域（８）の
接合深さを浅くでき、かつ真性ベース領域（７ｂ）の厚
さを薄くすることができる。これによって、エミッタお
よびベースのＰＮ接合の寄生容量が小さくされ、トラン
ジスタの周波数特性が向−Ｉニされ、動作速度が速くな
る。In the above embodiment, the P-type diffusion layer 7b, which is an intrinsic base region, is formed by diffusion from the polysilicon layer 12a.
Since the N+ type scattered layer 8 serving as the emitter region is formed, the junction depth of the intrinsic base region (7b) and the junction depth of the emitter region (8) can be made shallower than in the case of direct diffusion. , and the thickness of the intrinsic base region (7b) can be reduced. This reduces the parasitic capacitance of the PN junction between the emitter and the base, improves the frequency characteristics of the transistor, and increases the operating speed.
しかも、ポリシリコン層１２ａからの拡散によって真性
ベース領域（７ｂ）とエミッタ領域（８）を形成してい
るので、ニーミッタ・ベース間の短絡が防止される。ず
なわら、ポリシリコン層１２ａを形成しないで直接べ−
・スとエミッタの拡散を行なうと、その後に行なわれる
洗浄によって酸化膜５ａが削られて酸化膜５ａとエミッ
タ領域（８）との境界が後退し、これに」：ってベース
とエミッタのＰＮ接合の端部が表面に霧出されるおそれ
がある。すると、この上に形成されるアルミ電極によっ
て、ＰＮ接合間がショーＦされてしまう。しかるに、上
記実施例によればポリシリコン層１２ａで覆われるため
酸化膜５ａの境界の後退がなくな９、エミッタ・ベース
間の短絡が防止される。また酸化膜５ａの境界の後退が
ないので、その分エミッタ領域の面積を小さく設計する
ことができ、これによって更にエミッタの寄生容量が減
少され、動作速度が向上される。Furthermore, since the intrinsic base region (7b) and the emitter region (8) are formed by diffusion from the polysilicon layer 12a, a short circuit between the neemitter and the base is prevented. However, it is possible to directly base the polysilicon layer 12a without forming it.
・When the base and emitter are diffused, the oxide film 5a is scraped by the subsequent cleaning and the boundary between the oxide film 5a and the emitter region (8) recedes. The edges of the joint may be sprayed onto the surface. Then, due to the aluminum electrode formed on this, the PN junction will be shorted. However, according to the embodiment described above, since the oxide film 5a is covered with the polysilicon layer 12a, there is no receding of the boundary of the oxide film 5a9, and a short circuit between the emitter and the base is prevented. Furthermore, since there is no recession of the boundary of the oxide film 5a, the area of the emitter region can be designed to be smaller, thereby further reducing the parasitic capacitance of the emitter and improving the operating speed.
ベース領域形成の際にエミッタ領域と々るべき部分にマ
スクとなる絶縁膜を残しておいて、選択熱拡散を行なっ
て外部ベース領域を形成してから、エミッタが形成され
るべき部分の絶縁膜を除去して選択的に熱拡散を行なっ
て真性ベース領域を形成した後、この真性ベース領域上
にエミッタ領域を形成させるようにしたので、真性ベー
ス領域と外部ベース領域を別個の工程で形成できるとい
う作用により、外部ベース領域の不純物濃度を真性ベー
ス領域の濃度よりも高くすることによって外部ベース領
域の抵抗を下げ、これによってバイポーラトランジスタ
の動作速度を向上させることができる。When forming the base region, leave an insulating film as a mask in the part where the emitter region is to be formed, perform selective thermal diffusion to form the external base region, and then film the insulating film in the part where the emitter is to be formed. After the intrinsic base region is formed by removing and selectively performing thermal diffusion, the emitter region is formed on the intrinsic base region, so the intrinsic base region and the extrinsic base region can be formed in separate steps. Due to this effect, by making the impurity concentration of the extrinsic base region higher than the concentration of the intrinsic base region, the resistance of the extrinsic base region can be lowered, thereby improving the operating speed of the bipolar transistor.
また、ベース領域形成の際にエミッタ領域となるべき部
分にマスクとなる絶縁膜を残しておいて、選択熱拡散を
行なって外部ベース領域を形成してから、この外部ベー
ス領域の上方に選択的な表面酸化を行なって比較的厚い
酸化膜を形成し、それから上記エミッタが形成されるべ
き部分の絶縁膜を除去して選択的に熱拡散を行なって真
性ベース領域を形成した後、この真性ベース領域」二に
エミッタ領域を形成させるようにしたので、エミッタ部
分の絶縁膜を除去する際に全体的にエツチングを行なっ
ても外部ベース領域」二に酸化膜を残すことができると
いう作用にょシ、簡革彦プロセス（外部ベース領域表面
の選択酸化）を追加するだけで、外部ベース領域上の酸
化膜をマスクとして真性ベース領域およびエミッタ領域
の選択的な熱拡散を行なうことができ、これによって列
部ベース領域の不純物ｆＩｋＩ＆を簡単に真性ベース領
域よシも高くすることができる。In addition, when forming the base region, an insulating film that serves as a mask is left in the part that is to become the emitter region, and after selective thermal diffusion is performed to form the external base region, a selective layer is formed above the external base region. After performing surface oxidation to form a relatively thick oxide film, then removing the insulating film in the area where the emitter is to be formed and selectively performing thermal diffusion to form an intrinsic base region, this intrinsic base Since the emitter region is formed in the region 2, even if the entire insulating film is etched in the emitter region, the oxide film can remain in the external base region 2. By simply adding the simple oxidation process (selective oxidation of the surface of the external base region), selective thermal diffusion of the intrinsic base region and emitter region can be performed using the oxide film on the external base region as a mask. The impurity fIkI& of the region can be easily made higher than that of the intrinsic base region.
さらに、ベース領吠形成の際にエミッタ領域となるべき
部分にマスクとなる絶縁膜を残しておいて、選択熱拡散
を行なって外部ベース領域を形成してから、エミッタが
形成されるべき部分の絶縁膜を除去した後ポリシリコン
層を形成し、このポリシリコン層に適当な不純物を打ち
込んで熱拡散させることにより、真性ベース領域および
エミッタ領域を形成させるようにしたので、ポリシリコ
ン層からの不純物拡散により、比較的浅くかつ薄′ い
真性ペース領域と比較的浅いエミッタ領域が形成される
という作用で、寄生容量が減少されトランジスタの動作
速度が向上されるという効果がある。Furthermore, when forming the base layer, an insulating film serving as a mask is left in the area where the emitter area is to be formed, and selective thermal diffusion is performed to form the external base area. After removing the insulating film, a polysilicon layer is formed, and an appropriate impurity is implanted into this polysilicon layer and thermally diffused to form an intrinsic base region and an emitter region, so that impurities from the polysilicon layer can be formed. Diffusion has the effect of forming a relatively shallow and thin intrinsic space region and a relatively shallow emitter region, thereby reducing parasitic capacitance and increasing the operating speed of the transistor.
以」〕本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。Although the invention made by the present inventor has been specifically explained based on examples, the present invention is not limited to the above-mentioned examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say.
たとえば、反応性イオンエツチングによってつくられた
溝に絶縁物を埋め込む、いわゆるトレンチ分離方式へも
適用できる。For example, it can be applied to a so-called trench isolation method in which an insulator is buried in a trench created by reactive ion etching.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ集積回路
におけるバイポーラトランジスタの形成技術について説
明したが、それに限定されるものではなく、たとえば、
ＭＯ８集積回路におけるバイポーラトランジスタの形成
技術などにも適用できる。In the above description, the invention made by the present inventor has mainly been described with respect to the technology for forming bipolar transistors in bipolar integrated circuits, which is the field of application behind the invention, but the invention is not limited thereto; for example,
It can also be applied to techniques for forming bipolar transistors in MO8 integrated circuits.
＃１ｃ１図は従来の半導体集積回路におけるバイポーラ
トランジスタの構成例を示す断面図、第２図〜第７回目
本発明をバイポーラ集積回路に適用した場合の一実施例
を製造工程順に示した半導体基板の景部断面図である。
１・・・半導体基板、２・・・Ｎ＋＋込層、４・・・Ｎ
型エピタキシャル層、５・・・酸化膜、６・・−コレク
タ用Ｎ＋拡散層、７ト・・Ｐ型拡散層（外部ペース領域
）、７ｂ・・・Ｐ型拡散層（真性ペース領域）、８・・
・Ｎ＋型型数散層エミッタ領域）、１１・・・絶縁膜（
８１ｍＮｎ膜） 、１２ａ、１２ｂ・・・ポリシリコン
層。#1c1 is a cross-sectional view showing an example of the configuration of a bipolar transistor in a conventional semiconductor integrated circuit, and FIGS. It is a sectional view of the landscape. 1... Semiconductor substrate, 2... N++-containing layer, 4... N
type epitaxial layer, 5... oxide film, 6... - N+ diffusion layer for collector, 7... P type diffusion layer (external space region), 7b... P type diffusion layer (intrinsic space region), 8・・・
・N+ type scattering layer emitter region), 11... Insulating film (
81mNn film), 12a, 12b... polysilicon layer.
Claims (1)
込層を形成し、その上にエピタキシャル層を形成Ｉ〜て
から絶＊ａを形成し、この絶縁膜をマスクとして選択熱
拡散によシバイポーラトランジスタのコ１／クタ領械と
ベース領域とエミッタ領域を別々に形成する半導体装置
の製造方法であって、上記ベース領域形成の際にエミッ
タ領域と表るべき部分にマスクとなる給１１Ｍ＋残して
おいで、選択熱拡散を行かって列部ベース領域を形成し
てから、上記エミッタが形成されるべき部分の絶縁膜を
除去して選択熱拡散によル真性ベース領域を形成した後
、この真性ベース領域上にエミッタ領域を形成させるよ
うにした半導体装置の製造方法。 ２、選択熱拡散を行なって外部ベース領域を形成してか
らエミッタが形成されるべき部分の絶縁膜を除去する前
に選択的に表面酸化を行なって外部ベース領域上に比較
的厚い酸化膜を形成させるようにしたとどを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。 ３、エミッタ領域が形成さＪするべき部分の絶縁膜を除
去してからポリシリコン層を形成し、このポリシリコン
層に適当Ａ不純物を打ち込んで熱拡散さぜることによシ
、真性ベース領域およびエミッタ領域を形成させるよう
にしたことを特徴とする特許請求の範囲第１項もしくは
第２項記載の半導体装置の製造方法。[Claims] 1. Semiconductor substrate. 2. Form a buried layer of a conductivity type different from that of the skeleton semiconductor substrate, form an epitaxial layer on it, form an epitaxial layer, and then form an insulating film. A method for manufacturing a semiconductor device in which a co-coupler region, a base region, and an emitter region of a bipolar transistor are separately formed by selective thermal diffusion as a mask, the method comprising forming a base region, a base region, and an emitter region of a bipolar transistor separately. After leaving the supply 11M+ as a mask in the part, perform selective thermal diffusion to form the column base region, remove the insulating film in the part where the emitter is to be formed, and form the base region by selective thermal diffusion. A method of manufacturing a semiconductor device, in which an emitter region is formed on the intrinsic base region after the region is formed. 2. Perform selective thermal diffusion to form the external base region, and then selectively perform surface oxidation to form a relatively thick oxide film on the external base region before removing the insulating film in the area where the emitter is to be formed. A method for manufacturing a semiconductor device according to claim 1, characterized in that the semiconductor device is formed. 3. After removing the insulating film in the area where the emitter region is to be formed, a polysilicon layer is formed, and an appropriate A impurity is implanted into this polysilicon layer and thermally diffused to form an intrinsic base region. 3. The method of manufacturing a semiconductor device according to claim 1, wherein an emitter region is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12771283A JPS6021568A (en) | 1983-07-15 | 1983-07-15 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12771283A JPS6021568A (en) | 1983-07-15 | 1983-07-15 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6021568A true JPS6021568A (en) | 1985-02-02 |
Family
ID=14966838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12771283A Pending JPS6021568A (en) | 1983-07-15 | 1983-07-15 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021568A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076166A (en) * | 1983-10-03 | 1985-04-30 | Rohm Co Ltd | Semiconductor device and manufacture thereof |
| JPS60160164A (en) * | 1983-10-15 | 1985-08-21 | Rohm Co Ltd | Semiconductor device and manufacture thereof |
| JPS6489364A (en) * | 1987-09-29 | 1989-04-03 | Sharp Kk | Manufacture of bipolar semiconductor integrated circuit device |
-
1983
- 1983-07-15 JP JP12771283A patent/JPS6021568A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076166A (en) * | 1983-10-03 | 1985-04-30 | Rohm Co Ltd | Semiconductor device and manufacture thereof |
| JPS60160164A (en) * | 1983-10-15 | 1985-08-21 | Rohm Co Ltd | Semiconductor device and manufacture thereof |
| JPH0362014B2 (en) * | 1983-10-15 | 1991-09-24 | Rohm Kk | |
| JPS6489364A (en) * | 1987-09-29 | 1989-04-03 | Sharp Kk | Manufacture of bipolar semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630359B2 (en) | Bipolar transistor manufacturing method | |
| US6352901B1 (en) | Method of fabricating a bipolar junction transistor using multiple selectively implanted collector regions | |
| JPS6252963A (en) | Manufacture of bipolar transistor | |
| JPH0241170B2 (en) | ||
| JPH065706B2 (en) | Method for manufacturing BiCMOS device | |
| JPS6021568A (en) | Manufacture of semiconductor device | |
| JP2504567B2 (en) | Method for manufacturing semiconductor device | |
| JPH0465528B2 (en) | ||
| KR100408000B1 (en) | Method for Forming Semiconductor Device | |
| JP2633559B2 (en) | Method for manufacturing bipolar CMOS semiconductor device | |
| JPH025428A (en) | Manufacture of semiconductor device | |
| JP3212598B2 (en) | Method of manufacturing circuit including bipolar transistor and CMOS transistor | |
| US6162695A (en) | Field ring to improve the breakdown voltage for a high voltage bipolar device | |
| JPS6020570A (en) | Manufacture of semiconductor device | |
| JPH0250475A (en) | Manufacturing process of insulated vertical super beta bipolar transistor | |
| JPS60136372A (en) | Manufacture of semiconductor device | |
| JPH10294321A (en) | Lateral p-n-p transistor and manufacture thereof | |
| JP2969846B2 (en) | Method for manufacturing BiCMOS integrated circuit device | |
| JPS60257572A (en) | Manufacture of semiconductor device | |
| JPS60211867A (en) | Semiconductor device and manufacture thereof | |
| JP4213298B2 (en) | Manufacturing method of semiconductor device | |
| JPS6346582B2 (en) | ||
| JPH0574794A (en) | Semiconductor device and manufacture thereof | |
| JPH0621077A (en) | Semiconductor device and manufacture thereof | |
| JPH03203333A (en) | Semiconductor device and manufacture thereof |