JPS60209780A - 液晶表示体の製造方法 - Google Patents
液晶表示体の製造方法Info
- Publication number
- JPS60209780A JPS60209780A JP59067151A JP6715184A JPS60209780A JP S60209780 A JPS60209780 A JP S60209780A JP 59067151 A JP59067151 A JP 59067151A JP 6715184 A JP6715184 A JP 6715184A JP S60209780 A JPS60209780 A JP S60209780A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- substrate
- terminal
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、液晶表示体の製造方法に係わり、特に液晶表
示体に使用される、素子基板の素子の静電気に対する保
護構造に関する。
示体に使用される、素子基板の素子の静電気に対する保
護構造に関する。
従来・素子基板を用いた液晶表示体は、液晶表示体構造
工程中に発生する、静電気による素子の破壊を防止する
ために、素子基板の製造工程で、第１図に示すように、
データｍ３′と、選択線２′とを短絡させるパターニン
グを行なっていた。
工程中に発生する、静電気による素子の破壊を防止する
ために、素子基板の製造工程で、第１図に示すように、
データｍ３′と、選択線２′とを短絡させるパターニン
グを行なっていた。
第１図に示す構造において、基板７上に形成された素子
１は、選択線２′を通して、選択端子２とつながり、ま
たデータ線３′を通して、データ端子３とつながってい
る。さらに、選択端子２、およびデータ端子３は、短絡
端子６によって、全て短絡している。この素子基板上に
配向処理を施し、電極が形成されて配向処理の施された
対向基板を貼り合わせる。その後、液晶を封じ込め、最
後に短絡端子を切り離すことによって、液晶表示体が完
成する。液晶表示体の重要な品質特性である素子の電気
特性は、短絡端子が切り離され、液晶表示体が完成して
からでないと、測定できない。
１は、選択線２′を通して、選択端子２とつながり、ま
たデータ線３′を通して、データ端子３とつながってい
る。さらに、選択端子２、およびデータ端子３は、短絡
端子６によって、全て短絡している。この素子基板上に
配向処理を施し、電極が形成されて配向処理の施された
対向基板を貼り合わせる。その後、液晶を封じ込め、最
後に短絡端子を切り離すことによって、液晶表示体が完
成する。液晶表示体の重要な品質特性である素子の電気
特性は、短絡端子が切り離され、液晶表示体が完成して
からでないと、測定できない。
従来、このような製造方法で、液晶表示体の製造を行な
っていたため、不良の素子基板にも対向基板を貼り合わ
せねばならず、液晶表示体のコストの増加、および、製
造歩留りの低下という問題点が生じた。
っていたため、不良の素子基板にも対向基板を貼り合わ
せねばならず、液晶表示体のコストの増加、および、製
造歩留りの低下という問題点が生じた。
本発明は、上記問題点を除去するために、素子基板完成
後、素子の電気特性を測定し、不良の素子基板を除去し
、良品の素子基板上のデータ線と選択線とを短絡させる
方法を提供することを目的とする。
後、素子の電気特性を測定し、不良の素子基板を除去し
、良品の素子基板上のデータ線と選択線とを短絡させる
方法を提供することを目的とする。
第２図は本発明によって、素子１の電気特性を測定して
いる図である。また第６図は、本発明によって、データ
線と選択線とを短絡した状態を示した図である０ まず、第２図によって、素子の電気特性測定法について
説明する。素子基板が完成した時には、選択Ｍ ２’を
結ぶ選択端子２、およびデータ線３′を結ぶデータ端子
３は、切り離されており、素子１は独立している。従っ
て、測定用端子４を、選択端子２・およびデータ端子６
に当てることにより、測定器５によって、電気特性を測
定することができる。この工程で、素子基板の良品、不
良品の判定がなされ、液晶表示装置組立工程へは、不良
品の素子は流れないことになる。
いる図である。また第６図は、本発明によって、データ
線と選択線とを短絡した状態を示した図である０ まず、第２図によって、素子の電気特性測定法について
説明する。素子基板が完成した時には、選択Ｍ ２’を
結ぶ選択端子２、およびデータ線３′を結ぶデータ端子
３は、切り離されており、素子１は独立している。従っ
て、測定用端子４を、選択端子２・およびデータ端子６
に当てることにより、測定器５によって、電気特性を測
定することができる。この工程で、素子基板の良品、不
良品の判定がなされ、液晶表示装置組立工程へは、不良
品の素子は流れないことになる。
次に第３図によって、選択端子２、およびデータ端子３
の短絡について説明する。素子基板は、液晶表示体製造
工程で、静電気による素子の破壊を防止するために、選
択端子２、およびデータ端子３を、無電解メッキ法によ
る金属薄膜か、あるいは導伝性樹脂の印刷によって得ら
れる短絡端子６を形成する。その後、この素子基板上に
配向処理を施し、電極が形成されて、配向処理の施され
た対向基板を貼り合わせる。さらに、液晶を封じ込め、
最後に、短絡端子を切り離す。または、エツチング液や
剥離液によって、短絡端子のみを除去しても良い。
の短絡について説明する。素子基板は、液晶表示体製造
工程で、静電気による素子の破壊を防止するために、選
択端子２、およびデータ端子３を、無電解メッキ法によ
る金属薄膜か、あるいは導伝性樹脂の印刷によって得ら
れる短絡端子６を形成する。その後、この素子基板上に
配向処理を施し、電極が形成されて、配向処理の施され
た対向基板を貼り合わせる。さらに、液晶を封じ込め、
最後に、短絡端子を切り離す。または、エツチング液や
剥離液によって、短絡端子のみを除去しても良い。
本発明によって、素子基板の電気特性の測定が可能にな
り、表示体製造工程に移る前に、不良の素子基板を振り
分けることができるようになった。
り、表示体製造工程に移る前に、不良の素子基板を振り
分けることができるようになった。
従って、液晶表示体のコストが低減し、また製造歩留り
が向上する等の効果が期待できる。また・短絡端子は、
選択端子、およびデータ端子上に形成すれば良く、短絡
端子のための特別な領域を必要としないので、表示面積
を広くすることができる。さらに、無電解メッキや、導
伝性樹脂の印刷により、大量生産が可能で、工程のコス
トは安く、工程が簡単であることから、歩留りは高くす
ることが可能である・ 以上のように、本発明の液晶表示体の製造方法は、素子
基板完成後、短絡端子を形成するために素子の１ｉｔ気
特性の測定を可能にし、従がって、液晶表示体のコスト
が低減し、工程歩留りが向上する等の効果が期待できる
。
が向上する等の効果が期待できる。また・短絡端子は、
選択端子、およびデータ端子上に形成すれば良く、短絡
端子のための特別な領域を必要としないので、表示面積
を広くすることができる。さらに、無電解メッキや、導
伝性樹脂の印刷により、大量生産が可能で、工程のコス
トは安く、工程が簡単であることから、歩留りは高くす
ることが可能である・ 以上のように、本発明の液晶表示体の製造方法は、素子
基板完成後、短絡端子を形成するために素子の１ｉｔ気
特性の測定を可能にし、従がって、液晶表示体のコスト
が低減し、工程歩留りが向上する等の効果が期待できる
。
第１図は、従来の素子基板の短絡端子図。
第２図は、本発明の素子基板の素子の電気特性測定図。
第３図は、本発明の素子基板の短絡端子図を示す０
１・・・・素子
２・・・・選択電極
２′ ・・・・選択線
３・・・・・・データ１−１尤極
３′・・・・・データ線
４・・・・・測定用端子
５・・・・・・電気特性測定器
６・・・・・短絡端子
７・・・・素子基板
８・・・・・・し・［素電極
以 上
出願人 株式会社諏訪精工舎
代理人 弁理士 最上 務
Claims (2)
- （１）複数本のデータ線と、複数本の選択線とをマトリ
クス状に配置し、それらの交点に半導体素子、あるいは
非線形素子、及び画素電極を設けた素子基板と、少なく
とも一部に透明電極を形成した対向基板と、それらの基
板間に封じ込めた液晶とからなる液晶表示体の製造方法
において、前記素子基板の製作が終了した後、該基板の
データ線と選択線とを電気的に短絡し、その後対向基板
と貼り合わせ、液晶を封じ込め、次に前記電気的短絡を
切り離すことを特徴とする液晶表示体の製造方法。 - （２） データ線と、選択線との電気的な短絡を、無電
解メッキによる金属薄膜か、もしくは導伝性樹脂の印刷
によって得ることを特徴とする特許請求の範囲第１項記
載の液晶表示体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067151A JPS60209780A (ja) | 1984-04-04 | 1984-04-04 | 液晶表示体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59067151A JPS60209780A (ja) | 1984-04-04 | 1984-04-04 | 液晶表示体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60209780A true JPS60209780A (ja) | 1985-10-22 |
Family
ID=13336614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59067151A Pending JPS60209780A (ja) | 1984-04-04 | 1984-04-04 | 液晶表示体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60209780A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01289919A (ja) * | 1988-05-17 | 1989-11-21 | Mitsubishi Electric Corp | 表示装置の製造方法 |
| US4940934A (en) * | 1987-10-15 | 1990-07-10 | Matsushita Electric Industrial Co., Ltd. | Method of electrically testing active matrix substrate |
-
1984
- 1984-04-04 JP JP59067151A patent/JPS60209780A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4940934A (en) * | 1987-10-15 | 1990-07-10 | Matsushita Electric Industrial Co., Ltd. | Method of electrically testing active matrix substrate |
| JPH01289919A (ja) * | 1988-05-17 | 1989-11-21 | Mitsubishi Electric Corp | 表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
| JPH025375A (ja) | 電子部品の実装方法 | |
| JP2000321591A (ja) | 液晶表示装置 | |
| US4832455A (en) | Liquid crystal apparatus having an anisotropic conductive layer between the lead electrodes of the liquid crystal device and the circuit board | |
| JPH0540274A (ja) | 液晶装置 | |
| JP2002090424A (ja) | マトリクスアレイ基板 | |
| JP3202525B2 (ja) | 電気回路基板及びそれを備えた表示装置 | |
| JPH04216589A (ja) | 電子回路の接続構造 | |
| JPS60209780A (ja) | 液晶表示体の製造方法 | |
| JPH05323354A (ja) | 液晶表示装置 | |
| JPH05341246A (ja) | マトリクス型表示素子の製造方法 | |
| EP0762137A2 (en) | Liquid crystal display and testing method thereof | |
| JPH05273572A (ja) | パネルの実装方法および実装構造 | |
| JP2676973B2 (ja) | 液晶表示装置の製造方法 | |
| JP2001264794A (ja) | 液晶表示装置の製造方法 | |
| US5482173A (en) | Manufacturing method of forming a passivation layer in a liquid crystal display device | |
| US4050787A (en) | Electrooptic display device | |
| JPH06152112A (ja) | 回路の接続方法 | |
| JPH02171724A (ja) | 液晶表示素子の端子接続方法 | |
| JPH117038A (ja) | 液晶表示装置、並びにこの液晶表示装置の製造方法 | |
| JPH10301138A (ja) | 液晶表示装置 | |
| JPS58122586A (ja) | 液晶表示装置 | |
| JPS6039617A (ja) | 液晶表示素子の外部取り出し端子構造 | |
| JPH08179345A (ja) | 液晶表示パネルの製造方法 | |
| JPH10253978A (ja) | 液晶表示装置 |