JPS6020767B2 - 情報探索機能を有する電子計算機 - Google Patents
情報探索機能を有する電子計算機Info
- Publication number
- JPS6020767B2 JPS6020767B2 JP50076782A JP7678275A JPS6020767B2 JP S6020767 B2 JPS6020767 B2 JP S6020767B2 JP 50076782 A JP50076782 A JP 50076782A JP 7678275 A JP7678275 A JP 7678275A JP S6020767 B2 JPS6020767 B2 JP S6020767B2
- Authority
- JP
- Japan
- Prior art keywords
- list
- information
- address
- register
- pointer area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/901—Indexing; Data structures therefor; Storage structures
- G06F16/9024—Graphs; Linked lists
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Devices For Executing Special Programs (AREA)
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明はディジタル電子計算機に関し、特に、ディジタ
ル電子計算機のオペレーティングシステム等における主
記憶装置内の情報を探索する機能を備えた電子計算機に
関する。
ル電子計算機のオペレーティングシステム等における主
記憶装置内の情報を探索する機能を備えた電子計算機に
関する。
一般に、電子計算機のオペレーティングシステム等にお
いては、タスク、ステータスメッセージをはじめ数多く
の待行列が存在する。
いては、タスク、ステータスメッセージをはじめ数多く
の待行列が存在する。
１これら待行列の中から特定の情報を効率良く探索し、
抽出（ロケート）することは計算機システムの処理効率
を向上させる上で重要である。
抽出（ロケート）することは計算機システムの処理効率
を向上させる上で重要である。
タ 従来、主記憶装置内の侍行列の探索操作はロード、
比較、分岐等の動作を行なう諸命令を細合せて遂行する
のが普通である。
比較、分岐等の動作を行なう諸命令を細合せて遂行する
のが普通である。
したがって、この方法では諸命令を探索操作の都度、絹
合せる必要があるため、計算機システムにおけるサービ
ス性が０悪く、処理効率の向上も図り難い。特に、探索
操作のための実行ループ回数が多くなると、実行ループ
回数の少ない場合に比較して、探索操作時間が著しく増
加するという欠点がある。また、実際の探索操作におい
ても、待行列内のク任意のストリングデータを指定する
こと並びにベースレジスタを利用して、主記憶装置内の
アドレ・スと待行列構成要素（リスト）に対するポィン
タ指定フィールドとの相対分（オフセット）とから、待
行列内の任意のデータを効果的に指定することは容易で
はない。
合せる必要があるため、計算機システムにおけるサービ
ス性が０悪く、処理効率の向上も図り難い。特に、探索
操作のための実行ループ回数が多くなると、実行ループ
回数の少ない場合に比較して、探索操作時間が著しく増
加するという欠点がある。また、実際の探索操作におい
ても、待行列内のク任意のストリングデータを指定する
こと並びにベースレジスタを利用して、主記憶装置内の
アドレ・スと待行列構成要素（リスト）に対するポィン
タ指定フィールドとの相対分（オフセット）とから、待
行列内の任意のデータを効果的に指定することは容易で
はない。
さらに、複雑なデータ構造をもつ待行列の探索操作に対
する拡張性も充分ではない。本発明の目的は既存のディ
ジタル電子計算機の論理構造を大きく変更することなく
、待行列を形成する情報の探索操作を容易に行なえる情
報探索機能を備えた電子計算機を提供することである。
する拡張性も充分ではない。本発明の目的は既存のディ
ジタル電子計算機の論理構造を大きく変更することなく
、待行列を形成する情報の探索操作を容易に行なえる情
報探索機能を備えた電子計算機を提供することである。
本発明の他の目的は複雑なデータ構造をもつ情報をも探
索できる電子計算機を提供することである。本発明によ
ればオペレーティングシステム等における情報の探索操
作に対し、統合化された画一的な抽出（ＬＯＣＡＴＥ）
／挿入（ＬＩＮＫ）／削除（ＤＥＬ州Ｋ）の機能をもつ
命令を導入し、一命令の機能で待行列の探索操作を遂行
するため、数種の命令を絹合せて遂行する従来の探索操
作に比べて、命令の解読時間等のオーバヘツドを節減し
、探索操作を高速化・高機能化することができる。
索できる電子計算機を提供することである。本発明によ
ればオペレーティングシステム等における情報の探索操
作に対し、統合化された画一的な抽出（ＬＯＣＡＴＥ）
／挿入（ＬＩＮＫ）／削除（ＤＥＬ州Ｋ）の機能をもつ
命令を導入し、一命令の機能で待行列の探索操作を遂行
するため、数種の命令を絹合せて遂行する従来の探索操
作に比べて、命令の解読時間等のオーバヘツドを節減し
、探索操作を高速化・高機能化することができる。
さらに、この命令機能の実現に際し、既存の論理構造と
同じアドレス指定方式を採用することができるので、ハ
ードウェアロジックも共通な部分が多く、既存の論理構
造に組込むことも容易である。本発明の電子計算機は、
互いに連鎖関係を持つ情報列中の各情報を格納するデー
タ領域および前記情報列に関するポィンタを格納するポ
ィンタ領域とを備えたりストを複数含む記憶装置と、前
記連鎖関係を持つ情報列を格納したりストのうち、特定
のリストのポィン夕領域を指示するハードウエアレジス
タと、前記情報列の格納位置のベースアドレスを指定す
るベースレジスタと、命令保持レジスタとを備二し、前
記命令保持レジス夕には前記ハードウェアレジスタを指
定するフィールド、前記リスト内のポィンタ領域から各
リスト内の情報までの相対的なアドレスを与える相対ア
ドレスフィールド、および前記ベースレジスタを指示す
るフィールドおよび、探索動作に関する必要な条件を保
持するフィールドを有する特定命令が保持され、かつ、
前記各リストのポィンタ領域には後続するりストのポィ
ンタ領域のアドレスが記憶保持されており、前記特定命
令が前記命令保持レジス外こ保持されると、前記特定の
リストのポィンタ領域のアドレスが前記ハードウェアレ
ジスタによって指示され、当該ポィンタ領域のアドレス
値を基準にして取られる前記相対アドレスフィールドの
内容と前記ベースレジスタの内容とから前記記憶装置内
に格納される前記特定リスト内の情報が抽出されるとと
もに、当該特定リスト内のポィンタ領域から後続リスト
のポィンタ領域のアドレスが読出され、後続リストの情
報に対する探索動作が単一の特定命令で順次行なえるこ
とを特徴とする。
同じアドレス指定方式を採用することができるので、ハ
ードウェアロジックも共通な部分が多く、既存の論理構
造に組込むことも容易である。本発明の電子計算機は、
互いに連鎖関係を持つ情報列中の各情報を格納するデー
タ領域および前記情報列に関するポィンタを格納するポ
ィンタ領域とを備えたりストを複数含む記憶装置と、前
記連鎖関係を持つ情報列を格納したりストのうち、特定
のリストのポィン夕領域を指示するハードウエアレジス
タと、前記情報列の格納位置のベースアドレスを指定す
るベースレジスタと、命令保持レジスタとを備二し、前
記命令保持レジス夕には前記ハードウェアレジスタを指
定するフィールド、前記リスト内のポィンタ領域から各
リスト内の情報までの相対的なアドレスを与える相対ア
ドレスフィールド、および前記ベースレジスタを指示す
るフィールドおよび、探索動作に関する必要な条件を保
持するフィールドを有する特定命令が保持され、かつ、
前記各リストのポィンタ領域には後続するりストのポィ
ンタ領域のアドレスが記憶保持されており、前記特定命
令が前記命令保持レジス外こ保持されると、前記特定の
リストのポィンタ領域のアドレスが前記ハードウェアレ
ジスタによって指示され、当該ポィンタ領域のアドレス
値を基準にして取られる前記相対アドレスフィールドの
内容と前記ベースレジスタの内容とから前記記憶装置内
に格納される前記特定リスト内の情報が抽出されるとと
もに、当該特定リスト内のポィンタ領域から後続リスト
のポィンタ領域のアドレスが読出され、後続リストの情
報に対する探索動作が単一の特定命令で順次行なえるこ
とを特徴とする。
以下、図面を参照して本発明を詳細に説明する。
第１図Ａは従来の情報探索操作を説明するための図であ
り、ここでは一般的な絹状の待行列を簡略化している。
り、ここでは一般的な絹状の待行列を簡略化している。
第１図Ａでは、待行列構成要素（リスト）ａ，ｂ……ｆ
が３つの独立な待行列ａ→ｂ→ｃ→、ｅ→ｂ→ｄ→、ｆ
→ｂ→を形成している。リストｂの斜線で示す任意のス
トリングデ−夕が待行列（リスト）内の謙出すべき情報
であるものとする。従来の情報探索操作は実線で示すよ
うに待行列の各ポィンタがリストの先頭を指示する形で
行なわれる。より具体的に示せば 待行列ａ→ｂ→ｄのリストｂから情報を抽出する場合、
リストａに関する処理動作後、リストａのポィンタ領域
からポィンタＡＨａが命令にしたがって読み出され、リ
ストｂの先頭アドレスが指示される。
が３つの独立な待行列ａ→ｂ→ｃ→、ｅ→ｂ→ｄ→、ｆ
→ｂ→を形成している。リストｂの斜線で示す任意のス
トリングデ−夕が待行列（リスト）内の謙出すべき情報
であるものとする。従来の情報探索操作は実線で示すよ
うに待行列の各ポィンタがリストの先頭を指示する形で
行なわれる。より具体的に示せば 待行列ａ→ｂ→ｄのリストｂから情報を抽出する場合、
リストａに関する処理動作後、リストａのポィンタ領域
からポィンタＡＨａが命令にしたがって読み出され、リ
ストｂの先頭アドレスが指示される。
この状態で、たとえば読み出すべき情報のリストｂの先
頭アドレスからの相対アドレスが次の命令によって指定
される。
頭アドレスからの相対アドレスが次の命令によって指定
される。
相対アドレスと先頭アドレスとはさらに次の命令によっ
てアドレス演算されて、読み出すべき情報のアドレスが
指定され、当該アドレスから情報が読み出される。読み
出された情報が目的とする情報か否かが後続する比較命
令等によって決定される。目的とする情報でなければ、
後続するりストｄに関して、同様な動作が行なわれる。
てアドレス演算されて、読み出すべき情報のアドレスが
指定され、当該アドレスから情報が読み出される。読み
出された情報が目的とする情報か否かが後続する比較命
令等によって決定される。目的とする情報でなければ、
後続するりストｄに関して、同様な動作が行なわれる。
上述したように、１つのりスト内の情報を抽出するのに
複数の命令が必要であり、一連の待行列内の情報を順次
探索していくには命令解読等をはじめ本線作では著しく
時間がかかる。
複数の命令が必要であり、一連の待行列内の情報を順次
探索していくには命令解読等をはじめ本線作では著しく
時間がかかる。
さらに、待行列毎にリスト内の次のりストの先頭を指示
し、直接次のｉＪストのポィンタフィールドを指定しな
いポィンタ領域がリストｂのＣ批，ＡＨｂ，ＢＨｂで示
すように互いに異なった位置にある。
し、直接次のｉＪストのポィンタフィールドを指定しな
いポィンタ領域がリストｂのＣ批，ＡＨｂ，ＢＨｂで示
すように互いに異なった位置にある。
したがって、各リストの情報が抽出された後、再度リス
トの先頭アドレスを参照して待行列に応じたポィンタ領
域のアドレスを計算する必要がある。第１図Ｂに示す本
発明に係る情報探索方式では、各リストａ〜ｆのポィン
タ領域に前記従来例における次のＩＪストの先頭アドレ
スに代えて、後続するりストのポィンタ領域を直接指示
するポィソタを格納している。
トの先頭アドレスを参照して待行列に応じたポィンタ領
域のアドレスを計算する必要がある。第１図Ｂに示す本
発明に係る情報探索方式では、各リストａ〜ｆのポィン
タ領域に前記従来例における次のＩＪストの先頭アドレ
スに代えて、後続するりストのポィンタ領域を直接指示
するポィソタを格納している。
このため、後続するりストのポィンタ領域を指示する操
作を簡略化できる。例えば、待行列ａ−ｂ−ｃを形成す
るりストａのポィンタ領域ＡＰａには、次のＩＪストｂ
のポィンタ領域Ａｐｂのアドレスがポィンタとして格納
され、かつ、ポィンタ領域ＡＰｂには後続するりストｃ
のポィンタ領域Ａ′Ｐｃのアドレスがポィンタとして格
納されている。同様に、リストｅおよびｆのポィンタ領
域８ｐｅおよび〇Ｐｆにはリストｂのポィンタ領域Ｂ′
ＰｂおよびＣ′Ｐｂのアドレスが格納されている。この
ような形式で後続するりストのポィン夕領域を直接指示
するポィン夕を格納しておけば後続するりストのポィン
タを指示する際、前述のようなアドレス演算を行なう必
要がなくなる。
作を簡略化できる。例えば、待行列ａ−ｂ−ｃを形成す
るりストａのポィンタ領域ＡＰａには、次のＩＪストｂ
のポィンタ領域Ａｐｂのアドレスがポィンタとして格納
され、かつ、ポィンタ領域ＡＰｂには後続するりストｃ
のポィンタ領域Ａ′Ｐｃのアドレスがポィンタとして格
納されている。同様に、リストｅおよびｆのポィンタ領
域８ｐｅおよび〇Ｐｆにはリストｂのポィンタ領域Ｂ′
ＰｂおよびＣ′Ｐｂのアドレスが格納されている。この
ような形式で後続するりストのポィン夕領域を直接指示
するポィン夕を格納しておけば後続するりストのポィン
タを指示する際、前述のようなアドレス演算を行なう必
要がなくなる。
このことは、１つのＩＪスト内の情報探索から次のＩＪ
ストのポィンタの指示までの操作を簡潔化し単一命令に
よって行なえることを意味している。上記の点を考慮し
て、本発明は、待行列の抽出（ＬＯＣＡＴＥ）、挿入（
ＬＩＮＫ）、削除（ＤＥＬｌＮＫ）等の探索操作を統合
化し、画一的な命令機能として実現することにより処理
効率の向上を図っている。
ストのポィンタの指示までの操作を簡潔化し単一命令に
よって行なえることを意味している。上記の点を考慮し
て、本発明は、待行列の抽出（ＬＯＣＡＴＥ）、挿入（
ＬＩＮＫ）、削除（ＤＥＬｌＮＫ）等の探索操作を統合
化し、画一的な命令機能として実現することにより処理
効率の向上を図っている。
待行列の探索操作において、抽出（ロケート）命令ＬＯ
ＣＡＴＥには次の情報が入力として必要である。
ＣＡＴＥには次の情報が入力として必要である。
すなわち、待行列内の要素内のデータの位置（Ｏｆｆｓ
ｅｔ）、待行列内の要素の比較値（Ｖａｌｕｅ）、マス
ク、探索のための比較条件、待行列構成要素（リスト）
のポィンタフィール日こ対するポィンタ（ＰＴＲ：ポィ
ンタレジスタ）、探索操作を停止させるストッパー（探
索操作停止表示子）が必要である。このうち、探索のた
めの比較条件は命令語内に入れ、ＰＴＲは汎用レジスタ
ＧＲを指定することが可能でさる。第２ａ図は前述した
ようなことを考慮した探索命令、ここでは抽出命令ＬＯ
ＣＡＴＥを示す図である。
ｅｔ）、待行列内の要素の比較値（Ｖａｌｕｅ）、マス
ク、探索のための比較条件、待行列構成要素（リスト）
のポィンタフィール日こ対するポィンタ（ＰＴＲ：ポィ
ンタレジスタ）、探索操作を停止させるストッパー（探
索操作停止表示子）が必要である。このうち、探索のた
めの比較条件は命令語内に入れ、ＰＴＲは汎用レジスタ
ＧＲを指定することが可能でさる。第２ａ図は前述した
ようなことを考慮した探索命令、ここでは抽出命令ＬＯ
ＣＡＴＥを示す図である。
以下、括弧つきの英文字記号はその英文字記号のレジス
タ又はフィールドの内容を示すものとする。第２ａ図を
参照すると、この抽出命令（ＬＯＣＡＴＥ）、は命令コ
ードのＯＰ、オペランドＡおよびオペランドＢを有し、
命令コードＯＰの一部で探索のための比較条件（例；Ｈ
ＩＧＨ、ｍＧＨ／ＥＱＵＡＬ、ＥＱＵＡＬ、ＬＯＷ、Ｌ
ＯＷ／ＥＱＵＡＬ、ＨＩＧＨＴ、ＬＯＷＥＳＴ）が設定
される。オペランドＢにおいては探索される待行列の要
素内のデータの位置が指定され、他方、オペランドＡに
おいてはその要素にマスク操作を施し、規定された値（
Ｖａｌ雌）と比較を行なう。第２図は本発明の侍行列探
索操作方式を説明するための図であり、ここでは、抽出
（ＬＯＣＡＴＥ）機能の概要を示している。
タ又はフィールドの内容を示すものとする。第２ａ図を
参照すると、この抽出命令（ＬＯＣＡＴＥ）、は命令コ
ードのＯＰ、オペランドＡおよびオペランドＢを有し、
命令コードＯＰの一部で探索のための比較条件（例；Ｈ
ＩＧＨ、ｍＧＨ／ＥＱＵＡＬ、ＥＱＵＡＬ、ＬＯＷ、Ｌ
ＯＷ／ＥＱＵＡＬ、ＨＩＧＨＴ、ＬＯＷＥＳＴ）が設定
される。オペランドＢにおいては探索される待行列の要
素内のデータの位置が指定され、他方、オペランドＡに
おいてはその要素にマスク操作を施し、規定された値（
Ｖａｌ雌）と比較を行なう。第２図は本発明の侍行列探
索操作方式を説明するための図であり、ここでは、抽出
（ＬＯＣＡＴＥ）機能の概要を示している。
第２図を参照すると、汎用レジスタＧＲ２０、ベースレ
ジスタＢＲ３０、主記憶装置ＭＭ４０及び命令を保持す
るレジスタ１０とが備えられ、主記憶装置ＭＭ４川こは
第１図Ａの点線で示す形式で表現された待行列構成要素
（リスト）４１および４２が格納されている。２図にお
いて、汎用レジスタＧＲ２０のうち、命令語のＰＴＲ１
５で指定された汎用レジスタ２１には侍行列構成要素（
リスト）のポインタフイールドのアドレスが入っており
、探索される待行列構成要素（リスト）４２内の一要素
（情報）はポィンタフィールドからの相対アドレス（Ｏ
ｆｆｓｅｔ）１６でその位置が指定される。
ジスタＢＲ３０、主記憶装置ＭＭ４０及び命令を保持す
るレジスタ１０とが備えられ、主記憶装置ＭＭ４川こは
第１図Ａの点線で示す形式で表現された待行列構成要素
（リスト）４１および４２が格納されている。２図にお
いて、汎用レジスタＧＲ２０のうち、命令語のＰＴＲ１
５で指定された汎用レジスタ２１には侍行列構成要素（
リスト）のポインタフイールドのアドレスが入っており
、探索される待行列構成要素（リスト）４２内の一要素
（情報）はポィンタフィールドからの相対アドレス（Ｏ
ｆｆｓｅｔ）１６でその位置が指定される。
ＯＢＲ１ ４は相対アドレス（Ｏｆｆｓｅｔ）１ ６の
実際のベースを移動させるためのベースレジスタ３１を
指定するフィールドである。なお、これら相対アドレス
フイールドおよびベースレジスタフイールドを一般の他
のデータ処理命令語と同じ長さにす夕れば、ハードウェ
アの論理構成を簡略化することができる。こうして、指
定された待行列構成要素（リスト）４２内の一要素は命
令語内で規定される探索のための比較条件のもとで、比
較値（Ｖａｌｕｅ）１０２と比較操作Ｃｏされる。
実際のベースを移動させるためのベースレジスタ３１を
指定するフィールドである。なお、これら相対アドレス
フイールドおよびベースレジスタフイールドを一般の他
のデータ処理命令語と同じ長さにす夕れば、ハードウェ
アの論理構成を簡略化することができる。こうして、指
定された待行列構成要素（リスト）４２内の一要素は命
令語内で規定される探索のための比較条件のもとで、比
較値（Ｖａｌｕｅ）１０２と比較操作Ｃｏされる。
このとき、待行列構成要素（リスト）４２内の一要素に
対し、マスク操作ＭＫを施すことが可能であり、マスク
（Ｎねｓｋ）１３でセットされているビットフイール日
こついては比較されない。
対し、マスク操作ＭＫを施すことが可能であり、マスク
（Ｎねｓｋ）１３でセットされているビットフイール日
こついては比較されない。
以上は、ｌｍｌｌの値が雲即ち（ｌｍ）ｏ：３＝０００
Ｑ（ビット０〜３の４ビットの２進表示）のときであり
、このときには待行列構成要素（リスト）内の一要素に
対し、１バイト単位の探索操作が施される。
Ｑ（ビット０〜３の４ビットの２進表示）のときであり
、このときには待行列構成要素（リスト）内の一要素に
対し、１バイト単位の探索操作が施される。
（ｌｍ）ｏ：３＝０００仏のとき、汎用レジスタ番号が
ｌｍｌｌの値により指定され、これにより、３バイトま
でのデータ長をもつ要素の探索操作が可能となる。Ｖａ
ｌｕｅ、Ｍａｓｋはｌｍｌ ｌの値で指定された汎用レ
ジスタの内容の上、下半部をそれぞれ命令語内の該当フ
ィールドと結合させることにより定められる。
ｌｍｌｌの値により指定され、これにより、３バイトま
でのデータ長をもつ要素の探索操作が可能となる。Ｖａ
ｌｕｅ、Ｍａｓｋはｌｍｌ ｌの値で指定された汎用レ
ジスタの内容の上、下半部をそれぞれ命令語内の該当フ
ィールドと結合させることにより定められる。
尚、（ｌｍ）ｏ：３ ＝０００仏のときと同様にマスク
を用いることにより、任意のストリングを探索すること
ができる。いま、上述した命令を用いて、リスト４２内
の−要素が読み出され、比較動作の結果、読出された情
報が目的とする情報でない場合、リスト４２内のポィン
タフィールド（領域）内のポィンタが通常の情報探索操
作の場合と同様にして読み出される。
を用いることにより、任意のストリングを探索すること
ができる。いま、上述した命令を用いて、リスト４２内
の−要素が読み出され、比較動作の結果、読出された情
報が目的とする情報でない場合、リスト４２内のポィン
タフィールド（領域）内のポィンタが通常の情報探索操
作の場合と同様にして読み出される。
リスト４２内のポィンタは次のＩＪスト（図示せず）の
ポインタフィールドのアドレスを格納しているから、こ
のアドレスを用いて次のりスト内の情報を直接アクセス
できる。このとき、待行列毎にベースレジスタフィール
ド（ＢＲ）１４および相対アドレス（仇ｆｓｅｔ）１６
の値が定まっていれば、単一の命令を命令レジスター０
‘こロードするだけで一連のリストを順次探索し、目的
の情報を抽出できる。また、探索操作はストッパーを検
出した時点で停止する。一方、複雑なデータ構造および
属性を有する待行列の要素については簡易型データ記述
子（ストラクタ：持公昭５７−４６５７６号、特許１１
５７３９５び号明細書参照）を用いて、その要素を間接
的に記述する。
ポインタフィールドのアドレスを格納しているから、こ
のアドレスを用いて次のりスト内の情報を直接アクセス
できる。このとき、待行列毎にベースレジスタフィール
ド（ＢＲ）１４および相対アドレス（仇ｆｓｅｔ）１６
の値が定まっていれば、単一の命令を命令レジスター０
‘こロードするだけで一連のリストを順次探索し、目的
の情報を抽出できる。また、探索操作はストッパーを検
出した時点で停止する。一方、複雑なデータ構造および
属性を有する待行列の要素については簡易型データ記述
子（ストラクタ：持公昭５７−４６５７６号、特許１１
５７３９５び号明細書参照）を用いて、その要素を間接
的に記述する。
したがって、待行列の要素は直接指定されるデータでは
なくストラクタよりなり、ストラクタに対し探索操作が
施される。この場合、ＬＯＣＡＴＥ（ストラクタ命令）
はオペランドＡの２０ビットがＢＲＤ（デ−夕のベース
アドレス指定）、ＢＲｓ′。
なくストラクタよりなり、ストラクタに対し探索操作が
施される。この場合、ＬＯＣＡＴＥ（ストラクタ命令）
はオペランドＡの２０ビットがＢＲＤ（デ−夕のベース
アドレス指定）、ＢＲｓ′。
ｓ（ストラクタのベース／ディスプレイスメント指定）
のフィールド‘こ置き換わり、ストラクタを指定するこ
とになる。そして、オペランドＡで指定されるストラク
タにより記述されるデータをＶａｌ肥として、オペラン
ドＢで指定されるアドレス以降の４バイト長のストラク
タにより記述されるデータと比較するが、マスク動作は
施されない。その他、待行列構成要素（リスト）１を待
行列構成要素（リスト）２と待行列構成要素（ＩＪスト
）３との間で挿入／削除するＬＨＮＫ／ＤＥＬｌＮＫの
機能はポイントを汎用レジスタＧＲ内に保存し得るので
、レジスタ間のデータ転送のみを行なえばよく、レジス
タ対しジスタの命令形式で効率よく実現できる。
のフィールド‘こ置き換わり、ストラクタを指定するこ
とになる。そして、オペランドＡで指定されるストラク
タにより記述されるデータをＶａｌ肥として、オペラン
ドＢで指定されるアドレス以降の４バイト長のストラク
タにより記述されるデータと比較するが、マスク動作は
施されない。その他、待行列構成要素（リスト）１を待
行列構成要素（リスト）２と待行列構成要素（ＩＪスト
）３との間で挿入／削除するＬＨＮＫ／ＤＥＬｌＮＫの
機能はポイントを汎用レジスタＧＲ内に保存し得るので
、レジスタ間のデータ転送のみを行なえばよく、レジス
タ対しジスタの命令形式で効率よく実現できる。
第３図は待行列構成要素（リスト）を待行列に挿入（Ｌ
ＩＮＫ）／削除（ＤＥＬ瓜Ｋ）する磯の概要を示す図で
ある。
ＩＮＫ）／削除（ＤＥＬ瓜Ｋ）する磯の概要を示す図で
ある。
第３図を参照すると、（ＧＲｎ）で指示されている待行
列構成要素（リスト）１を（ＧＲｎ十，）で指示される
待行列構成要素（リスト）２の後に、挿入（ＬＩＮＫ）
する場合次の様になる（Ｌ州Ｋ／ＧＲｎ、ＧＲ帆）。即
ち、はじめに（ＧＲ洲）を作業領域に確保したのち（Ｇ
ＲＭ）で指示される待行列構成要素（リスト）２のポィ
ンタフイールドの内容を以て（ＧＲＭ）で指示される待
行列構成要素（リスト）１のポィンタフィ−ルドの内容
をかきかえ、次いで、（ＧＲｎ）を以て（ＧＲｎ＋，）
で指示される待行列構成要素２のポィンタフイールドの
内容をかきかえることにより、待行列構成要素２と３の
間に侍行列構成要素１を挿入できる。また、（ＧＲｎ）
で指示されている待行列構成要素（リスト）１を削除（
ＤＥＬｌＮＫ）する場合には、（ＧＲｎ）で指示されて
いる待行列構成要素１のポィンタフィールドの内容を以
て、（ＧＲｎ＋，）で指示されている待行列構成要素２
のポィンタフイールドをかきかえればよい。
列構成要素（リスト）１を（ＧＲｎ十，）で指示される
待行列構成要素（リスト）２の後に、挿入（ＬＩＮＫ）
する場合次の様になる（Ｌ州Ｋ／ＧＲｎ、ＧＲ帆）。即
ち、はじめに（ＧＲ洲）を作業領域に確保したのち（Ｇ
ＲＭ）で指示される待行列構成要素（リスト）２のポィ
ンタフイールドの内容を以て（ＧＲＭ）で指示される待
行列構成要素（リスト）１のポィンタフィ−ルドの内容
をかきかえ、次いで、（ＧＲｎ）を以て（ＧＲｎ＋，）
で指示される待行列構成要素２のポィンタフイールドの
内容をかきかえることにより、待行列構成要素２と３の
間に侍行列構成要素１を挿入できる。また、（ＧＲｎ）
で指示されている待行列構成要素（リスト）１を削除（
ＤＥＬｌＮＫ）する場合には、（ＧＲｎ）で指示されて
いる待行列構成要素１のポィンタフィールドの内容を以
て、（ＧＲｎ＋，）で指示されている待行列構成要素２
のポィンタフイールドをかきかえればよい。
ここに、（ＧＲｎ十，）は（ＧＲｎ）で指示されている
待行列構成要素（リスト）１の直前の侍行列構成要素（
リスト）２を指示しているものとする（ＤＥＬｌＮＫ／
ＧＲｎ、ＧＲｎ＋，）。
待行列構成要素（リスト）１の直前の侍行列構成要素（
リスト）２を指示しているものとする（ＤＥＬｌＮＫ／
ＧＲｎ、ＧＲｎ＋，）。
以上述べた通り、本発明によれば命令の解読時間等の節
減だけでなく、従来の探索操作と主記憶装置へのアクセ
スの回数の比較からも、実行ルーフ。
減だけでなく、従来の探索操作と主記憶装置へのアクセ
スの回数の比較からも、実行ルーフ。
回数が多くなっても実行時間の増加のしかたが４・さく
、高速の探索操作が行なえることがわかる。また、複雑
なデータ構造の待行列及び待行列内の長精度データ（要
素）等に対しても、ストラクタの利用及びレジス夕群の
指疋等を取り入れることにより、探索操作を効果的に拡
充することができる。さらに、単に侍行列内の要素を探
索し、比較するだけでなく、一般のリスト操作への適用
可能である。また、本発明は既存のハードウェアロジッ
クを基礎にして、ハードウェア化の拡張等を容易に行な
える論理構成を取っているため、実現も容易である。
、高速の探索操作が行なえることがわかる。また、複雑
なデータ構造の待行列及び待行列内の長精度データ（要
素）等に対しても、ストラクタの利用及びレジス夕群の
指疋等を取り入れることにより、探索操作を効果的に拡
充することができる。さらに、単に侍行列内の要素を探
索し、比較するだけでなく、一般のリスト操作への適用
可能である。また、本発明は既存のハードウェアロジッ
クを基礎にして、ハードウェア化の拡張等を容易に行な
える論理構成を取っているため、実現も容易である。
第１図Ａ及びＢはそれぞれ従来および本発明における情
報探索操作を説明するための図である。 待行列のポィンタが各待行列構成要素（リスト）の先頭
を指示する場合（ダッシュ）のない英文字記号がそれぞ
れの待行列から見たアドレスを示すを、実線で、各待行
列構成要素（リスト）内のポィンタフイールドを指示す
る場合（ダッシュのある英文字記号がそのアドレスを示
す）を、点線で示している。なお、ａ，ｂ，……，ｆが
それぞれ待行列構成要素（リスト）であり、その中の任
意のストリングデータが待行列くりスト）内のデータ（
要素）である（斜線部で示す）。第２ａ図は本発明にお
いて使用される命令の形式を示す図である。 第２図は探索操作のうち抽出（ＬＯＣＡＴＥ）機能の概
要を示した図である。１ ０は命令を保持するレジスタ
、２０は汎用レジスタ、３０はベースレジスタ、４川ま
主記憶装置である。 第３図は侍行列に１から待行列構成要素（リスト）を挿
入（ＬＩＮＫ）／削除（ＤＥＬｍＫ）する機能の概要を
示した図である。 括孤内の数字は挿入（ＬＩＮＫ）の場合の動作の順序を
示す。努ノ図仏） 発ノめくの 弟ｚ図 群れ樹 多Ｊ図
報探索操作を説明するための図である。 待行列のポィンタが各待行列構成要素（リスト）の先頭
を指示する場合（ダッシュ）のない英文字記号がそれぞ
れの待行列から見たアドレスを示すを、実線で、各待行
列構成要素（リスト）内のポィンタフイールドを指示す
る場合（ダッシュのある英文字記号がそのアドレスを示
す）を、点線で示している。なお、ａ，ｂ，……，ｆが
それぞれ待行列構成要素（リスト）であり、その中の任
意のストリングデータが待行列くりスト）内のデータ（
要素）である（斜線部で示す）。第２ａ図は本発明にお
いて使用される命令の形式を示す図である。 第２図は探索操作のうち抽出（ＬＯＣＡＴＥ）機能の概
要を示した図である。１ ０は命令を保持するレジスタ
、２０は汎用レジスタ、３０はベースレジスタ、４川ま
主記憶装置である。 第３図は侍行列に１から待行列構成要素（リスト）を挿
入（ＬＩＮＫ）／削除（ＤＥＬｍＫ）する機能の概要を
示した図である。 括孤内の数字は挿入（ＬＩＮＫ）の場合の動作の順序を
示す。努ノ図仏） 発ノめくの 弟ｚ図 群れ樹 多Ｊ図
Claims (1)
- １ 互いに連鎖関係を持つ情報列中の各情報を格納する
データ領域および前記情報列に関するポインタを格納す
るポインタ領域とを備えたリストを復数含む記憶装置と
、前記連鎖関係を持つ情報列を格納したリストのうち、
特定のリストのポインタ領域を指示するハードウエアレ
ジスタと、前記情報列の格納位置のベースアドレスを指
定するベースレジスタと、命令保持レジスタとを備え、
前記命令保持レジスタには前記ハードウエアレジスタを
指定するフイールド、前記リスト内のポインタ領域から
各リスト内の情報までの相対的なアドレスを与える相対
アドレスフイールド、および前記ベースレジスタを指持
するフイールドおよび探索動作に関する必要な条件を保
持するフイールドを有する特定命令が保持され、かつ、
前記各リストのポインタ領域には、後続するリストのポ
インタ領域のアドレスが記憶保持されており、前記特定
命令が前記命令保持レジスタに保持されると、前記特定
のリストのポインタ領域のアドレスが前記ハードウエア
レジスタによつて指示され、当該ポインタ領域のアドレ
ス値を基準にして取られる前記相対アドレスフイールド
の内容と前記ベースレジスタの内容とから前記記憶装置
内に格納される前記特定リスト内の情報が抽出されると
ともに、当該特定リスト内のポインタ領域から後続リス
トのポインタ領域のアドレスが読出され、後続リストの
情報に対する探索動作が単一の特定命令で順次行なえる
ことを特徴とする情報探索機能を有する電子計算機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50076782A JPS6020767B2 (ja) | 1975-06-24 | 1975-06-24 | 情報探索機能を有する電子計算機 |
| US05/699,132 US4054945A (en) | 1975-06-24 | 1976-06-23 | Electronic computer capable of searching a queue in response to a single instruction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50076782A JPS6020767B2 (ja) | 1975-06-24 | 1975-06-24 | 情報探索機能を有する電子計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS522236A JPS522236A (en) | 1977-01-08 |
| JPS6020767B2 true JPS6020767B2 (ja) | 1985-05-23 |
Family
ID=13615156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50076782A Expired JPS6020767B2 (ja) | 1975-06-24 | 1975-06-24 | 情報探索機能を有する電子計算機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4054945A (ja) |
| JP (1) | JPS6020767B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4156925A (en) * | 1976-04-30 | 1979-05-29 | International Business Machines Corporation | Overlapped and interleaved control store with address modifiers |
| US4195339A (en) * | 1977-08-04 | 1980-03-25 | Ncr Corporation | Sequential control system |
| US4202035A (en) * | 1977-11-25 | 1980-05-06 | Mcdonnell Douglas Corporation | Modulo addressing apparatus for use in a microprocessor |
| US4320455A (en) * | 1978-01-09 | 1982-03-16 | Honeywell Information Systems Inc. | Queue structure for a data processing system |
| US4277826A (en) * | 1978-10-23 | 1981-07-07 | Collins Robert W | Synchronizing mechanism for page replacement control |
| US4251860A (en) * | 1978-10-23 | 1981-02-17 | International Business Machines Corporation | Virtual addressing apparatus employing separate data paths for segment and offset portions of a virtual address and utilizing only the offset portion to calculate virtual address |
| US4358829A (en) * | 1980-04-14 | 1982-11-09 | Sperry Corporation | Dynamic rank ordered scheduling mechanism |
| US4373182A (en) * | 1980-08-19 | 1983-02-08 | Sperry Corporation | Indirect address computation circuit |
| US4453212A (en) * | 1981-07-13 | 1984-06-05 | Burroughs Corporation | Extended address generating apparatus and method |
| US4771281A (en) * | 1984-02-13 | 1988-09-13 | Prime Computer, Inc. | Bit selection and routing apparatus and method |
| US4584640A (en) * | 1984-06-27 | 1986-04-22 | Motorola, Inc. | Method and apparatus for a compare and swap instruction |
| JPS61290539A (ja) * | 1985-06-19 | 1986-12-20 | Fujitsu Ltd | データ処理装置 |
| JPS6355636A (ja) * | 1986-08-27 | 1988-03-10 | Hitachi Ltd | デ−タ処理システム |
| US5170474A (en) * | 1986-08-27 | 1992-12-08 | Hitachi, Ltd. | Method of searching a queue in response to a search instruction |
| JPS6379949U (ja) * | 1986-11-14 | 1988-05-26 | ||
| JPS6429966A (en) * | 1987-07-24 | 1989-01-31 | Sharp Kk | Data processor |
| JP2524362B2 (ja) * | 1987-08-07 | 1996-08-14 | 株式会社日立製作所 | マイクロプロセツサ |
| US4965716A (en) * | 1988-03-11 | 1990-10-23 | International Business Machines Corporation | Fast access priority queue for managing multiple messages at a communications node or managing multiple programs in a multiprogrammed data processor |
| US5450555A (en) * | 1990-06-29 | 1995-09-12 | Digital Equipment Corporation | Register logging in pipelined computer using register log queue of register content changes and base queue of register log queue pointers for respective instructions |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461434A (en) * | 1967-10-02 | 1969-08-12 | Burroughs Corp | Stack mechanism having multiple display registers |
| BE758027R (fr) * | 1970-02-16 | 1971-04-26 | Burroughs Corp | Circuit de manipulation d'adresses pour un calculateur |
| JPS5040738B1 (ja) * | 1970-06-11 | 1975-12-26 | ||
| FR122199A (ja) * | 1973-12-17 |
-
1975
- 1975-06-24 JP JP50076782A patent/JPS6020767B2/ja not_active Expired
-
1976
- 1976-06-23 US US05/699,132 patent/US4054945A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS522236A (en) | 1977-01-08 |
| US4054945A (en) | 1977-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6020767B2 (ja) | 情報探索機能を有する電子計算機 | |
| US4044334A (en) | Database instruction unload | |
| US5081572A (en) | Manipulation of time-ordered lists and instructions therefor | |
| US4130867A (en) | Database instruction apparatus for determining a database record type | |
| US4025901A (en) | Database instruction find owner | |
| CA2007414C (en) | Method for manipulating elements within a structured document using active intent interpretations | |
| EP0680633A4 (en) | DYNAMIC ALLOCATION SYSTEM FOR MEMORY REGISTERS TO FORM PSEUDO-HOLDING FILES. | |
| US5471610A (en) | Method for character string collation with filtering function and apparatus | |
| JPS603652B2 (ja) | デ−タ処理装置 | |
| US4351024A (en) | Switch system base mechanism | |
| US6662298B2 (en) | Method and apparatus for manipulation of non-general purpose registers for use during computer boot-up procedures | |
| US3289175A (en) | Computer data storage system | |
| US3678462A (en) | Memory for storing plurality of variable length records | |
| JP2880199B2 (ja) | 記号列検索方法および検索装置 | |
| JPH0527142B2 (ja) | ||
| JP2825009B2 (ja) | 記号列検索方法および装置 | |
| JPS6113260B2 (ja) | ||
| Chu | Evolution of computer memory structure | |
| JPS58151671A (ja) | パタ−ン作成装置 | |
| JPS6142076A (ja) | ベクトルマスク情報制御装置 | |
| Swire | A Proposed Modification to the CSIRO Mark I Computer | |
| Zeidler et al. | On the Development of Dedicated Hardware for Searching | |
| CN118210471A (zh) | 计算机实现的数据结构、电子存储介质和用于数据交换的方法 | |
| JP2705166B2 (ja) | データ処理装置 | |
| JPH043251A (ja) | 文書検索方法および文書検索処理装置 |