JPS60207122A - マイクロコンピユ−タ−を備えたカメラ - Google Patents
マイクロコンピユ−タ−を備えたカメラInfo
- Publication number
- JPS60207122A JPS60207122A JP6497184A JP6497184A JPS60207122A JP S60207122 A JPS60207122 A JP S60207122A JP 6497184 A JP6497184 A JP 6497184A JP 6497184 A JP6497184 A JP 6497184A JP S60207122 A JPS60207122 A JP S60207122A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- output
- ram
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B7/00—Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
- G03B7/08—Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
- G03B7/091—Digital circuits
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B7/00—Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
- G03B7/26—Power supplies; Circuitry or arrangement to switch on the power source; Circuitry to check the power source voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Control For Cameras (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータ−により撮影動作制御を
行なうカメラに関する。
行なうカメラに関する。
マイクロコンピュータ−により撮影動作を制御するカメ
ラは知られておシ、この種のカメラにあっては、フィル
ム感度やプリセット値等のデーターはＲＡＭに転送され
、このＲＡＭに書き込まれたデーターに基づきＣＰＵに
て演算処理を行なっている。
ラは知られておシ、この種のカメラにあっては、フィル
ム感度やプリセット値等のデーターはＲＡＭに転送され
、このＲＡＭに書き込まれたデーターに基づきＣＰＵに
て演算処理を行なっている。
一方、カメラにあっては、レリーズ用マグネットやフィ
ルム巻上げ用モーター等の負荷を有しており、負荷駆動
に際して電池出力が低下するおそれがある。このため、
該負荷駆動に際してマイクロコンピュータ−が、この電
圧低下に影響され、上記ＲＡＭへのデーター書き込み動
作が正確に行なわれず該データーをＲＡＭへ書き込んで
しまうおそれがち９、この場合は以後該誤データーに基
づく処理がなされ正確な撮影動作を実行し得なくなる欠
点がある。
ルム巻上げ用モーター等の負荷を有しており、負荷駆動
に際して電池出力が低下するおそれがある。このため、
該負荷駆動に際してマイクロコンピュータ−が、この電
圧低下に影響され、上記ＲＡＭへのデーター書き込み動
作が正確に行なわれず該データーをＲＡＭへ書き込んで
しまうおそれがち９、この場合は以後該誤データーに基
づく処理がなされ正確な撮影動作を実行し得なくなる欠
点がある。
本発明は上述の事項に鑑みなされたもので、データーの
ＲＡＭへの書き込み動作中にたとえ、電圧が低下した場
合でも、上記書き込み動作を正確に実行させ、上述の問
題を解消したカメラを提供するものである。
ＲＡＭへの書き込み動作中にたとえ、電圧が低下した場
合でも、上記書き込み動作を正確に実行させ、上述の問
題を解消したカメラを提供するものである。
次いで本発明に係るカメラについて説明する。
第１図は本発明に係る書き込み制御回路を備えたカメラ
の一実施例を示す回路図である。
の一実施例を示す回路図である。
図において、１は′厄源電池、２は電池出力を昇圧する
ための昇圧回路としてのＤＣ／ＤＣコンバーターである
。該コンバーターはライン２ａのレベルを検知し、該レ
ベルがロウレベルの時に作動し出力端２ｂに昇圧出力を
供給する。上記ライン２ａのレベルは後述のレリーズ操
作部材の操作にてマイクロコンピュータ−の指令でロウ
レベルとなる様構成されている。４は外圧出力が印加さ
れ一定電圧を出力する定電圧回路、５は後述の制御回路
（ワンチップマイクロコンピュータ−）へ昇圧出力を供
給するだめの給電トランジスター、８，９．１０は外圧
出力を分圧するだめの分圧抵抗、６はコンパレーターで
前記抵抗８．９の分圧点の電圧と定電圧回路出力を比較
して昇圧出力が所定レベル（第１のレベル）以下の時ハ
イレベル（以下Ｈと称す。）を出力し、所定レベル以上
の時ロウレベル（以下りと称す。）を出力する。
ための昇圧回路としてのＤＣ／ＤＣコンバーターである
。該コンバーターはライン２ａのレベルを検知し、該レ
ベルがロウレベルの時に作動し出力端２ｂに昇圧出力を
供給する。上記ライン２ａのレベルは後述のレリーズ操
作部材の操作にてマイクロコンピュータ−の指令でロウ
レベルとなる様構成されている。４は外圧出力が印加さ
れ一定電圧を出力する定電圧回路、５は後述の制御回路
（ワンチップマイクロコンピュータ−）へ昇圧出力を供
給するだめの給電トランジスター、８，９．１０は外圧
出力を分圧するだめの分圧抵抗、６はコンパレーターで
前記抵抗８．９の分圧点の電圧と定電圧回路出力を比較
して昇圧出力が所定レベル（第１のレベル）以下の時ハ
イレベル（以下Ｈと称す。）を出力し、所定レベル以上
の時ロウレベル（以下りと称す。）を出力する。
７はコンパレーターで、コノコンパレーターは昇圧回路
出力が上記第ルベルよりも高い所定レベル（第２のレベ
ル）以上の時りを出力し、該第２レベル以下の時Ｈを出
力する。
出力が上記第ルベルよりも高い所定レベル（第２のレベ
ル）以上の時りを出力し、該第２レベル以下の時Ｈを出
力する。
１１はプルアップ抵抗、１２はパルス性の信号を吸収さ
せるためのコンデンサー、１３はマイクロコンピュータ
−２０に内蔵されたＲＡＭ２３をバックアップするため
のバンクアップ用心池であり電源出力が低下してもＲＡ
Ｍ２３の内容は保持される。
せるためのコンデンサー、１３はマイクロコンピュータ
−２０に内蔵されたＲＡＭ２３をバックアップするため
のバンクアップ用心池であり電源出力が低下してもＲＡ
Ｍ２３の内容は保持される。
上記マイクロコンピュータ−２０には上記ＲＡＭ（ラン
ダムアクセスメモリー）の他にＲＯＭ２２、動作クロッ
クが可変のＣＰＵ（センドラルブロセッシングユニット
） ２１． 上記ＲＯＭ、ＲＡＭへの書き込み、読み込
み動作を制御する制御部２５、インターフェース回路２
４が内蔵されている。該マイクロコンピュータ−２０内
のライン２７ａはＣＰＵ２１からの書き込み信号１ｌｌ
）を上記制御部２５へ伝えるためのラインで、該制御部
２５は該Ｈに応答してライン２７ｄからＨを送出しＲＡ
Ｍのアクセスを可能となしＲＡＭへのデーターの書き込
み動作を行なわせる。又ライン２７ｂはＣＰＵ２１から
の読み込み信号（１１）を上記制御部２５へ伝えるだめ
のラインで、該制御部２５は該Ｈに応答してライン２７
ｅからＨを送出しＲＡＭ２３のアクセスを可能となしＣ
ＰＵ２１にＲＯＭ２２又はＲＡＭ２３ｊシの読み込み動
作を行なわせる。ライン２７ｃはＣＰＵ２１がプログラ
ムを１ステップ実行するごとに出力するパルスを制御部
２５に伝えるだめのラインで、制御部２５は該パルスに
応答して上記ライン２８の出力状態を取り込む。
ダムアクセスメモリー）の他にＲＯＭ２２、動作クロッ
クが可変のＣＰＵ（センドラルブロセッシングユニット
） ２１． 上記ＲＯＭ、ＲＡＭへの書き込み、読み込
み動作を制御する制御部２５、インターフェース回路２
４が内蔵されている。該マイクロコンピュータ−２０内
のライン２７ａはＣＰＵ２１からの書き込み信号１ｌｌ
）を上記制御部２５へ伝えるためのラインで、該制御部
２５は該Ｈに応答してライン２７ｄからＨを送出しＲＡ
Ｍのアクセスを可能となしＲＡＭへのデーターの書き込
み動作を行なわせる。又ライン２７ｂはＣＰＵ２１から
の読み込み信号（１１）を上記制御部２５へ伝えるだめ
のラインで、該制御部２５は該Ｈに応答してライン２７
ｅからＨを送出しＲＡＭ２３のアクセスを可能となしＣ
ＰＵ２１にＲＯＭ２２又はＲＡＭ２３ｊシの読み込み動
作を行なわせる。ライン２７ｃはＣＰＵ２１がプログラ
ムを１ステップ実行するごとに出力するパルスを制御部
２５に伝えるだめのラインで、制御部２５は該パルスに
応答して上記ライン２８の出力状態を取り込む。
２６はパワーアップクリアー回路で、該回路からのＨに
応答して発振器３１及びコンピューター２０のリセット
が解除される。
応答して発振器３１及びコンピューター２０のリセット
が解除される。
３２は例えばレリーズボタン等の操作部材やフィルム感
度設定操作部材、フィルム巻上げ検知部材に連動する状
態検知用スイッチ群で、該スイッチ群３２の状態はイン
ターフェース回路２４を介してマイクロコンピュータ−
に読み込まれる０３３はマイクロコンピュータ−２０か
らの指令に従って不図示のカメラ素子（例えばレリーズ
マグネット、シャッター制御マグネット、表示器、フィ
ルム巻上げ用モーター）を駆動するだめの駆動回路であ
る。
度設定操作部材、フィルム巻上げ検知部材に連動する状
態検知用スイッチ群で、該スイッチ群３２の状態はイン
ターフェース回路２４を介してマイクロコンピュータ−
に読み込まれる０３３はマイクロコンピュータ−２０か
らの指令に従って不図示のカメラ素子（例えばレリーズ
マグネット、シャッター制御マグネット、表示器、フィ
ルム巻上げ用モーター）を駆動するだめの駆動回路であ
る。
３４はマイクロコンピュータ−２０及び発振器３１をバ
ックアップするためのバックアップ用コンデンサーであ
る。
ックアップするためのバックアップ用コンデンサーであ
る。
第２図は第１図示のパワーアップクリアー回路２６の構
成を示す回路図で、該第２図においてＲ１，Ｒ２は抵抗
、ＣＲはコンデンサー、２６−１は電池１が電池室に収
納されていない時にオンとなり電池１の収納にてオフと
なるスイッチ、２６−２は所定のヒステリシスを有する
コンパレーターである。
成を示す回路図で、該第２図においてＲ１，Ｒ２は抵抗
、ＣＲはコンデンサー、２６−１は電池１が電池室に収
納されていない時にオンとなり電池１の収納にてオフと
なるスイッチ、２６−２は所定のヒステリシスを有する
コンパレーターである。
係る構成のクリアー回路において電池ｌが電池室に収納
されていない時にはコンデンサーＣＲの電荷は抵抗Ｒ２
、スイッチ２６−１を介して放電されており、電池ｌの
収納にてコンデンサー（ｌζへ抵抗Ｒｌを介して電圧Ｖ
ＤＤから電流が充電され、所定電圧に達するとコンパレ
ーター２６−２の出力がＨとな９上述の°発振器３１及
びマイクロコンピュータ−２０のリセットを解除する。
されていない時にはコンデンサーＣＲの電荷は抵抗Ｒ２
、スイッチ２６−１を介して放電されており、電池ｌの
収納にてコンデンサー（ｌζへ抵抗Ｒｌを介して電圧Ｖ
ＤＤから電流が充電され、所定電圧に達するとコンパレ
ーター２６−２の出力がＨとな９上述の°発振器３１及
びマイクロコンピュータ−２０のリセットを解除する。
第３図は第１図示の制御部２５の一実施例を示す回路図
で、該第３図において、２５−３はＤ型フリップフロッ
プ（以下ＤＦＦと称す。）で、Ｄ入力端子は上記ライン
２８に接続し、クロック端子はライン２７ｃに接続され
ている。２５−１．２５−２はアンドゲートで、各ゲー
トの一方の入力端はそれぞれ上記ライン２７ａ、２７ｂ
と接続し他方の入力端はインバーターを介して上記ＤＦ
ＦのＱ出力端と接続している。係る溝成にあってライン
２８の信号がＬの時にはＤＦＦ２５−３はＱ出力をＬと
し、ライン２７ａ、２７ｂへの書き込み信号や読み込み
（Ｍ号に応答してゲート２５−１．２５−２はＨをライ
ン２７ｄ、２７ｅに送出してＲＡＭに伝え書き込み又は
読み込み動作を実行させる。又、一方ライン２８の信号
がＬからＨへ移行した時はＤＦＦ２５−３はライン２７
ｃヘステップ実行ごとに供給されるパルスに同期してＱ
出力をＨとなし上記ライン２７ｄ。
で、該第３図において、２５−３はＤ型フリップフロッ
プ（以下ＤＦＦと称す。）で、Ｄ入力端子は上記ライン
２８に接続し、クロック端子はライン２７ｃに接続され
ている。２５−１．２５−２はアンドゲートで、各ゲー
トの一方の入力端はそれぞれ上記ライン２７ａ、２７ｂ
と接続し他方の入力端はインバーターを介して上記ＤＦ
ＦのＱ出力端と接続している。係る溝成にあってライン
２８の信号がＬの時にはＤＦＦ２５−３はＱ出力をＬと
し、ライン２７ａ、２７ｂへの書き込み信号や読み込み
（Ｍ号に応答してゲート２５−１．２５−２はＨをライ
ン２７ｄ、２７ｅに送出してＲＡＭに伝え書き込み又は
読み込み動作を実行させる。又、一方ライン２８の信号
がＬからＨへ移行した時はＤＦＦ２５−３はライン２７
ｃヘステップ実行ごとに供給されるパルスに同期してＱ
出力をＨとなし上記ライン２７ｄ。
２７ｅの信号をＬとなすので、書き込み動作や読み込み
動作中にライン２８の信号がＨとなっても、プログラム
による該動作を実行させるステップが終了するまでは書
き込み動作や読み込み動作が許容されることとなシ、書
き込み動作中に電圧が低下してもＲＡＭへのデータの転
送動作は確実に実行される。
動作中にライン２８の信号がＨとなっても、プログラム
による該動作を実行させるステップが終了するまでは書
き込み動作や読み込み動作が許容されることとなシ、書
き込み動作中に電圧が低下してもＲＡＭへのデータの転
送動作は確実に実行される。
次いで、該第１〜第３図に示した本発明の実施例の動作
について説明する。
について説明する。
今、電池１が電池室に収納されているとするとダイオー
ド３を介して電池ｌの出力電圧■Ｄがマイクロコンピュ
ータ−２０、発振６３１、パワーアップクリアー回路２
６へ印加される。
ド３を介して電池ｌの出力電圧■Ｄがマイクロコンピュ
ータ−２０、発振６３１、パワーアップクリアー回路２
６へ印加される。
上記の如くパワーアップクリアー回路２６のスイッチ２
６−１は電池が収納されている時にはオフとなっておシ
、コンパレーター２６−２鉱Ｈを送出しているため、コ
ンピューター２０及び発振器３１のリセットが解除され
ている。よって発振器３１はマイクロコンピュータ−２
０へクロックを供給し、マイクロコンピュータ−は作動
状態となｆ）ＲＯＭ２２に内蔵されているプログラムに
従って作動する。
６−１は電池が収納されている時にはオフとなっておシ
、コンパレーター２６−２鉱Ｈを送出しているため、コ
ンピューター２０及び発振器３１のリセットが解除され
ている。よって発振器３１はマイクロコンピュータ−２
０へクロックを供給し、マイクロコンピュータ−は作動
状態となｆ）ＲＯＭ２２に内蔵されているプログラムに
従って作動する。
このプログラムの内容は本願とは直接関係がないのでそ
の説明は省略するが、レリーズボタンの押下に連動する
スイッチ群３２の状態をインターフェース回路２４を介
してＣＰＵ２１に伝え、レリーズボタンの押下にて測光
演算を行ない、カメラの機構を始動するマグネットを駆
動回路３２にて起動し、シャッター先幕を走行させ露光
を開始し、その後、上記演算結果に応じたシャッター秒
時の経過を待ってシャッター後幕を走行させるだめのマ
グネットを駆動回路３２にて起動し露光を終了させる。
の説明は省略するが、レリーズボタンの押下に連動する
スイッチ群３２の状態をインターフェース回路２４を介
してＣＰＵ２１に伝え、レリーズボタンの押下にて測光
演算を行ない、カメラの機構を始動するマグネットを駆
動回路３２にて起動し、シャッター先幕を走行させ露光
を開始し、その後、上記演算結果に応じたシャッター秒
時の経過を待ってシャッター後幕を走行させるだめのマ
グネットを駆動回路３２にて起動し露光を終了させる。
又露光終了をスイッチ群３２にて検知し、これをインタ
ーフェース回路２４を介してＣＰＵで検知し、シャッタ
ーチャージ用のモーターを駆動回路３２により駆動させ
フィルムを巻き上げ撮影の一シーケンスを終了させるた
めのプログラムが上記ＲＯＭに内蔵されており、このプ
ログラムに従って撮影動作のシーケンス制御がなされる
ものである。
ーフェース回路２４を介してＣＰＵで検知し、シャッタ
ーチャージ用のモーターを駆動回路３２により駆動させ
フィルムを巻き上げ撮影の一シーケンスを終了させるた
めのプログラムが上記ＲＯＭに内蔵されており、このプ
ログラムに従って撮影動作のシーケンス制御がなされる
ものである。
上記の撮影動作のシーケンス制御に際して、更ニマイク
ロコンピューター２０はスイッチ群３２の操作にて設定
されたフィルム感度値に基づき上述の演算（不図示の測
光回路出力をＡＤ変換したデジタル値、プリセットされ
た絞り値及び上記プリセットされたフィルム感度値に基
づくシャッター秒時演算）をプログラムに従って実行し
たり、上記のフィルム巻上げに連動してフィルムカウン
ターを歩進させたりする歩進動作をプログラムに従って
実行しており、この演算や歩進データーはＲＡＭ２３に
転送され、データーはこのＲＡＭとＣＰＵとのやシとシ
にて上記の演算や歩進動作がなされる。
ロコンピューター２０はスイッチ群３２の操作にて設定
されたフィルム感度値に基づき上述の演算（不図示の測
光回路出力をＡＤ変換したデジタル値、プリセットされ
た絞り値及び上記プリセットされたフィルム感度値に基
づくシャッター秒時演算）をプログラムに従って実行し
たり、上記のフィルム巻上げに連動してフィルムカウン
ターを歩進させたりする歩進動作をプログラムに従って
実行しており、この演算や歩進データーはＲＡＭ２３に
転送され、データーはこのＲＡＭとＣＰＵとのやシとシ
にて上記の演算や歩進動作がなされる。
即ち、例えばフィルム感度の設定は、上記の如くスイッ
チ群３２の操作のうちフィルム感度設定用スイッチの状
態をＣＰＵが検知して、ＣＩ）Ｕ２１からライン２７ａ
へＨを送出してライン２７ｅからＨを送出させＲＡＭの
アクセスを可能となしＲＡＭ２３へ設定フィルム感度情
報を書き込ませる。又、プリセット絞υ値も同様にして
ＲＡＭ２３へ書き込ませる。そしてＣＰＵにてライン２
７ｂＫＨを送出することで制御部２５のライン２７ｄか
らＨを送出させ上記ＲＡＭ２３に転送されたデーターを
ＣＰＵに読み込ませ、上記の演算を実行し、この演算結
果をＣＰＵのライン２７ａからＨを送出させ、再びＲＡ
Ｍ２３に書き込ませる。
チ群３２の操作のうちフィルム感度設定用スイッチの状
態をＣＰＵが検知して、ＣＩ）Ｕ２１からライン２７ａ
へＨを送出してライン２７ｅからＨを送出させＲＡＭの
アクセスを可能となしＲＡＭ２３へ設定フィルム感度情
報を書き込ませる。又、プリセット絞υ値も同様にして
ＲＡＭ２３へ書き込ませる。そしてＣＰＵにてライン２
７ｂＫＨを送出することで制御部２５のライン２７ｄか
らＨを送出させ上記ＲＡＭ２３に転送されたデーターを
ＣＰＵに読み込ませ、上記の演算を実行し、この演算結
果をＣＰＵのライン２７ａからＨを送出させ、再びＲＡ
Ｍ２３に書き込ませる。
又、上記フィルムカウンターの歩進に関してはモーター
によりフィルムが巻き上げられたことをスイッチ群３２
にて検知しＣＰＵのライ／２７ｂからＨを送出させＲＡ
Ｍ２３のデーター（前回のフィルムカウントデーター）
をＣＰＵに転送し、ＣＰＵは、このデーターに１を加算
し、その後ＣＰＵのライン２７ａからＨを送出させ、こ
の１加算データーをＲＡＭ２３に転送する。この様にフ
ィルム巻上げ動作が行なわれるごとにＲＡＭの内容を１
づつ加算することにてフィルムカウンターの歩進を実行
する。
によりフィルムが巻き上げられたことをスイッチ群３２
にて検知しＣＰＵのライ／２７ｂからＨを送出させＲＡ
Ｍ２３のデーター（前回のフィルムカウントデーター）
をＣＰＵに転送し、ＣＰＵは、このデーターに１を加算
し、その後ＣＰＵのライン２７ａからＨを送出させ、こ
の１加算データーをＲＡＭ２３に転送する。この様にフ
ィルム巻上げ動作が行なわれるごとにＲＡＭの内容を１
づつ加算することにてフィルムカウンターの歩進を実行
する。
この様にしてシーケンス制御に際してデーターはＲＡＭ
に転送され、この転送データーによシ演算等を実行する
ものであるので、上記ＲＡＭへのデーターの書き込み動
作は正確に実行する必要がある。
に転送され、この転送データーによシ演算等を実行する
ものであるので、上記ＲＡＭへのデーターの書き込み動
作は正確に実行する必要がある。
一方、マイクロコンピュータ−２０は上記のレリーズボ
タンの操作をスイッチ群３２にて検知し、ライン２ ａ
ｔｌ−Ｌとなすため、レリーズ操作以後昇圧回路４が
作動しており、かつ昇圧回路出力が上記第１のレベル以
上の時にはコンパレーター６はＬを送出している。よっ
てトランジスター５がオンとなるのでマイクココ／ビュ
ーター２０及び駆動回路３３は昇圧回路２つ出力を電源
として作動する。駆動回路３３は上述の如くマグネット
やモーター等の負荷を駆動するため負荷駆動時に昇圧出
力が一時的に低下するおそれがあシ、このためマイクロ
コンピュータ−２０への印加電圧も低下することとなる
。
タンの操作をスイッチ群３２にて検知し、ライン２ ａ
ｔｌ−Ｌとなすため、レリーズ操作以後昇圧回路４が
作動しており、かつ昇圧回路出力が上記第１のレベル以
上の時にはコンパレーター６はＬを送出している。よっ
てトランジスター５がオンとなるのでマイクココ／ビュ
ーター２０及び駆動回路３３は昇圧回路２つ出力を電源
として作動する。駆動回路３３は上述の如くマグネット
やモーター等の負荷を駆動するため負荷駆動時に昇圧出
力が一時的に低下するおそれがあシ、このためマイクロ
コンピュータ−２０への印加電圧も低下することとなる
。
このマイクロコンピュータ−への印加電圧の一時的な低
下が上記ＲＡＭへのデーター書き込み動作中に起こると
ＲＡＭへの書き込み信号が消滅し正確なデーターの書き
込みを実行出来なくなり以後昇圧出力が復帰しても以後
マイクロコンピュータ−はＲＡＭに転送された該誤デー
ターに基づく処理がなされるおそれがある。
下が上記ＲＡＭへのデーター書き込み動作中に起こると
ＲＡＭへの書き込み信号が消滅し正確なデーターの書き
込みを実行出来なくなり以後昇圧出力が復帰しても以後
マイクロコンピュータ−はＲＡＭに転送された該誤デー
ターに基づく処理がなされるおそれがある。
このために本発明にあっては、制御部２５を上述の第３
図に示した構成となし、例え書き込み中に電源の出力が
低下した場合でも書き込み動作を正しく実行する様構成
している。。
図に示した構成となし、例え書き込み中に電源の出力が
低下した場合でも書き込み動作を正しく実行する様構成
している。。
即ち、ライン２７ａにＣＰＵからＨが送出され上述の如
くデーターがＲＡＭ２３へ書き込まれている途中に昇圧
回路出力が一時的に上記第２のレベル以下まで低下する
とコンパレーター７はＬからＨを送出するし、これがラ
イン２８を介してＤＦＦ２５−３のＤ入力に伝わる。該
ＤＦＦ２５−３のクロック端子はライン２７ｃに接続さ
れており、ライン２７ｃには上述の如くプログラムの一
ステップが実行されるごとにパルスが入力するため、上
記の書き込み動作中（書き込みステップ中）にライン２
８の信号がＬからＨへ移行してもＤＦＦ２５−３は該書
き込みステップが完了するまではライン２８の信号には
応答せずＤＦＦ２５−３は書き込み動作中Ｑ出力をＬに
保持する。
くデーターがＲＡＭ２３へ書き込まれている途中に昇圧
回路出力が一時的に上記第２のレベル以下まで低下する
とコンパレーター７はＬからＨを送出するし、これがラ
イン２８を介してＤＦＦ２５−３のＤ入力に伝わる。該
ＤＦＦ２５−３のクロック端子はライン２７ｃに接続さ
れており、ライン２７ｃには上述の如くプログラムの一
ステップが実行されるごとにパルスが入力するため、上
記の書き込み動作中（書き込みステップ中）にライン２
８の信号がＬからＨへ移行してもＤＦＦ２５−３は該書
き込みステップが完了するまではライン２８の信号には
応答せずＤＦＦ２５−３は書き込み動作中Ｑ出力をＬに
保持する。
よって、グー）２５−１は、例え昇圧出力が低下しても
該ステップの間Ｈを出力しライン２７ｄからＨを送出し
続は書き込み動作中ＲＡＭをアクセス状態に保持する。
該ステップの間Ｈを出力しライン２７ｄからＨを送出し
続は書き込み動作中ＲＡＭをアクセス状態に保持する。
よって、書き込み動作中に昇圧出力が一瞬低下してもデ
ーターのＲＡＭへの書き込み動作は正確に実行されるこ
ととなる０ 尚、この時マイクロコンピュータ−２０にトランジスタ
ー５を介して印加される昇圧回路からの電圧も一時的に
低下するが、この間はコンデンサー３４に充電されたバ
ックアップ用の電圧がコンピューター２０に印加される
と共にＲＡＭにはバンクアップ用の電池１３にて電圧が
印加され、更にコンピューター２０は書き込み動作可能
な電圧に比してその作動電圧は低くても作動するため昇
圧出力が一時的に低下してマイクロコンピュータ−への
作動電圧自体が一時的に変動してもコンピューター２０
は作動状態にあシ上記のＲＡＭへのデーターの書き込み
が正確に実行されることとなる。
ーターのＲＡＭへの書き込み動作は正確に実行されるこ
ととなる０ 尚、この時マイクロコンピュータ−２０にトランジスタ
ー５を介して印加される昇圧回路からの電圧も一時的に
低下するが、この間はコンデンサー３４に充電されたバ
ックアップ用の電圧がコンピューター２０に印加される
と共にＲＡＭにはバンクアップ用の電池１３にて電圧が
印加され、更にコンピューター２０は書き込み動作可能
な電圧に比してその作動電圧は低くても作動するため昇
圧出力が一時的に低下してマイクロコンピュータ−への
作動電圧自体が一時的に変動してもコンピューター２０
は作動状態にあシ上記のＲＡＭへのデーターの書き込み
が正確に実行されることとなる。
以上の如く、本発明にあっては、ＲＡＭへの書き込み動
作中に電源出力が低下しても、書き込み動作が完了する
まではＲＡＭのアクセスを可能に保持しているため、上
述の場合でも正確ナテーターのＲＡＭへの転送が可能と
なる。
作中に電源出力が低下しても、書き込み動作が完了する
まではＲＡＭのアクセスを可能に保持しているため、上
述の場合でも正確ナテーターのＲＡＭへの転送が可能と
なる。
尚上記のＲＡ Ｍのアクセスは読み込み動作に際しても
同様に実行されるものであるた°め電源出力が低下して
も正確なデーターの読み込み動作がなされる。
同様に実行されるものであるた°め電源出力が低下して
も正確なデーターの読み込み動作がなされる。
又、上記説明では負荷の駆動時の電圧の一時的な低下に
ついて述べたが、電池室に収納された電池ｌが外部から
の振動等にて、その電池接片と断続した時にもコンパレ
ーター７の出力が一時的にＬ→Ｈ→Ｌとなるが、上述の
場合と同様にしてデーターは正確にＲＡＭに転送される
こととなる。
ついて述べたが、電池室に収納された電池ｌが外部から
の振動等にて、その電池接片と断続した時にもコンパレ
ーター７の出力が一時的にＬ→Ｈ→Ｌとなるが、上述の
場合と同様にしてデーターは正確にＲＡＭに転送される
こととなる。
第１図は本発明に係るマイクロコンピュータ−を備えた
カメラの一実施例を示す回路図、第２図は第１図示のパ
ワーアップクリアー回路の一実施例を示す回路図、第３
図は第１図示の制御部の一実施例を示す回路図である。 ２５・・・ｆｕｌｌ ｎ Ｒ７・・・コンパレータ。 特許出願人 キャノン株式会社
カメラの一実施例を示す回路図、第２図は第１図示のパ
ワーアップクリアー回路の一実施例を示す回路図、第３
図は第１図示の制御部の一実施例を示す回路図である。 ２５・・・ｆｕｌｌ ｎ Ｒ７・・・コンパレータ。 特許出願人 キャノン株式会社
Claims (1)
- 【特許請求の範囲】 データーを書き込むメモリー回路と該メモリー回路のデ
ーターを処理する演算部とを有するマイクロコンピュー
タ−を備工該コンピューターに内蔵されるプログラムに
従って撮影シーケンス制御を行なうカメラにおいて、 マイクロコンピュータ−への作動電圧を供給する電源出
力を検知する検知回路と、該検知回路出力を上記プログ
ラムのステップ終了ごと入力し、該ステップの実行中保
持する保持回路とを備え、該保持回路の内容に基づいて
メモリー回路へのデーターの書き込み動作の許容又は禁
止を決定することを特徴とするマイクロコンピュータ−
を備えたカメラ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6497184A JPS60207122A (ja) | 1984-03-30 | 1984-03-30 | マイクロコンピユ−タ−を備えたカメラ |
| US06/868,891 US4645326A (en) | 1984-03-30 | 1986-05-27 | Camera with computer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6497184A JPS60207122A (ja) | 1984-03-30 | 1984-03-30 | マイクロコンピユ−タ−を備えたカメラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60207122A true JPS60207122A (ja) | 1985-10-18 |
Family
ID=13273441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6497184A Pending JPS60207122A (ja) | 1984-03-30 | 1984-03-30 | マイクロコンピユ−タ−を備えたカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60207122A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0735968A (ja) * | 1993-07-22 | 1995-02-07 | Canon Inc | 制御装置 |
-
1984
- 1984-03-30 JP JP6497184A patent/JPS60207122A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0735968A (ja) * | 1993-07-22 | 1995-02-07 | Canon Inc | 制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5027150A (en) | Camera | |
| US4645326A (en) | Camera with computer circuit | |
| JP3164830B2 (ja) | カメラシステム、中間装置およびアクセサリー装置 | |
| US20030154230A1 (en) | Electronic device and camera | |
| US6519419B2 (en) | Method of controlling power source of camera | |
| US4734732A (en) | Film transportation device for camera | |
| JPS60207122A (ja) | マイクロコンピユ−タ−を備えたカメラ | |
| JP2526572B2 (ja) | カメラ用電源回路 | |
| US4982212A (en) | Blank film advance control device for camera | |
| JP2010072433A (ja) | 連写駆動制御装置 | |
| JPH1144901A (ja) | カメラ及び電子機器 | |
| JP3122680B2 (ja) | カメラの動作手段位置制御装置 | |
| JPS60121429A (ja) | カメラ用給電回路 | |
| JPS62151830A (ja) | カメラの空送り制御装置 | |
| JP2562146B2 (ja) | カメラのための制御装置 | |
| JP2923338B2 (ja) | カメラのインターフェイス回路 | |
| JPS63115153A (ja) | デ−タバツクアツプ装置をもつカメラ | |
| JPS60207123A (ja) | コンピユ−タ−によりシ−ケンス制御されるカメラ | |
| JP2504327Y2 (ja) | シャッタ―幕制御装置 | |
| JPH074054B2 (ja) | 回路システム | |
| JPH0235429A (ja) | 電子制御カメラの表示制御装置 | |
| JP2529164Y2 (ja) | バッテリーチェック装置付きカメラ | |
| JPH11223860A (ja) | カメラの制御回路 | |
| JPH02189530A (ja) | 制御手段のリセット機能を備えたカメラ | |
| JPH079527B2 (ja) | 複数のマイクロコンピユ−タを備えたカメラ |