JPS60206145A - ワイヤボンデング用ボ−ルの良否判定方法 - Google Patents

ワイヤボンデング用ボ−ルの良否判定方法

Info

Publication number
JPS60206145A
JPS60206145A JP59062785A JP6278584A JPS60206145A JP S60206145 A JPS60206145 A JP S60206145A JP 59062785 A JP59062785 A JP 59062785A JP 6278584 A JP6278584 A JP 6278584A JP S60206145 A JPS60206145 A JP S60206145A
Authority
JP
Japan
Prior art keywords
voltage
wire
spark
time
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59062785A
Other languages
English (en)
Other versions
JPH0574222B2 (ja
Inventor
Hiroaki Kobayashi
弘明 小林
Masato Nagaoka
正人 長岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59062785A priority Critical patent/JPS60206145A/ja
Publication of JPS60206145A publication Critical patent/JPS60206145A/ja
Publication of JPH0574222B2 publication Critical patent/JPH0574222B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/78268—Discharge electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明ｔａ半導体装置のワイヤゼンデングに係り、特に
ワイヤの端部と電極との間に火花（以下ス、ｅ−クと言
う）を発生させてこのワイヤに球状接続端部（以下ぜ−
ルと言う）を形成させるとき、ｌンデングに好適なゾー
ルが形成されたか否かを判定するワイヤ２ンデング用シ
ールの良否判定方法に関する。
〔発明の技術的背景およびその問題点〕ワイヤの端部に
スＡ−りを発生させたとき、ここにぎ−ルが形成された
か否かを判定する方法は、例えば特公昭５４−３５０６
５号公報および特公昭５８−１６３３４号公報に開示さ
れている。
第１図はＩ−ルの形成と併せてこれらの判定方法を説明
するための概念図で、ワイヤ１はクランパー２およびゼ
ンデン夛ツール３を通して、ヒータブロック４上に載置
されたペレット５およびリードフレーム６にＩンデング
される。続いてクランパー２によってワイヤ１を持ち上
げると、リードフレーム６にゼンデングした位置にてワ
イヤ１が切断され、その端部は破線で示す位置に戻され
る。
また、ワイヤ端部１ａの側方には、電源としてのスＡ−
り発生部８と共に電気トーチを形成する電極７が配設さ
れ、ワイヤ端部１ａと電極７との間に高電圧を印加する
とスパークが飛び、これによってワイヤ１の先端にゾー
ル１ｂが形成される。
このゾール１ｂはペレット５に対する昶ンデングを好適
ならしめているが、その前提として適切な大きさが要求
される。これを満たすには例えばワイヤ１および電極７
間に定電圧を印加する方法と、定電流回路を付加してス
Ａ−り時の電流を一定に抑える方法とがある。
このうち前者は放電ギャップ、ワイヤ先端の形状、雰囲
気および湿度等によってス）Ｒ−り時の負荷が変動しや
すく、その影響を低く抑さえるためには装置が複雑化す
ると共に、保守管理が難しくなっていた。
後者はこの解決を意図したもので、スＡ−り時の負荷が
変動した場合でも常に一定の電流が流されるので、電力
（Ｗ＝ＩＲ）の変動が少なく、したがって、？−ルのば
らつきを小さく抑さえることができている。
このように、−−ルのばらつきを小さくするべく、スパ
ーク発生方法に改良が加えられたとしても、−ンデング
に際してはＩ−ルが形成されたことの確認すなわち？−
ルの良否判定を行なう必要があった。
通常、この−−ルの良否判定は第１図に示したようにワ
イヤ１に流れる電流を検出し、この電流値と２−ル形成
状況とを対応させて判断する良否判定部９が用いられる
。この良否判定部９は上述したｉ−ル形成方法の何れに
も適用し得るが次に述べる欠点があった。
１、ゼンデングッール下に残るワイヤの長さが極端に長
くなった場合、または、放電ギャップを狭く設定した場
合にはワイヤが電極に接触する虞れがあり、誤接触によ
って一−ルの形成されることのない短絡電流が流れたと
しても形成不良と判定できなかった。
λ放電ギャップが広すぎた場合、溶融電力の不足により
Ｉ−ルの大きさが極端に小さくなったとしても、スパー
クが発生すれば形成不良と判定できなかった。
３、定電流法によるスパーク電圧が制御電圧の最大値に
近付いたとき、放電に大部分の電力が費されて肝心の溶
融電力が少なくなるため正常なぽ−ルを形成し得ないが
、この不良判定ができなかった。
４、定電流法では放電ギャップのある程度のばらつきを
償うために制御電圧範囲を広く設定しである。したがっ
てワイヤの先端がゼンデングッ。
−ル内に隠れていたとしても放電することがあり、この
ときｉ−ルの形成不良の判定ができないばかりか、ワイ
ヤの溶融分が一ンデングッールに詰まって了うことがあ
った。
５、単に電流が流れたか否かの判定であるため、不良原
因の追求が難しく、一旦、ゾール形成不良が起きると元
の状態に回復させるに多大な時間を費やしていた。
〔発明の目的〕
本発明は上記の欠点を除去するためになされたもので、
多様なかたちで発生するゾールの形成不良の殆んどを検
出し得、これによってＩ−ル形成に関連する検査工程を
省き得ると共に、ぜンデンダの歩留まりおよび稼動率を
大幅に向上させ得るワイヤＩンデング用−−ルの良否判
定方法の提供を目的とする。
〔発明の概要〕
この目的を達成するために本発明は定電流回路を有する
電源によって導線の端部と電極との間に火花を発生させ
たとき、前記導線の端部にゼンデングのための？−ルが
良好に形成されたか否かを判定する方法において、前記
ぎ−ルな形成させるに好適な適正電圧範囲を設定し、実
際の火花電圧が前記適正電圧範囲に入った時間および外
れた時間の少なくとも一方を測定すると共に、これらの
時間の長短により前記ｌ−ルが良好に形成されたか否か
を判定することを特徴としている。
〔発明の実施例〕
以下、添付図面を参照して本発明の一実施例について説
明する。
第２図は本発明を実施する装置の一例を示すブロック図
で、第１図と同一の符号を付したものはそれぞれ同一の
要素を示している。ここで、定電流回路を有し電源とし
てのス、Ｊ−り発生装置１１の一方の出力端は接地され
、他方の出力端は電極７に接続されると共に、一端が接
地された分圧器１７の他端に接続される。この分圧器１
７の分圧出力端子にはノイズ成分を取り除くための波形
整形部比が接続される。
また、波形酸部比の出力端にはＩ−ルな形成させるに好
適な電圧の上限を設定することによって入力電圧がこの
上限に満たないとき論理レベル″１”の信号を出力する
電圧比較部Ｂと、−一ルを形成させるに好適な電圧の下
限を設定することによって入力電圧がこの下限を超えた
場合に論理レベル１１”　（以下論理レベルを省略する
）の信号を出力する電圧比較部１４とが接続されている
。
次に、これらの電圧比較部１３　、１４の出力端にはｉ
ンデングに好適なＩ−ルが形成されたか否かを判定する
良否判定部１６が接続されている。なお、この良否判定
部１６にはスＡ−り発生装置１１のス／ｅ−ク時間に対
応する信号および基準クロック発生部１５のクロック信
号が加えられている。
上記の如く構成されたゼール形成状態の良否を判定する
装置の作用を第３図に示したスＡ−り時の電圧波形図を
も参照して以下に説明する。
先ず、スＡ−り発生部１１がワイヤ１の先端および電極
７間に定電流を流したとき、この両者間に発生する電圧
が分圧器１７によって分圧され、取扱いに好適な電圧信
号が波形整形部丘に加えられる。
波形整形部化はノイズ成分を除去して電圧比較部１３お
よび１４に加える。
ところで、ワイヤ１の先端および電極７間に定電流を流
すことによってスパークが発生し、ジンデングに好適な
せ一ルがワイヤ１の先端に形成されたとすると第３図ａ
の曲線人に示す電圧信号Ｖｓが電圧比較部１３および１
４に加えられる。
このとき、電圧比較部１３の閾値はゼールの形成に寄与
すると想定される電圧の上限ｖ２　に設定され、電圧比
較部１４の閾値は２−ルの形成に寄与すると想定される
下限ｖ１　に設定される。本明細書では分圧器１７の分
圧出力をも実際の火花電圧と称し、電圧Ｖ１ｐｖ２で決
められる範囲を適正電圧範囲と言う。
この適正電圧範囲に対して負荷が過大になる場合、すな
わち、放電ギャップが過大になる場合には第３図ａの曲
線Ｂに示すように、この適正電圧範囲の上限を超える時
間が多くなり、逆に、ワイヤ１が電極７に接触して一一
ルな形成することなく短絡した場合には第３図ａの曲線
Ｃｋ示すように適正電圧範囲の下限に満たない時間が多
くなる。
一方、これらの電圧信号ｖ３が加えられる電圧比較部１
３は、この電圧がｖ２以下である期間″′１”の信号を
出力し、電圧比較器１４はこの電圧がｖ１以上である期
間″′１″の信号を出力する。したがって第３図の曲線
Ｃに示す電圧信号に対して電圧比較部１４は第３図すに
示すように斜線を施こした期間″′１′″　となる信号
を出力する。
次に、良否判定部１６は電圧比較部１３の出力、電圧比
較部１４の出力および基準クロック発生部１５の出力を
図示しないＡＮＤ回路に入力すると共に、この１０回路
の出力パルス数を計数する。
これｋより、適切な電圧でスパークした時間に対応する
計数信号が得られるので、この計数値が所定値を超えた
とき一ンデンダに好適なＩ−ルが形成されたものと判定
しており、しかも、図示しない表示部に判定結果を表示
する。
かくして、火花電圧が適正電圧を範囲に入った時間の長
短によるｌ−ルの良否判定がなされるので、上述したｉ
−ル形成不良の殆んどを検出することができる。
なお、上記実施例ではスＡ−り電圧が適正電圧範囲に入
る時間の長短のみに依ったが、スパーク発生装置１１で
はスパーク時間を任意に設定し得る構成のものが多く、
これに対応させるために、スパーク時間設定信号を良否
判定部１６に取り込み、スパーク電圧が適正電圧範囲に
入る時間と、設定されたス／ｅ−り時間との北本が所定
値を超えたか否かにより良否判定をすれば、さらに判定
精度を上げることができる。
なおまた、上記実施例ではスパーク電圧が適正電圧範囲
を超えた時間と、適正電圧範囲に至らない時間とが、全
く同等に扱われているが、スパーク電圧が適正電圧範囲
を超えたときは僅かに一−ルが形成され、スノ々−り電
圧が零の場合には全（ｉ−ルが形成されないという違い
がある。したがって、これらの違いを考慮して適正電圧
範囲を超えた時間に適切な重み係数を掛けて、これを適
正電圧範囲に入る時間に加算するようにすれば、さらＫ
、良否判定精度を向上させることができる。
一方、適正電圧範囲を超えるか、あるいは適正電圧範囲
に至らない時間および電圧波形と、その原因とは相関々
係を持つことが多く、この関係な分析することによって
２−ル形成の良否だけでなく不良原因も表示するように
してもよく、さらに、この不良原因を除去するべくゼン
デング装置にフィーＰＡツクして適正電圧範囲に維持さ
れる時間がより長くなるような制御を行なわせてもよい
。
なお、上記実施例における良否判定部１６はディフタル
ＩＣで構成するものであるが、この良否判定部の代わり
にぜンデング装置を制御するマイクロコンピュータを用
いて上述した如き判定操作を行なわせてもよい。
〔発明の効果〕
以上の説明によって明らかな如く本発明によれば、多様
な形で発生するぜ−ルの形成不良の殆んどを検出し得、
これによって−−ル形成に関する検査工程を省くことが
でき、また、ゼンデングの歩留まりおよび稼動率を大幅
に向上させ得るという優れた効果が得られている。
【図面の簡単な説明】
第１図は従来のワイヤ−ンデング用ぎ−ルの良否判定方
法を説明するために、Ｉ−ルを形成する装置と併せて示
した概念図、第２図は本発明を実施する装置の構成例を
示したブロック図、第３図（ａ）およｆｆ１ｂ）は同装
置の作用を説明するための波形図である。 １・・・ワイヤ、２・・・クランＡ−１３・−・ｉンデ
ンｊツール、７・・・電極、１１・・・電源としてのス
Ａ−り発生装置、１３　、１４・・・電圧比較部、δ・
・・基準クロック発生部、１６・・・良否判定部。 出願人代理人　猪　股　清 第１図 第２図 第３図 Ｂ奇問を−

Claims (1)

  1. 【特許請求の範囲】 １、定電流回路を有する電源によって導線の端部と電極
    との間に火花を発生させたとき、前記導線の端部にはン
    デングのためのゾールが良好に形成されたか否かを判定
    する方法において、前記ゾールを形成させるに好適な適
    正電圧範囲を設定し、実際の火花電圧が前記適正電圧範
    囲に入った時間および外れた時間の少なくとも一方を測
    定すると共に、これらの時間の長短により前記ゾールが
    良好に形成されたか否かを判定することを特徴とするワ
    イヤ２ンデング用シールの良否判定方法。 ２、火花電圧が前記適正電圧範囲に入った時間と、設定
    されたスノーク時間との比が所定値を超えたか否かによ
    り前記ゾールが良好に形成されたか否かを判定すること
    を特徴とする特許請求の範囲第１項記載のワイヤ戸ンデ
    ング用ゼールの良否判定方法。
JP59062785A 1984-03-30 1984-03-30 ワイヤボンデング用ボ−ルの良否判定方法 Granted JPS60206145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59062785A JPS60206145A (ja) 1984-03-30 1984-03-30 ワイヤボンデング用ボ−ルの良否判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59062785A JPS60206145A (ja) 1984-03-30 1984-03-30 ワイヤボンデング用ボ−ルの良否判定方法

Publications (2)

Publication Number Publication Date
JPS60206145A true JPS60206145A (ja) 1985-10-17
JPH0574222B2 JPH0574222B2 (ja) 1993-10-18

Family

ID=13210350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59062785A Granted JPS60206145A (ja) 1984-03-30 1984-03-30 ワイヤボンデング用ボ−ルの良否判定方法

Country Status (1)

Country Link
JP (1) JPS60206145A (ja)

Also Published As

Publication number Publication date
JPH0574222B2 (ja) 1993-10-18

Similar Documents

Publication Publication Date Title
JPS60206145A (ja) ワイヤボンデング用ボ−ルの良否判定方法
US3950630A (en) Commutator terminal machine and method
US3532853A (en) Arc welding monitor system
JPS6149433A (ja) ワイヤボンデイングにおけるボ−ル形成不良検出方法
JPH0317377B2 (ja)
JP2588199B2 (ja) 放電加工装置
US20170197267A1 (en) Wire electrical discharge machine with deterioration detection function for feeder
JPS59199176A (ja) 短絡を伴なう溶接の電流の制御方法と装置
US6660956B1 (en) Method of and apparatus for monitoring a ball forming process
JPS63119540A (ja) ワイヤボンデイング用のボ−ル形成装置
JP2868354B2 (ja) 導通試験装置
JPS5917977B2 (ja) ワイヤボンダ−におけるボ−ル形成方法
JP2985895B2 (ja) 半導体装置の試験方法
JPS5923938B2 (ja) 放電加工装置
JPS61260644A (ja) ボンデイング装置
JPS5711784A (en) Method and device for inspection of parallel gap welding
JPH06170537A (ja) アーク溶接自動制御方法及び装置
CN114184982A (zh) 一种焊接引弧爆断的检测方法、系统及焊接方法
SU1371821A1 (ru) Способ электродуговой сварки с короткими замыкани ми дугового промежутка и устройство дл его осуществлени
JP4348509B2 (ja) アーク溶接装置
JPH06313786A (ja) 被膜検査装置
JPS61142472A (ja) 半導体素子の特性測定方法
JPS594982A (ja) 抵抗溶接用電流制御方法、装置
JPS5976675A (ja) Ｔｉｇ溶接法におけるア−クスタ−ト方法
JPH11219719A (ja) 絶縁検査装置