JPS60203067A - Picture data input interface - Google Patents

Picture data input interface

Info

Publication number
JPS60203067A
JPS60203067A JP59058110A JP5811084A JPS60203067A JP S60203067 A JPS60203067 A JP S60203067A JP 59058110 A JP59058110 A JP 59058110A JP 5811084 A JP5811084 A JP 5811084A JP S60203067 A JPS60203067 A JP S60203067A
Authority
JP
Japan
Prior art keywords
picture data
image data
circuit
reading device
reader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59058110A
Other languages
Japanese (ja)
Inventor
Kazunori Oshikawa
和徳 押川
Kenichi Yoshikawa
賢一 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59058110A priority Critical patent/JPS60203067A/en
Publication of JPS60203067A publication Critical patent/JPS60203067A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To transfer the picture data to the picture data processing systems of various specifications by supplying the synchronizing signals of various cycles and levels to a picture reader and controlling the level of the output picture data of side reader. CONSTITUTION:A picture data read request signal is delivered to a picture data input controller CT3 from a picture data processing system 4. Then the CT3 starts a control circuit 11 of a picture data input interface 1, and the circuit 11 starts an external synchronizing output circuit 12. Thus the circuit 12 delivers synchronizing signals 801-803 of prescribed cycles to a picture reader 2 for control of the picture data input area of the reader 2. The reader 2 delivers the input signal of the picture data to a level shift amplifier 14. The amplifier 14 shifts the picture data to a prescribed level and delivers it to a data converter 15. The converter 15 converts the analog picture data into the digital data and delivers it to the system 4 via the CT3. The frequencies of signals 801-803 are changed by varying the clock frequency of a clock generating circuit 13.

Description

【発明の詳細な説明】 し発明の技術分野] 本発明は、画像読取装置から画像データを抽出し、これ
を画像データ処理システムに送る画像データ入力インタ
フェースに関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to an image data input interface that extracts image data from an image reading device and sends it to an image data processing system.

「発明の技術的背景とその問題点] 従来から、画像読取装置を用いて画像データを抽出する
には、この画像読取装置に同期信号を供給しなければな
らない。こ′の同期信号を発生させる方法には以下に述
べる2つの方法が周知である。
"Technical background of the invention and its problems" Conventionally, in order to extract image data using an image reading device, it is necessary to supply a synchronizing signal to the image reading device. The following two methods are well known.

1つは画像読取装置内で同期信号を作るもので、他の1
つは外部より画像読取装置に同期信号を加えるという方
法である。しかし、前者の方法は、画像読取装置内に同
期発生回路が必要となり、場合によってはインタフェー
ス側で同期分離回路が必要になる等、コスト高になると
いう欠点があった。一方、後者の方法は、ある固定周波
数、固定レベルの同期信号のみしか画像読取装置に与え
ることができず、画像読取装置が特定の機器に対して専
用となってしまい、接続機器の汎用性に乏しくなるとい
う欠点があった。更にこの後者の方法においては、画像
データの出カニリアが固定されている接続機器の種類に
よっては、入力信号レベルの異なる画像データが入力不
可能となる等の欠点があった。
One is to create a synchronization signal within the image reading device, and the other one is to create a synchronization signal within the image reading device.
One method is to apply a synchronization signal to the image reading device from the outside. However, the former method requires a synchronization generation circuit within the image reading device, and in some cases requires a synchronization separation circuit on the interface side, resulting in high costs. On the other hand, with the latter method, only a synchronization signal of a fixed frequency and a fixed level can be given to the image reading device, and the image reading device becomes dedicated to a specific device, reducing the versatility of the connected device. The drawback was that it became scarce. Furthermore, this latter method has the disadvantage that image data having different input signal levels cannot be input depending on the type of connected equipment whose image data output channel is fixed.

[発明の目的] 本発明の目的は、上記の欠点に鑑み、高精度、高画質の
画像データを画像読取装置から抽出して。
[Object of the Invention] In view of the above drawbacks, an object of the present invention is to extract high-precision, high-quality image data from an image reading device.

これを種々の仕様の画像データ処理システムに転送する
ことができる画像データ入力インタフェースを提供する
ことにある。
The object of the present invention is to provide an image data input interface that can transfer this data to image data processing systems with various specifications.

「発明の概要」 本発明は、所定の周期及びレベルにて同期信号。"Summary of the invention" The present invention uses a synchronization signal at a predetermined period and level.

を画像読取装置に出力する外部同期出力回路と、画像読
取装置を外部同期にて動作可能とし且つ、前記外部同期
出力回路を起動すると共に、画像読取装置からの画像デ
ータの上位システムへの入力を制御する制御回路と、画
像読取装置からレベルシフトアンプを介して得られるア
ナログ画像データをデジタル画像データに変換するデー
タ変換回路と、前記外部同期出力回路、制御回路および
データ変換回路に所定のクロック信号を発生するクロッ
ク発生回路とを具備して成る画像データ入力インタフェ
ースを用いることにより、上記臼、的を達成するもので
ある。
an external synchronization output circuit that outputs the image data to the image reading device, and an external synchronization output circuit that enables the image reading device to operate in external synchronization, activates the external synchronization output circuit, and inputs image data from the image reading device to the host system. A control circuit for controlling a control circuit, a data conversion circuit for converting analog image data obtained from an image reading device via a level shift amplifier into digital image data, and a predetermined clock signal for the external synchronization output circuit, control circuit, and data conversion circuit. The above objectives are achieved by using an image data input interface comprising a clock generation circuit that generates a clock.

[発明の実施例] 以下本発明の一実施例を図面に従って説明覆る第1図は
本発明の画像データ入力インタフェースを用いたシステ
ムの一実施例を示した構成図である。画像データ入力イ
ンタフェース1によって画像読取装置2から抽出された
画像データは、このインタフェースを通して画像データ
人力コン1〜ローラ3に入力され、更にこの人力コン1
〜ローラ3を介して画像データ処理システム4に転送さ
れる。
[Embodiments of the Invention] An embodiment of the present invention will be described below with reference to the drawings. Fig. 1 is a block diagram showing an embodiment of a system using the image data input interface of the present invention. The image data extracted from the image reading device 2 by the image data input interface 1 is inputted to the image data human-powered controllers 1 to 3 through this interface, and further to the human-powered controller 1.
-Transferred to image data processing system 4 via roller 3.

第2図は第1図に示した画像データ入力インタフェース
1の詳細構成例を示したブロック図である。画像データ
入力インタフェース1は、制御回路11、外部同期出力
回路12、クロック発生回路13゜入力信号レベルシフ
トアンプ14及びデータ変換回路15より構成されてい
る。クロック発生回路13は該インタフェース1を動作
させるクロックを発生し、入力信号レベルシフトアンプ
14は入力信号900に応じてこれをレベルシフト及び
増幅づ−る機能を有する。データ変換回路15は、入力
された】アナログ画像信号150をデジタル画像信号に
変換し、且つ、そのデジタル画像信号をライン5を介し
て画像データ入力コントローラ3に出力するドライ1回
路を有している。
FIG. 2 is a block diagram showing a detailed configuration example of the image data input interface 1 shown in FIG. The image data input interface 1 includes a control circuit 11, an external synchronization output circuit 12, a clock generation circuit 13, an input signal level shift amplifier 14, and a data conversion circuit 15. The clock generation circuit 13 generates a clock for operating the interface 1, and the input signal level shift amplifier 14 has the function of level shifting and amplifying the input signal 900 in accordance with the input signal 900. The data conversion circuit 15 has a dry circuit 1 that converts the input analog image signal 150 into a digital image signal and outputs the digital image signal to the image data input controller 3 via the line 5. .

次に本実施例の動作について説明する。画像データ処理
システム4から画像データ読取要求信号100が画像デ
ータ入力コントローラ3に出力されると、画像データ入
力コントローラ3が画像データ入力インタフェース1の
一制御回路11に起動信号200を出力し、起動をかけ
る。すると、制御回路11は画像読取装置2、画像デー
タ入力コントローラ3にイネーブル信号300.400
を出力する。これと同時に、制御回路11は画像読取装
置2が外部同期による。制御を行なうための信号500
を該装置2に出力覆ると共に、データストローブ信号6
00を画像データ入力コントローラ3に出力する。更に
、制御回路11は外部同期出力回路12に起動信号70
0を出力して起動をかける。すると、外部周期出力回路
12は画像データ入カニリアを制御する所定、の周期を
持った同期信号801.802.803を画像読取装置
2に出力する。同期信号801.802.803を受け
た画像読取装置2は画像データ900を入力信号レベル
シフトアンプ14に出力覆る。この入力信号レベルシフ
トアンプ14は入力された画像データ900を所定のレ
ベルにシフトし、これをデータ変換回路15に出力する
。データ変換回路15は入力されるアナログ画像データ
をデジタル画像データに変換し、これをデータバスライ
ン5を通して画像データ入力コントローラ3に出力する
。画像データ入力コントローラ3は制御回路11がら出
力される前記データストローブ信号600に応じてデー
タ変換回路15からの画像データを取り込み、これを上
位の画像データ処理システム4にデータバスライン6を
通して出力する。なお、制御回路11、外部同期出力回
路12、データ変換回路15はクロック発生回路13か
ら出力されるクロック1001.1002.1003を
受信し、各回路11.12.15はこれらクロック10
01〜1003によって適切に動作するようになってい
る。また、外部同期出力回路12が発生する同期信号8
01.802.803の周波数はクロツり発生回路13
から出力されるクロック1002の周波数を変えること
によって変化させることができ、更に、これら同期信号
のレベルリ、外部同期出力回路12のトライバ段の増幅
率等を調整することにより変化させることができる。従
って、外部同期用ツノ回路12(J低周波から高周波ま
でに及ぶ広範囲の同期化8を種々のレベルにて画像読取
装置2に供給することができる。
Next, the operation of this embodiment will be explained. When the image data processing system 4 outputs the image data reading request signal 100 to the image data input controller 3, the image data input controller 3 outputs the activation signal 200 to one control circuit 11 of the image data input interface 1 to activate it. put on. Then, the control circuit 11 sends enable signals 300 and 400 to the image reading device 2 and the image data input controller 3.
Output. At the same time, the control circuit 11 externally synchronizes the image reading device 2. Signal 500 for controlling
is output to the device 2, and the data strobe signal 6 is output to the device 2.
00 is output to the image data input controller 3. Furthermore, the control circuit 11 sends a start signal 70 to the external synchronization output circuit 12.
Outputs 0 and activates it. Then, the external cycle output circuit 12 outputs synchronization signals 801, 802, and 803 having a predetermined cycle to control the image data input signal to the image reading device 2. The image reading device 2 receiving the synchronization signals 801, 802, and 803 outputs the image data 900 to the input signal level shift amplifier 14. The input signal level shift amplifier 14 shifts the input image data 900 to a predetermined level and outputs it to the data conversion circuit 15. The data conversion circuit 15 converts input analog image data into digital image data and outputs this to the image data input controller 3 through the data bus line 5. The image data input controller 3 takes in image data from the data conversion circuit 15 in response to the data strobe signal 600 output from the control circuit 11, and outputs it to the upper image data processing system 4 through the data bus line 6. Note that the control circuit 11, external synchronization output circuit 12, and data conversion circuit 15 receive clocks 1001, 1002, and 1003 output from the clock generation circuit 13, and each circuit 11, 12, and 15 receives these clocks 10.
01 to 1003 to ensure proper operation. In addition, the synchronization signal 8 generated by the external synchronization output circuit 12
The frequency of 01.802.803 is the clock generation circuit 13
It can be changed by changing the frequency of the clock 1002 outputted from the synchronous output circuit 1002, and further by adjusting the level of these synchronization signals, the amplification factor of the triver stage of the external synchronization output circuit 12, etc. Therefore, the external synchronization horn circuit 12 (J) can supply a wide range of synchronization 8 ranging from low frequency to high frequency to the image reading device 2 at various levels.

木実施例によれば、画像データ入力インタフェース1の
外部同期出力回路12は、同期信号801.802.8
03の周期を低周波から高周波に亙り広範囲に変化させ
て画像読取装置2に供給することができるため、画像デ
ータ900の入カニリアを変化さけることができ、種々
の仕様の画像データ処理シス−j−ム/lI、こ画像読
取装置2を結合させることができる。また、入ツノ信号
しベルシフトアンプ14によって画像データ900のレ
ベルを変化させ、また外部同期出力回路12は同期信号
801 、、802.803のレベルを変化させること
ができるため、画像読取装置2及び画像データ処理シス
テム4の機種を問わず高精度、高画質の画像データ90
0を抽出づることができる。従って、上記両効果により
画像読取装置2の汎用性を著しく同士させることができ
ると共に、外部同期方式を用いているためシステムの低
コペト化を図ることができる。
According to the tree embodiment, the external synchronization output circuit 12 of the image data input interface 1 receives synchronization signals 801.802.8.
Since the period of 03 can be changed over a wide range from low frequency to high frequency and supplied to the image reading device 2, it is possible to avoid changing the input period of the image data 900, and it is possible to use image data processing systems with various specifications. -M/lI, this image reading device 2 can be combined. In addition, since the level of the image data 900 can be changed by the bell shift amplifier 14 based on the input horn signal, and the external synchronization output circuit 12 can change the level of the synchronization signals 801, 802, and 803, the image reading device 2 and High-precision, high-quality image data 90 regardless of the model of the image data processing system 4
0 can be extracted. Therefore, both of the above effects can significantly improve the versatility of the image reading device 2, and since the external synchronization method is used, it is possible to reduce the complexity of the system.

[発明の効果] 以−F記述した如く本発明の画像データ入力インタフェ
ースによれば、種々の周期及びレベルを有する同期信号
を画像読取装置に供給すると」tに、画像読取装置が出
力する画像データのレベルを調整して画像データ処理シ
ステムに転送することが可能であるため、高精度、高画
質の画像データを画像読取装置から抽出して、これを種
々の仕様の画像データシステムに転送して画像読取装置
の汎用性を向上させることができる。
[Effects of the Invention] As described below, according to the image data input interface of the present invention, when synchronization signals having various periods and levels are supplied to the image reading device, the image data output by the image reading device is Since it is possible to adjust the level of image data and transfer it to an image data processing system, it is possible to extract high-precision, high-quality image data from an image reading device and transfer it to image data systems with various specifications. The versatility of the image reading device can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の画像データ入力インタフL−スを用い
たシステムの一実施例を示り一構成図、第2図は第1図
に示した画像データ入力インタノJ−スの詳細例を示し
たブロック図である。 1・・・画像データ入力インタフェース2・・・画像読
取装置 3・・・画像データ入力コントローラ 4・・・画像データ処理システム 11・・・制御回路 12・・・外部同期出力回路13
・・・クロック発生回路 14・・・入力信号しへルシフトアンプ15・・・デー
タ変換回路 代理人弁理士 則 近 憲 佑〈はか1名)第1図 第2図
FIG. 1 shows a configuration diagram of an embodiment of a system using the image data input interface of the present invention, and FIG. 2 shows a detailed example of the image data input interface shown in FIG. FIG. 1... Image data input interface 2... Image reading device 3... Image data input controller 4... Image data processing system 11... Control circuit 12... External synchronization output circuit 13
... Clock generation circuit 14 ... Input signal shift amplifier 15 ... Data conversion circuit Patent attorney Noriyuki Chika (1 person) Fig. 1 Fig. 2

Claims (1)

【特許請求の範囲】[Claims] 所定の周期及びレベルの同期信号を画像読取装置に出力
覆る外部同期出力回路と、画像読取装置を外部同期にて
動作可能とし且つく前記外部同期出力回路を起動すると
共に、画像読取装置からの画像データの上位システムへ
の入力を制御する制御回路と、画像読取装置からレベル
シフトアンプを介して得られるアナログ画像データをデ
ジタル画像データに変換するデータ変換回路と、前記外
部同期出力回路、制御回路およびデータ変換回路に所定
のクロック信号を発生するクロック発生回路とを具備し
て成ることを特徴とする画像データ入力インタフェース
An external synchronization output circuit outputs a synchronization signal of a predetermined period and level to the image reading device, and the external synchronization output circuit enables the image reading device to operate in external synchronization. a control circuit that controls input of data to a host system, a data conversion circuit that converts analog image data obtained from the image reading device via a level shift amplifier into digital image data, the external synchronization output circuit, the control circuit, and An image data input interface comprising a data conversion circuit and a clock generation circuit that generates a predetermined clock signal.
JP59058110A 1984-03-28 1984-03-28 Picture data input interface Pending JPS60203067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59058110A JPS60203067A (en) 1984-03-28 1984-03-28 Picture data input interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59058110A JPS60203067A (en) 1984-03-28 1984-03-28 Picture data input interface

Publications (1)

Publication Number Publication Date
JPS60203067A true JPS60203067A (en) 1985-10-14

Family

ID=13074831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59058110A Pending JPS60203067A (en) 1984-03-28 1984-03-28 Picture data input interface

Country Status (1)

Country Link
JP (1) JPS60203067A (en)

Similar Documents

Publication Publication Date Title
TW353176B (en) A semiconductor device capable of holding signals independent of the pulse width of an external clock and a computer system including the semiconductor
JPS60203067A (en) Picture data input interface
AU6272299A (en) Regulating a data transfer time
JP2551004B2 (en) Frame synchronizer
JPH0239651A (en) Transmission speed converting circuit
JP2867480B2 (en) Memory switching circuit
JPS6427722U (en)
SU1040616A1 (en) Device for element-by-element phasing of discrete signal receivers
JPH04278613A (en) Clock device of duplex constitution
JPS60116549U (en) Main/slave computer synchronization device
JPS63118647U (en)
JPS62138202U (en)
JPH0421231A (en) Serial input and output communication method
JPS614235U (en) Signal processor input/output control device
JPH01185050A (en) Signal processing circuit
JPS63149643U (en)
JPS5936648U (en) Intrasatellite exchange time division multiplex communication equipment
JPH0417565B2 (en)
JPH05227029A (en) Phase controller
JPH02171096A (en) Time synchronizing system for multi-processor exchange system
JPS60170857U (en) Asynchronous signal receiver
JPS60154878U (en) Electronic circuit operating speed measuring device
JPS6221337A (en) Staff synchronizing system
JPH01105112A (en) Waveform recorder
JPS59142807U (en) process control equipment