JPH02171096A - Time synchronizing system for multi-processor exchange system - Google Patents
Time synchronizing system for multi-processor exchange systemInfo
- Publication number
- JPH02171096A JPH02171096A JP32741688A JP32741688A JPH02171096A JP H02171096 A JPH02171096 A JP H02171096A JP 32741688 A JP32741688 A JP 32741688A JP 32741688 A JP32741688 A JP 32741688A JP H02171096 A JPH02171096 A JP H02171096A
- Authority
- JP
- Japan
- Prior art keywords
- time information
- processor
- time
- clock means
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000000644 propagated effect Effects 0.000 abstract 1
- 239000013256 coordination polymer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マルチプロセッサ交換システムの時計同期方
式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a clock synchronization method for a multiprocessor switching system.
従来、交換動作を制御する複数のプロセッサをループバ
スにより接続して構成したマルチプロセッサ交換システ
ムでは、各プロセッサの時計の同期を次のようにして取
っていた。すなわち、ある特定のプロセッサはマスクと
なるハードウェアによる時計手段を備え、この時計手段
から一定の周期でソフトウェアにより時間情報を読み取
り、ループバスを介して各プロセッサに送出する。そし
て、各プロセッサはこの時間情報をループバスより受は
取ると、その情報をもとにして自身のソフトウェアによ
る時計手段の時間を更新し、上記マスクの時計手段との
同期を確立していた。Conventionally, in a multiprocessor exchange system configured by connecting a plurality of processors for controlling exchange operations via a loop bus, the clocks of each processor were synchronized as follows. That is, a certain processor is equipped with a hardware clock means serving as a mask, and software reads time information from this clock means at a constant cycle and sends it to each processor via a loop bus. When each processor receives this time information from the loop bus, it updates the time of its own software clock means based on the information, and establishes synchronization with the mask clock means.
このような従来の時計同期方式では、上述のように特定
のプロセッサがソフトウェアにより時間情報を送出し、
各プロセッサもソフトウェアにより時間情報を受は取っ
て自身の時計手段の時間を更新するので、時間情報の送
受信処理に時間がかかり、マスクの時計手段の時間と、
各プロセッサの時計手段の時間との間にずれが生じると
いう問題がある。In such conventional clock synchronization methods, as mentioned above, a specific processor sends out time information using software.
Each processor also receives and receives time information using software and updates the time of its own clock means, so it takes time to process the time information transmission and reception, and the time of the mask's clock means is updated.
There is a problem in that a time lag occurs between the clock means of each processor.
本発明の目的は、このような問題を解決し、マスクの時
計手段と各プロセッサの時計手段との間の時間的ずれを
極めて小さくすることを可能とするマルチプロセッサ交
換システムの時計同期方式を提供することにある。An object of the present invention is to provide a clock synchronization method for a multiprocessor exchange system that solves these problems and makes it possible to extremely minimize the time lag between the clock means of the mask and the clock means of each processor. It's about doing.
本発明は、交換動作を制御する複数のプロセッサをルー
プバスにより接続して構成したマルチプロセッサ交(^
システムの時計同期方式において、ハードウェアの時計
手段と、
この時計手段が発生する時間情、報を前記ループバスに
出力する時間情報供給装置と、
前記ループバスから前記時間情報を取り込み、前記プロ
セッサに出力する時間情報読み取り装置とを設けたこと
を特徴とする。The present invention is a multiprocessor exchange (^
In the clock synchronization method of the system, a hardware clock means, a time information supply device that outputs time information generated by the clock means to the loop bus, and a time information supply device that takes in the time information from the loop bus and supplies it to the processor. The present invention is characterized in that it is provided with a time information reading device for outputting the time information.
〔実施例〕 次に本発明の実施例について図面を参照して説明する。〔Example〕 Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明による時計同期方式を実施するマルチプ
ロセッサ交換システムの一例を示すブロック図である。FIG. 1 is a block diagram showing an example of a multiprocessor switching system implementing the clock synchronization method according to the present invention.
このシステムは、交換装置EX。This system is an exchange device EX.
を制御する交換プロセッサcp、と交換袋ffEX、を
制御する交換プロセッサCP、その他とをループバス6
により接続して構成されている。プロセッサCP、はバ
スインターフェース装gDを通じてループバス6に接続
され、そして、プロセッサCP直にはハードウェアの時
計手段Aと時間情報供給装置Bとが設けられ、時計手段
Aは時計手段制御インターフェース1によりプロセッサ
CP。The exchange processor CP that controls the exchange bag ffEX, the exchange processor CP that controls the exchange bag ffEX, and the other loop bus 6
It is connected and configured by. The processor CP is connected to the loop bus 6 through the bus interface device gD, and a hardware clock means A and a time information supply device B are provided directly to the processor CP, and the clock means A is connected to the loop bus 6 through the bus interface device gD. Processor CP.
に接続され、時計手段Aと時間情報供給装置Bとは時間
読み出しインターフェース2により、また、時間情報供
給装置Bは時間インサートインターフェース3によりバ
スインターフェース装置りに接続されている。一方、プ
ロセッサCP、はバスインターフェース装置Eを通じて
ループバス6に接続され、そして、プロセッサCPjに
は時間情報読み取り装置Cが設けられ、これは時間読み
取りインターフェース4によりバスインターフェース装
置Eに、時間読み出しインターフェース5によりプロセ
ッサCP、に接続されている。なお、図には簡単のため
時間情報を受は取る側のプロセッサとしてCP、のみを
示したが、実際には時間情報を受は取る側のプロセッサ
は複数である。The clock means A and the time information supply device B are connected to a time reading interface 2, and the time information supply device B is connected to a bus interface device by a time insert interface 3. On the other hand, the processor CP is connected to the loop bus 6 through the bus interface device E, and the processor CPj is provided with a time information reading device C, which is connected to the bus interface device E through the time reading interface 4, and the time information reading device C is connected to the bus interface device E through the time reading interface 5. is connected to the processor CP by. Although the figure only shows the CP as the processor that receives and receives time information for simplicity, in reality, there are multiple processors that receive and receive time information.
次に動作を説明する。プロセッサCPiが時計手段に時
間を設定すると、その後、−時計手段Aは自身で時間を
更新し続ける。そして、時間情輻供給装WBは一定の周
期でハードウェアの時計手段Aより時間情報を読み出し
、その時間情報をバスインターフェース装置りを通じて
ループバス6に送出する。一方、プロセッサCP、側で
は、時間情報読み取り装置Cがループバス6上に流れて
いる上記時間情報を一定の周期でバスインターフェース
装置Eを通じて読み取り、そのメモリに記憶する。そし
て、プロセッサCPjはこの記憶された時間情報を時間
情報読み取り装置Cからいつでも読み出し、時計手段A
からの時間情報を得ることができ、それにもとづいて自
身のソフトウェアによる時計手段の時間を更新する。ま
た時間情報を受は取る他のプロセッサ(図示せず)側で
もプロセッサCPjの場合と同様に時間情報読み取り装
置およびプロセッサが動作し、プロセッサCP。Next, the operation will be explained. After the processor CPi sets the time in the clock means, the clock means A continues to update the time by itself. The time information supply device WB reads time information from the hardware clock means A at regular intervals and sends the time information to the loop bus 6 through the bus interface device. On the other hand, on the processor CP side, the time information reading device C reads the time information flowing on the loop bus 6 through the bus interface device E at regular intervals and stores it in its memory. Then, the processor CPj reads this stored time information from the time information reading device C at any time, and reads out the stored time information from the time information reading device C.
can obtain time information from the computer and update the time of its own software clock means based on this information. Also, on the side of another processor (not shown) that receives and receives time information, a time information reading device and a processor operate in the same manner as in the case of processor CPj, and processor CPj operates.
との同期を確立する。Establish synchronization with
このように本発明の時計同期方式によれば、ハードウェ
アによるマスクの時計手段からの時間情報が時間情報供
給装置により一定の周期で常時、ループバスに送出され
、それを受は取るプロセッサ側では、時間情報読み取り
装置が時間情報を読み取って記憶し、プロセッサはそれ
をいつでも読み出すことができるので、マスクの時計手
段と各プロセッサの時計手段との間の時間的ずれを極め
て小さくすることが可能となる。As described above, according to the clock synchronization method of the present invention, the time information from the clock means of the hardware mask is constantly sent to the loop bus at a constant cycle by the time information supply device, and the processor side that receives it Since the time information reading device reads and stores the time information, and the processor can read it at any time, it is possible to make the time difference between the clock means of the mask and the clock means of each processor extremely small. Become.
以上説明したように本発明は、交換動作を制御する複数
のプロセッサをループバスにより接続して構成したマル
チプロセッサ交換システムの時計同期方式において、ハ
ードウェアの時計手段と、この時計手段が発生する時間
情報をループバスに出力する時間情報供給装置と、ルー
プバスから時間情報を取り込み、プロセッサに出力する
時間情報読み取り装置とを設けている。As explained above, the present invention provides a clock synchronization method for a multiprocessor exchange system configured by connecting a plurality of processors that control exchange operations via a loop bus, and provides a hardware clock means and a clock generated by the clock means. A time information supply device that outputs information to the loop bus, and a time information reading device that takes in time information from the loop bus and outputs it to the processor are provided.
従って本発明の時計同期方式によれば、ハードウェアに
よるマスクの時計手段からの時間情報が時間情報供給装
置により一定の周期で常時、ループバスに送出され、そ
れを受は取るプロセッサ側では、時間読み取り装置が時
間情報を読み取って記憶し、プロセッサはそれをいつで
も読み出すことができるので、マスクの時計手段と各プ
ロセッサの時計手段との間の時間的ずれを極めて小さく
することが可能となる。Therefore, according to the clock synchronization method of the present invention, the time information from the clock means of the hardware mask is constantly sent to the loop bus at a constant cycle by the time information supply device, and the processor side that receives and receives the time information Since the reading device reads and stores the time information, which can be read out by the processor at any time, it is possible to minimize the time lag between the clock means of the mask and the clock means of each processor.
第1図は本発明の時計同期方式を実施するマルチプロセ
ッサ交換システムの一例を示すブロック図である。
1・・・時計手段制御インターフェース2・・・時間読
み出しインターフェース3・・・時間インサートインタ
ーフェース4・・・時間読み取りインターフェース5・
・・時間読み出しインターフェース6e・・ループバス
CPi 、cp、・・・交換プロセッサEX五、EX、
・・・交換装置
A・・・時計手段
B・・・時間情報供給装置
C・・・時間情報読み取り装置FIG. 1 is a block diagram showing an example of a multiprocessor switching system implementing the clock synchronization method of the present invention. 1... Clock means control interface 2... Time reading interface 3... Time insert interface 4... Time reading interface 5.
...Time readout interface 6e...Loop bus CPi, cp,...Exchange processor EX5, EX,
... Exchange device A ... Clock means B ... Time information supply device C ... Time information reading device
Claims (1)
スにより接続して構成したマルチプロセッサ交換システ
ムの時計同期方式において、 ハードウェアの時計手段と、 この時計手段が発生する時間情報を前記ループバスに出
力する時間情報供給装置と、 前記ループバスから前記時間情報を取り込み、前記プロ
セッサに出力する時間情報読み取り装置とを設けたこと
を特徴とするマルチプロセッサ交換システムの時計同期
方式。(1) In a clock synchronization method for a multiprocessor exchange system configured by connecting a plurality of processors that control exchange operations via a loop bus, a hardware clock means and time information generated by this clock means are transmitted to the loop bus. A clock synchronization method for a multiprocessor exchange system, comprising: a time information supply device for outputting time information; and a time information reading device for taking in the time information from the loop bus and outputting it to the processor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32741688A JPH02171096A (en) | 1988-12-23 | 1988-12-23 | Time synchronizing system for multi-processor exchange system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32741688A JPH02171096A (en) | 1988-12-23 | 1988-12-23 | Time synchronizing system for multi-processor exchange system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02171096A true JPH02171096A (en) | 1990-07-02 |
Family
ID=18198914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32741688A Pending JPH02171096A (en) | 1988-12-23 | 1988-12-23 | Time synchronizing system for multi-processor exchange system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02171096A (en) |
-
1988
- 1988-12-23 JP JP32741688A patent/JPH02171096A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2002895A1 (en) | Arithmetic unit | |
JPH02171096A (en) | Time synchronizing system for multi-processor exchange system | |
JPS59176863A (en) | Timer synchronizing system | |
JPH09219714A (en) | Transmission control system | |
JPH02308356A (en) | Parallel processor | |
JPH01177672A (en) | System for processing digital signal | |
JPS60263255A (en) | Processor synchronizing system | |
JPH03177953A (en) | Data transfer system | |
JPS61271563A (en) | Information processing device | |
JPH0239651A (en) | Transmission speed converting circuit | |
JPS6310838A (en) | Synchronizing system for data transfer system including asynchronous system | |
JPS63237157A (en) | Data processing system | |
JPH01185049A (en) | Signal processing circuit | |
JPS6155196B2 (en) | ||
JPH0520159A (en) | Distributed data base control system | |
JPH0425963A (en) | Online processor installation system for multi-processor system | |
JPS59139468A (en) | Master/slave switching device in dual type arithmetic processing device | |
JPH0438508A (en) | Clock supplying device | |
JPH0225963A (en) | Inter-processor communication system | |
JPH02212911A (en) | Timing method for digital time unit | |
JP2004038511A (en) | Multi-processor system, load distribution control method for the same, and program for the same system | |
JPH04293103A (en) | Control system | |
JPH0330044A (en) | Interruption control method | |
JPS6010946A (en) | Data transfer system | |
JP2000215188A (en) | Network controller |