JPS60201388A - Ｃｒｔデイスプレイ装置における点滅制御方法 - Google Patents
Ｃｒｔデイスプレイ装置における点滅制御方法Info
- Publication number
- JPS60201388A JPS60201388A JP59057761A JP5776184A JPS60201388A JP S60201388 A JPS60201388 A JP S60201388A JP 59057761 A JP59057761 A JP 59057761A JP 5776184 A JP5776184 A JP 5776184A JP S60201388 A JPS60201388 A JP S60201388A
- Authority
- JP
- Japan
- Prior art keywords
- display
- bit pattern
- characters
- memory
- blinking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明はＣＲＴディスプレイ装璽における点滅制御方
法に１ｌｌｌｊる。
法に１ｌｌｌｊる。
［発明の技術的背景と′その問題点］
従来、ＣＲＴディスプレイ装置において文字や記号等を
点滅制御する場合、メモリに格納されている表示ビット
パターンを別のメモリに控えさせて未表示状態にし、こ
の表示ビットパターンと全く逆のビットパターンを持つ
表示ビットパターンを作って表示データとし、一定時間
後にメモリに控えた表示ビットパターンを戻して表示デ
ータとし、この処理をくり返す方法を取っていた。
点滅制御する場合、メモリに格納されている表示ビット
パターンを別のメモリに控えさせて未表示状態にし、こ
の表示ビットパターンと全く逆のビットパターンを持つ
表示ビットパターンを作って表示データとし、一定時間
後にメモリに控えた表示ビットパターンを戻して表示デ
ータとし、この処理をくり返す方法を取っていた。
しかし、このような方法では表示ビットパターンを控え
させるためのメモリを他に設けなければならず、メモリ
を余分に必要とするとともに表示ビットパターンを別の
メモリに控えるという面倒な処理を行なわなければなら
なかった。
させるためのメモリを他に設けなければならず、メモリ
を余分に必要とするとともに表示ビットパターンを別の
メモリに控えるという面倒な処理を行なわなければなら
なかった。
［発明の目的］
この発明はこのような問題を解決するために為されたも
ので、別のメモリを使用する必要もその別メモリに表示
ビットパターンを控えさせるという面倒な処理もなく、
文字や記号等を点滅制御できるＣＲＴディスプレイ装置
における点滅制御方法を提供することを目的とする。
ので、別のメモリを使用する必要もその別メモリに表示
ビットパターンを控えさせるという面倒な処理もなく、
文字や記号等を点滅制御できるＣＲＴディスプレイ装置
における点滅制御方法を提供することを目的とする。
［発明の概要］
この発明は、文字、記号等をドツト表示するＣＲＴディ
スプレイ装置において、表示用のメモリに格納されであ
る文字Ａ５記号等の表示ビットパターンを直接一定の時
間間隔で交互に反転して表示データとすることによって
文字や記号等を点滅制御することにある。
スプレイ装置において、表示用のメモリに格納されであ
る文字Ａ５記号等の表示ビットパターンを直接一定の時
間間隔で交互に反転して表示データとすることによって
文字や記号等を点滅制御することにある。
［発明の実施例］
以下、この発明の実施例を図面を参照して説明する。
第１図はＣＲＴディスプレイ装置の構成を示すブロック
図で、１はＣＰＬＩ （中央処理装置）、２はＲＯＭ
’（リード・Ａンリー・メモリ）、３はＲＡＮ・１（ラ
ンタム・アクセス・メ℃す）、４はヒデ（７１ＲＡ〜１
．５はアイスプレイ−ｒンターフェースである。前記Ｃ
ＰＵ１どＲＯＭ ２、ＲＡ Ｍ ３、ビイｉ゛オＲＡ
ＩＶＩ ４ 、ディスプレイインターフェース５とはデ
ータ・パスライン６、アドレス・パスライン７及びコン
トロールライン８を介して接続され−【いる。前記ディ
スプレイインターフェース５は前記ＣＰＵ １に制御さ
れて表示データをＣＲＴアイスプレイ９に供給している
。前記ＲＡＭ３にはカウンタ１０及びタイマ１１が形成
されている。
図で、１はＣＰＬＩ （中央処理装置）、２はＲＯＭ
’（リード・Ａンリー・メモリ）、３はＲＡＮ・１（ラ
ンタム・アクセス・メ℃す）、４はヒデ（７１ＲＡ〜１
．５はアイスプレイ−ｒンターフェースである。前記Ｃ
ＰＵ１どＲＯＭ ２、ＲＡ Ｍ ３、ビイｉ゛オＲＡ
ＩＶＩ ４ 、ディスプレイインターフェース５とはデ
ータ・パスライン６、アドレス・パスライン７及びコン
トロールライン８を介して接続され−【いる。前記ディ
スプレイインターフェース５は前記ＣＰＵ １に制御さ
れて表示データをＣＲＴアイスプレイ９に供給している
。前記ＲＡＭ３にはカウンタ１０及びタイマ１１が形成
されている。
前記ビディオＲＡＭ４には前記ＣＲＴディスプレイ９で
表示する表示データが表示ビットパターンの形で格納さ
れている。例えば文字ｒＡＪの表示ビットパターンは第
２図に示すように１バイト８ビツトで８バイトのメモリ
に点灯部を「１」、消灯部を「０」として格納している
。
表示する表示データが表示ビットパターンの形で格納さ
れている。例えば文字ｒＡＪの表示ビットパターンは第
２図に示すように１バイト８ビツトで８バイトのメモリ
に点灯部を「１」、消灯部を「０」として格納している
。
前記ＣＰＬ１１は第２図に示すｒＡＪという文字を点滅
制御する場合は第４図に示す処理を行なう。
制御する場合は第４図に示す処理を行なう。
すなわち、先ず文字ｒＡＪの先頭アドレスであるＡアド
レスをカウンタ１０にセリトン、次にそのカウンタ１０
の示すＡアドレスの１パイ１〜の各ビットを反転させる
。モしてカウンタ１０を１つカウントアツプさせ、続い
Ｃそのカウンタ１０の内容が文字ｒＡＪの後尾アドレス
であるＢアドレスより１つ大きい値になったかをチェッ
クする。カラフタ１０の内容がＢアドレス＋１にならな
い限りカウンタ１０で示されるアドレスの１バイＩ−の
各ビットを反転させる制御をくり返す。カウンタ１０の
内容が８アドレス＋１になると第３図に示すようにＡア
ドレス〜Ｂアドレスまでの全てのピッｌ〜が反転される
ことになり、この状態になるとタイマ゛ｌ ’ｌ １ご
所定の数値をヒツトし、その数値をＷ２にクロックによ
っ’（１！？られる所定の周期で１つずつ減樟させると
ともに反転された表示ビットパターンを表示データとし
て出ノノリーる。ぞしてターｒ７１１の値がＵ口になっ
てタイムアツプすると再びＡアドレスをカウンタ１０に
セラ１へして同様の処理を行い、第３図に示す表示ピッ
Ｉ・パターンを第２図に示を表示ピッ１〜パターンに変
換してタイマ１゛１により一定時間表示させる。こうし
て第２図に示す表示ヒツトパターンを第３図に示１表示
ビットパターンに変換して表示させる制御及び第３図に
示す表示ヒラ１−パターンを第２図に示Ｊ表示ピッ１−
パターンに変換して表示させる制御を外部から点滅終了
信号が入力されるまであるいは内部から点滅終了信号が
発生ずるまで行われる。
レスをカウンタ１０にセリトン、次にそのカウンタ１０
の示すＡアドレスの１パイ１〜の各ビットを反転させる
。モしてカウンタ１０を１つカウントアツプさせ、続い
Ｃそのカウンタ１０の内容が文字ｒＡＪの後尾アドレス
であるＢアドレスより１つ大きい値になったかをチェッ
クする。カラフタ１０の内容がＢアドレス＋１にならな
い限りカウンタ１０で示されるアドレスの１バイＩ−の
各ビットを反転させる制御をくり返す。カウンタ１０の
内容が８アドレス＋１になると第３図に示すようにＡア
ドレス〜Ｂアドレスまでの全てのピッｌ〜が反転される
ことになり、この状態になるとタイマ゛ｌ ’ｌ １ご
所定の数値をヒツトし、その数値をＷ２にクロックによ
っ’（１！？られる所定の周期で１つずつ減樟させると
ともに反転された表示ビットパターンを表示データとし
て出ノノリーる。ぞしてターｒ７１１の値がＵ口になっ
てタイムアツプすると再びＡアドレスをカウンタ１０に
セラ１へして同様の処理を行い、第３図に示す表示ピッ
Ｉ・パターンを第２図に示を表示ピッ１〜パターンに変
換してタイマ１゛１により一定時間表示させる。こうし
て第２図に示す表示ヒツトパターンを第３図に示１表示
ビットパターンに変換して表示させる制御及び第３図に
示す表示ヒラ１−パターンを第２図に示Ｊ表示ピッ１−
パターンに変換して表示させる制御を外部から点滅終了
信号が入力されるまであるいは内部から点滅終了信号が
発生ずるまで行われる。
このような構成であれば、表示ビットパターンが格納さ
れているメｔりを直接制御してその表示ビットパターン
を反転制御し、それを表示データとして一定時間表示さ
せ、その後表示ビットパターンを再び反転制御して表示
データとして一定時間表示させ、この処理をくり返すこ
とによって表示の点滅を行なつ−でいるので、従来のよ
うに表示ビットパターンを一時控えるようなメモリを必
要とせず、また控えるための面倒な処理も必要ない。
れているメｔりを直接制御してその表示ビットパターン
を反転制御し、それを表示データとして一定時間表示さ
せ、その後表示ビットパターンを再び反転制御して表示
データとして一定時間表示させ、この処理をくり返すこ
とによって表示の点滅を行なつ−でいるので、従来のよ
うに表示ビットパターンを一時控えるようなメモリを必
要とせず、また控えるための面倒な処理も必要ない。
なお、前記実施例は１文字の点滅制御を例に上げて説明
したが必ずしもこれに限定されるものではなく、複数文
字の点滅制御にも適用することができ、この場合は例え
ばカウンタを複数設けて各表示ビットパターン毎に反転
制御を行なえばよい。
したが必ずしもこれに限定されるものではなく、複数文
字の点滅制御にも適用することができ、この場合は例え
ばカウンタを複数設けて各表示ビットパターン毎に反転
制御を行なえばよい。
［発明の効果］
。 以上詳述したようにこの発明によれば、別のメモリ
を使用する必要もその別メモリに表示ビットパターンを
控えさせるという面倒な処理もなく、文字や記号等を点
滅制御できるＣＲＴディスプレイ装置における点滅制御
方法を提供できるものである。
を使用する必要もその別メモリに表示ビットパターンを
控えさせるという面倒な処理もなく、文字や記号等を点
滅制御できるＣＲＴディスプレイ装置における点滅制御
方法を提供できるものである。
図はこの発明の実施例を示すもので、第１図はブロック
図、第２図は表示ビットパターンのメモリ格納状態を示
す図、第３図は第２図の表示ビットパターンの反転表示
ビットパターンを示す図、第４図はＣＰＵによる点滅制
御処理を示す流れ図である。 １・・・ｃｐｕ ＜中央処理装置）、２・・・ＲＯＭ（
リード・オンリー・メモリ）、４・・・ビディオＲＡＭ
。 ９・・・ＣＲＴディスプレイ、１０・・・カウンタ、１
１・・・タイマ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４
図、第２図は表示ビットパターンのメモリ格納状態を示
す図、第３図は第２図の表示ビットパターンの反転表示
ビットパターンを示す図、第４図はＣＰＵによる点滅制
御処理を示す流れ図である。 １・・・ｃｐｕ ＜中央処理装置）、２・・・ＲＯＭ（
リード・オンリー・メモリ）、４・・・ビディオＲＡＭ
。 ９・・・ＣＲＴディスプレイ、１０・・・カウンタ、１
１・・・タイマ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 第４
Claims (1)
- 文字、記号等をドツト表示するＣＲＴディスプレイ装置
において、表示用のメモリに格納されである文字や記号
等の表示ビットパターンを直接一定の時開間隔で交互に
反転して表示データとすることによって文字や記号等を
点滅制御することを特徴とするＣＲＴディスプレイ装置
における点滅制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057761A JPS60201388A (ja) | 1984-03-26 | 1984-03-26 | Ｃｒｔデイスプレイ装置における点滅制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057761A JPS60201388A (ja) | 1984-03-26 | 1984-03-26 | Ｃｒｔデイスプレイ装置における点滅制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201388A true JPS60201388A (ja) | 1985-10-11 |
Family
ID=13064858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057761A Pending JPS60201388A (ja) | 1984-03-26 | 1984-03-26 | Ｃｒｔデイスプレイ装置における点滅制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201388A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57105499A (en) * | 1980-11-04 | 1982-06-30 | Air Liquide | Stabilizing composition for peroxide compounds |
-
1984
- 1984-03-26 JP JP59057761A patent/JPS60201388A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57105499A (en) * | 1980-11-04 | 1982-06-30 | Air Liquide | Stabilizing composition for peroxide compounds |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511966A (en) | Digital signal processing system | |
| US4117469A (en) | Computer assisted display processor having memory sharing by the computer and the processor | |
| EP0139095A3 (en) | Display selection in a raster scan display system | |
| US3911403A (en) | Data storage and processing apparatus | |
| US4912658A (en) | Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution | |
| US3936808A (en) | Data storage and processing apparatus including processing of repeat character sequences | |
| JPS60201388A (ja) | Ｃｒｔデイスプレイ装置における点滅制御方法 | |
| JPS599059B2 (ja) | 表示装置の文字コ−ド拡張方法及び装置 | |
| CA1234436A (en) | Arrangement for providing data signals for a data display system | |
| US4742347A (en) | Refreshing circuit for multi-panel display | |
| JPS58193583A (ja) | ラスタ走査表示装置用記号発生装置および記号回転方法 | |
| JP3803656B2 (ja) | 半導体集積回路およびゲーム機用カートリッジ | |
| JPS5857778B2 (ja) | 乱数の初期値設定方式 | |
| JP3038710B2 (ja) | 画像データ用メモリ装置 | |
| JPS6032092A (ja) | アトリビュ−ト制御方式 | |
| JPS61138294A (ja) | ビデオｒａｍアクセス制御方式 | |
| JPS6057075B2 (ja) | デイスプレ−装置 | |
| JPS6350706Y2 (ja) | ||
| JPS5837098Y2 (ja) | 表示制御装置 | |
| JP2642350B2 (ja) | 表示制御装置 | |
| JPS62243043A (ja) | メモリ駆動回路 | |
| JPS6198390A (ja) | 液晶駆動装置 | |
| JPS61107383A (ja) | メモリアクセス制御方式 | |
| JPH0719132B2 (ja) | データ処理方法 | |
| JPS63287896A (ja) | 走査型表示制御装置 |