JPS60200526A - 焦点合せ装置 - Google Patents

焦点合せ装置

Info

Publication number
JPS60200526A
JPS60200526A JP59056039A JP5603984A JPS60200526A JP S60200526 A JPS60200526 A JP S60200526A JP 59056039 A JP59056039 A JP 59056039A JP 5603984 A JP5603984 A JP 5603984A JP S60200526 A JPS60200526 A JP S60200526A
Authority
JP
Japan
Prior art keywords
light
slit
windows
focusing
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59056039A
Other languages
English (en)
Inventor
Minoru Yoshida
実 吉田
Tsutomu Tanaka
勉 田中
Yoshisada Oshida
良忠 押田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59056039A priority Critical patent/JPS60200526A/ja
Priority to GB08507524A priority patent/GB2157489A/en
Publication of JPS60200526A publication Critical patent/JPS60200526A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はレンズの試料面への焦点合せ装置に係シ、特に
、縮小投影露光装置の縮小レンズの試料面に対する高精
度の焦点合せ？するに好適な焦点合せ装置に関する。
〔発明の背景〕
縮小投影露光装置の縮小レンズの焦点合せとしては第１
図に示すものが従来採用されている。
図において、縮小レンズ１は試料であるウェハ２と対峙
して配設され、その間隔ｔは縮小レンズ１のワーキング
デスタンスに相当する約１０關に保持されている。ウェ
ハ２は、上下移動可能なテーブル３に搭載される。又、
縮小レンズ１のウェハ２側には、エアーマイクロメータ
４が設けられ、エアーマイクロメータ４とウエノ１２と
の間隙δは約５０μｍないし６０μｍに保持される。
焦点合せは、まず予め縮小レンズ１の焦点位置を露光に
よシ見つけ出し、この焦点位置におけるエアーマイクロ
メータ４の背圧を測定し、これ全基準値として定め、こ
の基準値からの背圧のズレを測定し、このズレ相当分だ
けテーブル３に一移動して行なう。
しかしながら、上記の焦点合せは、上記の如く間隙δが
せ寸く焦点合せの際にエアーマイクロメータ４とウェハ
２とが接触する危険性があシ調整に時間と熟練？要する
欠点があると共に、エアーマイクロメータ４に供給され
る空気の特性（圧力、温度等）１−常に一定にする必要
があシ、又雰囲気の圧力、温度の調整も必要となシ、か
つ上記ズレ全検出する′検出器も高精度のもの全必要と
する等の欠点が有った。
〔発明の目的〕
本発明は、上記欠点を解決するもので、その目的は、高
精度、かつ安定性の高い焦点合せが可能であると共に、
取扱が簡便で危険性がない焦点合せ装置を提供すること
にある。
〔発明の概要〕
本発明は、上記の目的全達成するために、試料面に斜め
から入射光を投射すると共に、該試料面上に微小スポッ
トの光束を形成する入射手段と、上記光束の上記試料面
からの反射光が透過する同一形状の２つの窓を有するス
リットと、該スリットに併設し、所定周期で往復動して
上記２つの窓のいづれか１つ全交互に開閉するシャッタ
と、上記スリットの２つの窓を透過した上記反射光のそ
れぞれ全受光し、受光量の差音検出する検出手段と、該
検出手段の検出信号によシ、上記試料面とこれに焦点合
せをするレンズとの間の距離を調整する調整手段とを設
け、上記２つの窓全透過した光のそれぞれ受光量が等し
くなるように上記距離を調整して焦点合せ全するように
形成される焦点合せ装置ｖ特徴としたものである。
〔発明の実施例〕
以下、本発明の実施例を図面に基づき説明する。
まず、本実施例の概要を説明する。
第２図に示す如く、入射手段１００の光源５から出射し
た光束６はウェハ２に斜めに入射し、これから反射する
。この反射光１０はスリット１６上に結像される。スリ
ット１３には第６図に示す如く同一形状の２つの窓１６
．１６’が設けられ、上記の反射光１０はこの窓１６．
１６”ｉ透過する。シャッタ１４はスリット１３と併設
し、図示しない手段によシ所定周期で往復動し、窓１６
又は１６′のいづれかを交互に開閉する。
検出手段１０１はスリット１３ヲ透過した反射光全受光
する受光素子１５と、窓１６および１６′からの受光量
の差音検出する検出器２１とから構成される。又、調整
手段１０２は、検出手段１０１からの信号によシテーブ
ル３の８矢り方向の移動量を調整する。
以上の構成によシ、予め縮小レンズ１とウェハ２とが正
しい焦点距離に保持されるときスリット１３の慾１６お
よび１６′からの受光量金等しくなるよう調整し、以後
、両者の受光量の差分だけテーブル３を移動せしめて焦
点合せを行う。
次に１本実施例を更に詳しく説明する。
第２図において、入射手段１００は光源５．スリット７
、レンズ系８および鏡９等とから構成され、光源５から
出射した光束６全ウエハ２上に斜めに投射せしめる。又
、レンズ系８等の調整によシウエハ２面上に微小スボツ
）？形成するように光束６は調整される。次に、ウエノ
・２上で光束６は反射し、その反射光１０は鏡１１およ
びレンズ系１２ｔ−通シ、スリット１３上にほぼ結像さ
れる。スリット１３には第３図に示す如く所定ピッチ離
れて併設する同一形状の２つの窓１６゜１６′が形成さ
れ、反射光１０はこの間？透過する。
従って、図示の如く、窓１６および窓１６′に等しく保
合する形状の反射光１０が窓１６．１６’に投光される
と、反射光１０は等光量だけ窓１６および１６′を透過
することＫなる。
次に、第２図および第３図に示す如く、シャッタ１４は
スリット１３と併設され、その全幅はちょうどスリット
１３の上記ピッチ寸法に窓１６の窓幅（窓１６′　も同
じ）ゲ加えた寸法に形成される０又、シャッタ１４は図
示しない手段によシスリット１３に平行に往復動する。
すなわち、第３図に示ス如く、スタート位置のシャッタ
１４の位置からΔｆ１だけまず移動しく図において左方
向に移動）、シャッタ１４′の位置にきたのちΔｆｔだ
け更に同方向に移動し、シャッタ１４′の位置にくる。
次に、Δｆ、だけ逆方向に戻シ、シャッタ１４／の位置
にきてから更に同方向にΔｆ、だけ移動し、もとの位置
のシャッタ１４に戻シ所定の１周期を終了する。なおシ
ャッタ１４の位置では窓１６が開放され窓１６′が閉止
されるように位置決めされる。従ってシャッタ１４′の
位置では窓１６および１６′の双方が閉止される。又、
シャッタ１４″の位置では窓１６が閉止され、窓１６′
が開放される。
検出手段１０１は上記の如く受光素子１５と検出器２１
から構成され、スリット１３の窓１６および１６′を透
過した光音受光し、窓１６と窓１６′全透過した光の受
光量の差音検出する。この差は後に説明する如く出力電
圧Ｅの差として表示される。
又、調整手段１０２は上記の如くテーブル３に係合し、
検出手段１０１からの受光量の差の信号に基づき、その
差分だけテーブル６を移動調整すべく機能する。
次に、本実施例の作用全説明する。
第４図に示す如＜、１ずウェハ２の最適焦点位置ｆＡと
し、その位置ケ予め露光にょシ見つけ出す。光束６は反
射し、反射光１０Ａとしてレンズ系１２に送られ、第３
図および第５図に示す如く波形１７Ａとなシ、窓１６お
よび窓１６′から等光量の光を受光素子１５に送る。次
に１　ウェハ２が図の上方の位置Ｂに移動すると反射光
１０Ｂとなり、反射光１０Ｂはレンズ系１２で屈折し、
第５図に示す如く図の左方向にズして波形１７Ｂとなる
。従って窓１６から多くの光が透過する。逆Ｋ、ウェハ
２が下方に移動し位置Ｃとなると、反射光１０Ｃとなシ
、第５図に示す如く右方向にズして波形１７Ｃ′に形成
する。従って窓１６′から多くの光が透過する。
第６図において、横軸にはスリット１３０周期ｆｋ示し
、縦軸に受光素子１５での受光量に比例する出力電圧Ｅ
ｆ示している。第５図の波形１７Ａに相当する出力電圧
をめると曲線１８（一点印で示す）の如くなシ、波形１
７Ｂは曲線１９（角印で示す）、波形１７Ｃは曲線２０
（Δ印で示す）の如くなる。
すなわち、波形１７Ａの場合には窓１６および１６′を
透過する光が等光量のため、シャッタ位置１４における
出力電圧Ｅｉ〔窓１６からの受光量に相当〕とシャッタ
位置１４“における出力電圧Ｅｊ　（窓１６′からの受
光量に相当）とは曲線１８に示す如く等しい。次に％波
形１７Ｂの場合には、シャッタ位置１４の出力電圧Ｅ、
がシャッタ位置１４“の出力電圧Ｅ、よシ高く、波形１
７Ｃの場合は逆となる。
以上の如く、ウェハ２の位置が所°定の焦点位置からズ
レると、そのズレ量とズレ方向とに聞達する出力電圧Ｅ
の差値がめられる。この差値により、ウェハ２を移動調
整する量および方向が定められる。実際には上記の差値
は検出手段１０１による公知技術により演りされ、調整
手段による公知技術に基づく調整信号によシテーブル３
が差分だけ移動調整される。
本実施例は上記の如く電気的に動作されるため従来技術
の如く縮小レンズ１とウエバ２間に介在物を挿設する必
要がなく、かつ、温度、圧力等の諸物件？それ程吟味す
る必要もなく、取扱が極めて簡便のものとなシ、危険性
も生じない。又、誤差発生要因が少ないため、高精度の
焦点合が行われる。又、光源５および受光素子１５は単
一のものが使用され、かつスリット１３の窓１６．１６
’からの元は同一の受光素子１５によシ検出されるので
経年変什の影響も受けず安定した焦点合せが行われる。
〔発明の効果〕
以上の説明で明らかの如く、本発明によれば高精度で、
かつ安定性の高い焦点合せができると共に、耶扱いが簡
便で危険性な〈実施し得る効果が上げられる。
【図面の簡単な説明】
＋Ｊ！１図は従来技術における焦点合せ装置、第２図は
本発明一実施例の構成図、第３図は実施例のスリットと
シャッタとの詳細説明図、第４図および第５図は実施例
の作用？説明する説明図、第６図はシャッタ周期とスリ
ット全透過した光量に比例する出力電圧との関係を示す
線図である。 １・・・縮小レンズ　２・・・ウェハ ３・・・テーブル　５・・・光源 ６・・・光束　７，１５・・・スリット８．１２・・・
レンズ系　９．１１・・・鏡１０、１０．（、１０Ｂ、
　Ｉ　ＤＣ・・・反射光１４・・・シャッタ　１５・・
・受光素子１６．１６’・・・窓　１７Ａ、　１７Ｂ、
　１７Ｃ・・・波形１Ｂ、１９，２０・・・曲線　２１
・・・検出器１００・・・入射手段　１０１・・・検出
手段１０２・・・調整手段 ？！、　１　■ 第　２　図 慕　３　犯 虱　ら　昏］ ９ 一一一一一一シスリ、ン）の岡期千 第　４Ｉｉ２１ 鬼■図 １に

Claims (1)

    【特許請求の範囲】
  1. 試料面とレンズ間の距離を調整し、焦点合せをする焦点
    合せ装置において、上記試料面に斜めから入射光を投影
    し、該試料面上に微小スポットの光束全形成する入射手
    段と、上記光束の上記試料面からの反射光が透過する同
    一形状の２つの窓を有するスリットと、該スリットに併
    設され、所定周期で往復動して上記の２つの窓のいづれ
    か１つを交互に開閉するシャッタと、上記スリットの２
    つの窓を透過した上記反射光のそれぞれを受光し、受光
    量の差音検出する検出手段と、該検出手段の検出信号に
    よシ、上記試料面とレンズ間の距離を調整する調整手段
    とを設けたこと全特徴とする焦点合せ装置。
JP59056039A 1984-03-23 1984-03-26 焦点合せ装置 Pending JPS60200526A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59056039A JPS60200526A (ja) 1984-03-26 1984-03-26 焦点合せ装置
GB08507524A GB2157489A (en) 1984-03-23 1985-03-22 A semiconductor integrated circuit memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59056039A JPS60200526A (ja) 1984-03-26 1984-03-26 焦点合せ装置

Publications (1)

Publication Number Publication Date
JPS60200526A true JPS60200526A (ja) 1985-10-11

Family

ID=13015936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59056039A Pending JPS60200526A (ja) 1984-03-23 1984-03-26 焦点合せ装置

Country Status (1)

Country Link
JP (1) JPS60200526A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220714A (ja) * 1990-01-26 1991-09-27 Hitachi Ltd 投影露光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220714A (ja) * 1990-01-26 1991-09-27 Hitachi Ltd 投影露光装置

Similar Documents

Publication Publication Date Title
US4687322A (en) Projection optical apparatus
RU2072510C1 (ru) Способ определения оптического качества прозрачной пластины
US3418477A (en) Apparatus for determining the focal point of a light beam
US5202740A (en) Method of and device for determining the position of a surface
JPH0381082A (ja) レーザビーム径の制御方法とその装置
JPS60200526A (ja) 焦点合せ装置
JPS6336526A (ja) ウエハ露光装置
JP2828145B2 (ja) 光切断顕微鏡装置及びその光学手段の位置合わせ方法
JPS61153502A (ja) 高さ検出装置
JPH05500853A (ja) ガラス管壁の厚さを決定するための方法及び装置
JPS62503049A (ja) 二次元的な対象物を整向、検査及び／または測定するための方法及び装置
KR100314284B1 (ko) 광학식 두께측정 방법과 장치
JP2926777B2 (ja) 形状計測装置
JPH06109435A (ja) 表面変位計
SU1402802A1 (ru) Способ контрол кривизны плоской поверхности
JPH0231103A (ja) パターン立体形状検知装置
JPH03130639A (ja) Ｍｔｆ測定装置の光軸整合方法
JP2869143B2 (ja) 基板の傾斜検出装置
JPS62212508A (ja) 面振れ測定法
SU1219999A1 (ru) Устройство дл контрол положени линзы Френел в зеркальном фотоаппарате
JPH01267407A (ja) 変位測定装置
JPS62127614A (ja) レ−ザ光による表面変位計測法
JPH04130239A (ja) 動的面出入り測定装置
JPH03238307A (ja) 外径測定装置
JPS5965815A (ja) 焦点検出装置