JPS60199277A

JPS60199277A - ２次元固体撮像装置

Info

Publication number: JPS60199277A
Application number: JP59056489A
Authority: JP
Inventors: Junichi Nishizawa; 潤一西澤; Naoshige Tamamushi; 玉蟲　尚茂
Original assignee: Individual
Current assignee: Individual
Priority date: 1984-03-23
Filing date: 1984-03-23
Publication date: 1985-10-08
Also published as: JPH0412675B2; US4593320A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本願発明は静電誘導トランジスタを用いたゲート蓄積方
式の２次元間体撮像装置及びその信号検出方法に関する
もので、特に微弱光検出惑度が優れ、かつＸ−Ｙアドレ
ス方式における信号読み出し線のキャパシタを利用する
読み出し方式により安定で均一に画像を検出する、低消
費電力、高速、大容量の固体撮像装置を提供するもので
ある。

従来の静電誘導トランジスタ（以下ＳＩＴという）を用
いたゲート蓄積方式による２次元面体撮像装置の構成及
びその信号検出方法には種々な方式が本発明者らにより
既に提案され、特願昭５６−２０４６５６号、特願昭５
７−２１７７５８号、特願調５８−２１６８８号、特願
昭５８−２６９８２号に開示されている。さらに公知文
献としてＪ、Ｎｉａｈｉｚａｗａ　＋Ｔ、Ｔａｍａｍｕ
ｓｈｉ　ａｎｄ　Ｓ、５ｕｚｕｋｉ。

Ｓ　Ｉ　Ｔ　ｉｍａｇｅ　ｃｏｎｖｅｒｔｅｒ　”、Ｊ
ＡＲＥＣＴ（ＪａｐａｎＡｎｎｕａｌ　Ｒｅｖｉｅｗ　
ｉｎ　Ｅｌｅｃｔｒｏｎｉｃｓ　、　Ｃｏｎｎｐｕｔｅ
ｒａａｎｄ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ　
）　ｉｎ　ＳａｍｉｏｏｎｄｕｃもＯｒＴａｏｈｎｏｌ
ｏｇｉａｓ　Ｖｏｌ　８　（１９８８、Ｏｃも　）　ｅ
ｄｉｔｅｄｂｙ　ｆｆ、ＮｉＮ１５ｂｉｚａ　（ＯＨＭ
　＆　ＮｏｒｔｈＨｏｌｌａｎｄ　）に実験結果の発表
が行なわれている。

さらに本発明者らは、従来のＳＩＴイメージセンサの構
成及び信号読み出し方法とは異なり。

Ｘ−Ｙアドレス方式における信号読み出し線のキャパシ
タを利用する読み出し方式を「２次元面体撮像装置及び
その信号検出方法」（昭和５８年１１月５日出願）の名
称で出願した。第１図ｔａ）は一画素部分の動作回路、
ｌ１１１Ｑｆｂ）は動作波形である。さらにマトリック
ス構成として２次元面体撮像装置の構成図、及び代表的
な動作波形図を第２図（ｔＬ）、（ｂｌに示す。第１図
及びＩＩ！２図の原理及び２次元化構成は上記「２次元
面体撮像装置及びその信号検出方法」において開示され
た新しい構成と読み出し方式であるが、本発明に最も近
い従来例であるため本発明との対比においてまず従来例
を説明する。

５４１図（ａ）において、一画素Ｃ４ｊはノーマリオフ
の静電誘導トランジスタとゲートキャパシタＣＣ，によ
って構成されており、アドレスゲートラインＧＬｊはゲ
ートキャパシタＣ６を、介してＳＩＴのゲートに接続さ
れ、信号読み出しラインＳＬｉはＳＩＴのドレイン８０
に接続されている。

さらに信号読み出しラインＳＬｉ　には二つのスイッチ
ングトランジスタＱ、及びＱ、が接続されており、Ｑ、
のトレイン端子（出力端子）１０には負荷抵抗ＲＬを介
してビデオバイアス電圧ｖＤＤが印加されており、一方
Ｑｐのドレイン端子２０にも一定バイアス電圧ｖＩ）Ｄ
′が印加されている。ここで信号読み出しラインＳＬｉ
の寄生容量をＣＳｔと表示している。光入力ｈνによる
画素Ｃｉｊの情報はＳＩＴのゲートに蓄積される。

次に読み出し動作を説明する。！！１図（ｂ）に示すよ
うに、画素Ｃ１ｊの光情報を読み出す際には、まずプリ
チャージパルスφ、によってプリチャージトランジスタ
ＱＰを導通させて、信号読み出しラインＳＬｉを所定の
電圧ｖＤＤ・−■Ｌｈｐ　まで充電を行なう。ここで■
Ｌ　ｈ　ｐはプリチャージトランジスタＱ、の聞値電圧
である。次にアドレスゲートラインＧＬｊ　上にアドレ
スゲートパルスφＧｊを加え、画素Ｃ１ｊのゲートキャ
パシタＣ０を介してＳＩＴのゲート部分８１にゲートパ
ルスを加え、ＳＩＴを導通させると、ＳＩＴのドレイン
３０とソース３２間のインピーダンスが下がることから
キャパシタＣＡＬに、予めプリチャージされた電圧ＶＤ
ＤＩ−ｖｔｈｐは放電する。この時、ＳＩＴのゲート３
１に蓄積されていた光情報としてのキャリアによるゲー
ト電位は、外部からのアドレスゲートパルスφ。ｊによ
って加算されてゲート電位を上昇させるため、ＳＩＴの
ドレイン８０、ソース８２間を流れる放電電流は、光強
度が強いもの程、大きくなる。

入射光電流を工、とし、ＳＩＴのゲートの周囲のｐｉｎ
ダイオードの逆方向飽和電流を工、とすると、光入射に
よって発生したキャリアによるＳＩＴのゲート３１の電
位上昇分△ｖ６はほぼ次式で与えられる。ここでｋはボ
ルツマン定数、Ｔは絶対温度、ｑは単位電荷量を表わす
。

一方、ノーマリオフＳＩＴのゲート電圧Ｖ６とドレイン
電流工。の関係は、指数関数関係にあり、ｑη ＩＤ（Ｋ６ＸＰ、、ＶＧ−−−（”２Ｊで表わされる。

ここでｌはＳＩＴのゲート電圧が真性ゲート点に及ぼす
割合を示す。

一方、入射光電流ＩＬは光強度が弱い場合は入射強度Ｐ
（μＷ／ｄ）に比例するから、上記の読み出し動作にお
いて、ＳＩＴのドレイン３０とソース８２間を流れる放
電電流ｒｐｃ　は入射光電流ＩＬと ■ Ｉｐｃ”（１十什）η　・・・・・・・・・・・・・・
・（３）ノーマリオフＳＩＴの場合ηｚ１としてよいか
ら、ＶＤＤ・−ＶＬｈｐに充電されたキャパシタＣＳｔ
の放電電流ＩＤＣは入射光電施工１、あるいは入射光強
度Ｐ（μＷ／ｄ）に比例することがわかる。

第１図（ｂ）において■５Ｌ□の波形はＣ８Ｌの両端の
電圧波形、あるいは信号読み出しラインＳＬｉの電圧変
化を示しており、アドレスゲートパルスφ。ｊの印加と
ともにａの点線、ｂの一点鎖線、Ｃの実線のように変化
してＶ　Ｄｏ　”　ｔ　ｈ　ｐの電圧から、電圧降下を
起こしているのは、ａは暗電流状態、ｂは通常の光強度
の場合、Ｃは飽和露光状態の場合にそれぞれ対応してい
る。この放電の時定数は、第１図ｆ、）の回路ではＳＩ
Ｔのドレイン・ソース間のオン抵抗Ｒ８（１（ＩＩＩ７
）とＣｓＬの積でほぼ決まる。暗電流状態においては、
第１Ｉｇ　（ｂ）の点線に示す如くアドレスゲートパル
スφＧｊ゛が印加されても、ＳＩＴが導通しないことが
望ましい条件である。暗電流状態において、アドレスゲ
ートパルスφ。ｊの印加のみで、ＣＩＩＬの放電が起こ
るとすると、暗電流信号が、出力波形上に現われ１通常
の光信号との間のＳ／Ｎが悪くなるからである。

上述のように７ドレスゲートパルスφ。ｊの印加によっ
て０５Ｌを放電させた後、このＣ８Ｌの放ｔｔ分を再充
電する仁とによって外部抵抗ＲＬの両端には再充電信号
が現れる。

スイッチングトランジスタＱ８のゲートへの読み出しア
ドレスパルスφ５１の印加によって、Ｑ、を導通させる
と、キャパシタＣ９Ｌへは、ＶＤＤ−ＶＬｉｒａまでの
電圧が充電される。ここで■Ｌｈｓは、スイッチングト
ランジスタＱ、の聞ｍ電圧である。通常はＶＤＩｌｌ−Ｖｔ１１８−ＶＤＤ・−Ｖｔ　ｈ　ｐ　・
・・・・・・・・・（４）となるように選ぶ。第１図ｆ
ｂｌの■ＳＬｉの波形には、Ｃ３，が、φ、ｉの印加に
よって再充電されろ様子が示されており、この再充電と
同時に負荷抵抗ＲＬの両端には■。ｕＬ（拡大波形）で
示された信号が検出される。ａ、ｂ、ｃはそれぞれ放電
量に対応した波形であり、３は暗電流状態、ｂは通常の
光強度の場合、Ｃは飽和露光状態に対応している。

以上が本発明に最も近い従来発明による読み出し動作の
基本的動作である。

上述の説明から明らかなように、従来発明の信号読み出
し方法では、信号読み出しラインＳＬｉの寄生キャパシ
タＣ５Ｌを利用しており、プリチャージトランジスタＱ
ＰにょるｃｓＬの充電、アドレスゲートパルスφ。Ｊに
ょるＣＡＬの光情報に比例した放電、スイッチングトラ
ンジスタ（信号読み出しラインＳＬｉ　の選択用トラン
ジスタ）Ｑ、を介したＣ１１Ｌの再充電によって内部の
画素Ｃ１ｊの情報を負荷抵抗Ｒ１に取り出している。プ
リチャージトランジスタＱ、を介して、読み出し時に、
常に信号読み出しラインＳＬｉの電位を所定の零位ｔこ
充電し、ＳＩＴのドレイン３０、ソース８２間に一定電
圧が加わるように設定した状態からゲートパルスφ。ｊ
のアドレスを行なう点が、安定で、均一な信号を得られ
る特徴となっている。Ｃ８Ｌの放電量の読み出しは極め
て容易にスイッチトランレスクＱｓを介して行なわれろ
。第１図ｆａ）　（ｂ）の動作の場合出力端子１０にお
ける出力波形Ｖ。ｕｔの時定数は、負荷抵抗Ｒｔ−Ｑｌ
のオン抵抗Ｒ０□及び信号読み出しラインＳＬｉの寄生
容ｊｌＣ１ｌＬによって、（ＲＬ　＋　ＲＯＮＳ　）・
ＣｓＬ程度である。

次に、第１図（、＋　（ｂｌに示された従来発明の動作
原理に基づ〈従来発明の２次元固体撮像装置の構成例と
動作波形例を第２図（ａｌ、（ｂｌに示す。

ｍＸｎのマトリックス状に配列された各画素Ｃ１ｊはノ
ーマリオフの静電誘導トランジスタとケートキャパシタ
ＣＧから構成されており、各ＳＩＴのゲートはアドレス
ゲートラインＧＬＩ、ＧＬ２　、ＧＬ８、−１ＧＬｍと
ゲートキャパシタＣＧを介してｍ列に接続され、一方各
ＳＩＴのドレインは信号読み出しラインＳＬ１．ＳＬ２
、Ｓｂ２、・・・、ＳＬｎと０列に接続されている。各
ＳＩＴのノースは全画素共通に接地電位になされている
。さらに各信号読み出しラインＳＬｉ上にはプリチャー
ジ用トランジスタ′ＱＰと二つのスイッチ用トランジス
タＱ１及びＱ、が接続されており、Ｑ、のゲートライン
５４は、各信号読み出しラインＳＬｉ上のプリチャージ
トランジスタＱｐのゲートにおいてすべて共通に接続さ
れるようになされ、スイッチ用トランジスタＱＴのゲー
トライン５８も各信号読み出しライン上のスイッチトラ
ンジスタリアのゲートにおいてすべて共通に接続される
ようになされている。各スイッチトランジスタＱ、のゲ
ートには水平シフトレジスタ５０からの信号読み出しラ
イン選択パルス列φ１、φ５１、φＢＩ＋・・・、φｓ
ｆｌが印加されるように構成されており、各スイッチト
ランジスタ゛Ｑ、のドレイン端子は共通にビデオ出力ラ
イン５１に接続され、このビデオ出力ライン５１上には
一負荷ＲＬとビデオバイアス電源ｖ０が接続されている
。信号出力は負荷抵抗ＲＬの両端より得られる。垂直シ
フトレジスタ５２からは、各アドレスゲートラインＧＬ
Ｉ、ＧＬ２　、　ＧＬ８　、・・・、ＧＬｍ上ヘアドレ
スゲートパルスφ。８、φＱｌ、φ。８、・・・、φａ
ｍが印加されるように構成されている。さらに詳しく説
明すると。

各プリチャージトランジスタＱ、のトレイン端子は共通
にプリチャージ電圧ｖＤＤ′の与えられた電源ライン５
５に接続されている。

第２図ｆａｌにおいて、各信号読み出しラインＳＬＩ、
Ｓｂ２、Ｓｂ２．−、ＳＬｎの寄生キャパシタはＣ８Ｌ
と表現されており、スイッチトランジスタリアのゲート
・ドレイン間キャパシタをＣア、Ｑｏのドレイン及びＱ
、のソース端子カ接地電位との間に持つキャパシタをＣ
ＳＬ’　と表現されている。各キャパシタの大小関係は
、有効に各画素の光情報をビデオライン５１に取り出す
ためにＣＧ＜Ｃ５Ｌ・二ＣＴ＜Ｃ５Ｌ　・・・・・・・・・・
・・・・・＋５１としている。さらに各プリチャージト
ランジスタＱ、の闇値電圧をＶｔ時、スイッチトランジ
スタＱＴ　、　及ヒＱ、、　ｃＤ聞値”　圧ヲ”ｔｈｔ
　、　ｖＬｈａ　トし、プリチャージパルスφ、の高さ
をＶＤＤＩ、転送ゲートパルスφアの高さを■ＤＤ′、
各水平ソフトパルスφ３１．φ、ｌ、・・・、φ８ｎの
高さをＶＤ＋）に等しいと仮定すると、ＶＤＤ’　”ｔｈｐ　−Ｖｔｈｔ　＝　ｖＤＤ　−ｖＬ
ｈａ　”’　”’　”’　＋６１となるように電源電圧
の値を選定している。逆に言うと、信号読み出しライン
ＳＬｉがプリチャージされ、キャパシタＣＳＬ’が充電
される電圧レベルは、スイッチトランジスタＱ、の導通
により再充電される電圧レベルに等しくなるよウニ、Ｖ
ＤＤＩ　、φ、の高さ、”　Ｌ　ＩＩ　ｐ　、Ｖｔ　ｈ
　ｔ、φアの高さ、ｖＬｈａ−φ８；ｆｉ＝１−ｎ）の
高さを選定することで、安定で均一な条件における読み
出しが行われるわけである。各画素を構成するＳＩＴの
ソースはｎ子基板もしくはＤ十埋め込み層によって全画
素共通になされており、さらに各画素を構成するＳＩＴ
は互いに画素信号の分離がなされるべく、同一半導体基
板内において互いにドレイン及びゲートは分離されてい
る。

同一の信号読み出しラインＳＬｉに接続されるＳＩＴの
ドレインのみは電気的に共通になされている。

第２図（ｂｌは第２図（、）に示された２次元固体撮像
装置の読み出し動作波形の一例を示す。第２図（ｂｌに
示した動作波形では、ｍ　Ｘ　ｎのマトリックス状に配
列された画素の光情報を順次（Ｃｎ、ＣＩＩ　、　ＣＩ
Ｉ、・・・、Ｃｎ１）、ｔ　ｃ、、、　ｃ、、、　ｃ、
、、・・・、Ｃｎ、）、−（ＣＩ−Ｃ，−、Ｃ，ｊ、、
、、、Ｃｎｊ）、Ｊ＋　」（Ｃ＋ｊ十＋、　Ｃｌｊ４　＋　、Ｃ＋ｊ　＋　１、１
、　Ｃ−、）　＋。１ｎＪ＋ ”　’ｎ　−Ｃｌｎ　−Ｃ１ｆｌ、・・・、Ｃｎ［ｎ）
と読み出していく場合の読み出し動作波形を示している
。同様の信号読み出しラインの寄生キャパシタＣ８Ｌ、
、もしくはＣｓＬ＋Ｃｓ＋、・の充放電を利用する動作
原理を応用して、読み出し信号ラインを一本毎に飛び越
し走査を行なう等の改良型も存在するが、本質的な部分
はＭ２図ｆｂｌにおいて、示されている。さらに第２図
（ｂ）の動作波形を改良する方法も存在する。−例とし
て、−水平読み出し期間後のわずか数μ式存在する一水
平帰線期間において、φＧｊのパルス高さよりも高いパ
ルス、例えば２．５ｖ以上、パルス幅数μ式以内のリフ
レッシュパルスを同一信号ラインＧＬｊ上に加える機能
を各アドレスゲートパルスに加える方法も存在する。第
２図に示した信号読み出し方式においては、アドレスゲ
ートパルスφＧｊが加わってから、充分φ。ｊのパルス
幅（数μ式以下）以内の短い時間内において各画素の光
情報はキャパシタＣ８Ｌ　−Ｃ５Ｌ’　へ移行しており
、アドレスケート時にφ。ｊ（高さ２ｖ、パルス幅数μ
式以内）を加え、はぼ−水平期間経過後の水平帰線期間
において、或いはφアのパルスが切れて、ＣｓＬとＣＩ
ＩＬ’　の分離が行なわれた直後において同一ライン上
にφ６ｊよりも高い（２，５Ｖ以上、数μ式以内）リフ
レッシュパルスを加えることになる。しかし、最も簡単
には、第２図ｆｂ）に示されるようにφ。ｊとしてパル
ス高さ２．５ｖ以上、パルス幅数μ式以内のアドレスゲ
ートパルスを用いれば、φ。ｊのアドレス時に、殆んど
のゲートに蓄積されたキャリアはリフレッシュされるた
め、リフレッシュゲートパルスを水平帰線期間もしくは
φ、のパルスが切れた直後に加える必要はなくなる。ゲ
ートのパルス高さは高くなるにつれてスイッチングに伴
うスパイクノイズが大きくなるため、スイッチングスパ
イクノイズが、問題となる場合にはアドレスゲートパル
スφ。ｊの高さは２ｖ以内に抑え、−水平帰線期間もし
くはφアのパルスが切れた直後においてリフレッシュパ
ルスを加える機能が有効になるわけである。従って、こ
こでは最も簡単な動作波形を第２図（ｂ）に示しである
。

第２図ｆｂ）の動作を説明する。第２図ｆａ）の構成で
、第１図の原理図と異なる点は、信号読み出しライン５
Ｌｉｆｉ＝１〜ｎ）上にスイッチ用トランジスタＱアが
付加されている点であるが、ξれは次のような理由によ
る。同一信号読み出しラインＳＬｉにはｍ個のＳＩＴが
接続されているが、光検出状態においては、ＳＬｉと接
地点との間のインピーダンスは各ＳＩＴに光が照射され
て、ゲートにキャリアが蓄積されろことによって各ＳＩ
Ｔのソース・ドレイン間のチャンネル内に存在する電位
障壁の高さが減少するため、光積分とともに、次第に減
少してくる。

ＳＬｉと接地点との間のインピーダンスが減少するとＣ
８Ｌ＋Ｃ５Ｌ′　に予めプリチャージされた電位が放電
されることになるが、この放電量は、一部分の光情報の
和に相当したものであり、どの画素の光情報であるかを
特定することはできなくなってしまう。一方、光情報は
各ＳＩＴのゲートに蓄積されるためＳＬｉの電位が変動
しても殆んど失われることはない。水平ソフトパルスφ
ｓ１が加わってがらφｓｎが加わるまでの時間は略々−
水平期間に等しく、ＴＶ信号では６０μ弐程度である。

従って、第１図に示した原理図のままで、プリチャージ
信号により信号読み出しライン５Ｌｉ（ｉ＝１〜ｎ）が
プリチャージされてＧＬｊがアドレスされφ５官により
初めの画素Ｃ３ｊが読み出されてから、φ、ｎによりＣ
・が読み出されるまでの間に、後半の信号Ｊ読み出しライン程、予めプリチャージされた電圧レベル
が放電しゃすくなっているゎ【プである。

特にＳ　Ｌ　ｎのラインのプリチャージ電位は、φ５ｏ
によってＣ９ｊが読み出されるまでの６０μ弐程度は一
定に保たれる必要があり、その開。

同−ＳＬｎラインに接続された他の画素の光受光による
影響は極力抑えられなりればならない。

しかし、実験的に明らかになったことであるが、−水平
ラインＳＬｉに並べる画素が増加すればするほど光積分
とともにＳＬｉと接地間のインピーダンスは下がるわけ
で、−水平期間である６０μ式程度の時間といえども無
視できるものではない。そこで新たにｆＨ２ＦＭ　（ａ
ｌに示されたスイッチトランジスタＱＴを挿入し、予め
信号読み出しラインをプリチャージする際に、寄生キャ
パシタＣ８Ｌ　十ＣＳ　Ｌ　’　を充電しておき、充電
後ただちにアドレスゲートパルスφ。ｊを印加して、各
画素Ｃ１ｊ、ＣＩｊ、Ｃ１ｊ、・・・、Ｃｎｊの光情報
を各信号読み出しラインＳＬＩ　、　ＳＬ２、ＳＬ８　
、・・・ＳＬｎの寄生キャパシタＣＳＬ　＋　ＣＳＬ’
の放！ｊｉとして蓄積させ、その後、ただちにＱ□をオ
フさせ、キャパシタＣ５Ｌ’　にのみ各画素の情報を蓄
積させて、φｓｌ、φ１、・・・、φｓＨによってＣ８
Ｌの放電量とは無関係に出力ラインに各画素の情報を取
り出す方式を従来例においては実施したわけである。従
来方式の動作波形を第２図ｆｂ）は二つの水平期間にわ
たって示している。

時刻Ｌ＋においてφ７を印加して、各信号読み出しライ
ン上のスイッチトランジスタＱアを同時に導通させ、時
刻りにおいてφ、を印加して、各信号読み出しライン上
のプリチャージトランジスタを同時に導通させて、各信
号読み出しラインのキャパシタＣｓＬ＋ｃＢＬＩ　を所
定のプリチャージ電圧レベルまで充電を行なう。その後
、時刻ＬｈにおいてアドレスゲートパルスφＧ’によっ
て画素ＣＩ・、ＣＩＪ、Ｃ５ｊ、・・・、ｃｎｊＪ　Ｊの各ＳＩＴを同時に導通させて、各ＳＩＴのゲートに蓄
積されていた光情報を寄生キャパシタＣ８Ｌ　＋　Ｃｓ
ｔ、’　の放電量として各信号読み出しラインｓＬｒ　
、ＳＬ２．・・・、ＳＬｎ上に移行させ、その後ただち
に時刻も、においてＱアをオフさせて、Ｃ５ＬとＣＳＬ
’　の分離を行なう。その後時刻り寥、ｔｌ、Ｌｉ、・
・・において順次φ、Ｉ、φ８１゜φ６１、・・・、φ
８ｏの水平シフトパルスを各信号読み出しライン上のス
イッチトランジスタＱ、のゲートに加えることで、ビデ
オ電圧ｖＤＤから各キャパシタＣ８Ｌ′　の放電量を再
充電することで、負荷抵抗ＲＬの両端において出力電圧
■。ｕｔ　を得ることができる。同様にして、次の水平
期間において、次の画素９’Ｊ　ＣＩ’　Ｉ、　Ｃ１＋
＋　、　Ｃ＋ｊ＋＋、Ｊ＋　Ｊ・・・、Ｃｎｊ＋１が読み出される。

実際に用いられる時間的数値を述べると、ＴＶ信号の場
合、画素数は５００　Ｘ　５００程度必要であることか
ら、−水平読み出し期間は６５μ式程度となる。本願発
明のＳＩＴのエリアセンサにおいて一画素の読み出し時
定数は、数１０　ｎ５ｅｃは容易に実現されており、φ
０のパルス幅ハ、φ、のパルス幅、φ６のパルス幅の和
程度としても５μ式以下で充分である。従って第２図に
示した方式による読み出し方式を用いれば、５００　Ｘ
　５００素子程度の画像情報は容易にＴＶ信号を用いて
読み出される。第２図に示した従来方式の場合、φ５の
パルスによって読み出される際の時定数は、曲述の如＜
、Ｃｓｔ’を充電する時定数となっており−Ｃ５Ｌ＋Ｃ
８Ｌ’を充電するわけではないため高速化が容易であり
、数１０ｎｓｅｃ程度の時定数は容易に実現される。さ
らに高速化を計るためにはビデオ出力ライン５１の寄生
キャパシタンス、実効抵抗を下げる。

しかるに、第２図に示した２次元固体撮像装置の構成に
おいては、各画素Ｃｉｊを構成するＳＩＴのソース領域
は全画素にわたり電気的に共通となっており、かつ同一
信号読み出しラインＳＬｉ上に並ぶ各画素Ｃｉ１．Ｃｉ
１．・・・Ｃｉｍのドレイン領域は信号読み出しライン
ＳＬｉに共通に接続されているため、各画素Ｃ１ｊを構
成するＳＩＴとしてはノーマリオフのＢＩＴを用いる必
要があった。さらにノーマリオフのＳＩＴとしても暗電
流状態においてドレインソース間のリーク電流の極めて
少ない、例えば５０μ×５０μの寸法のセルサイズでゼ
ロゲートバイアス時に１０−”（Ａ）以下のようなデバ
イスを均一に並べる必要があった。このようなノーマリ
オフＳＩＴの光感度は、バイポーラトランジスタの光感
度に近＜１０１〜１０Ｉ＃程度の光増幅度とあまり高光
感度ではなかった。第２図の構成において一本の信号読
み出しラインＳＬｉにｍ個の画素が並んでおり、理想的
にはゲートパルスφｃｊによって選択された画素のみ光
強度に対応した電流が流れればよいが、実際には選択さ
れない（ｍ−１）個の画素にも非選択時におけるドレイ
ンソース間にリーク電流が流れる。この電流を抑えるた
めにノーマリオフであることが必要である。今、最悪条
件として選択されない画素すべてに飽和露光量程度の強
い光が入射している場合、光によってゲートバイアスさ
れた各画素に流れるドレインソース間のリーク電流を工
′とする。この電流がキャパシタ（ＣｓＬ十〇５．Ｉ）
に流れるのはプリチャージパルスφ。

が切れてからトランスフ１パルスφ１が切れるまでの時
開ｔ　ｐ　１であり、キャパシタ（Ｃ８Ｌ＋Ｃ５ＬＩ）
から流れ出す電荷の総員は近似的に、ＱＩ　＝　（ｍ　
−１）　工ｌ　ｔｐ、　・・　・・　・・・・・・（７
）となる。

この電向による（Ｃ８Ｌ＋Ｃ８Ｌ’　）両端の電位変化
Ｖ′はとなる。

（Ｃ５Ｌ＋Ｃ３Ｌ・）両端の電位変化の最大値はほぼ、
ビデオ電圧レベルｖＩ）Ｄであるから、Ｖｌ　と比をと
るととなる。実際に近い数値として、ｖｂＤ−１ｖ、Ｃ８Ｌ
　＋　Ｃ８Ｌ・＝ＩＰＦ、ｔｐＬ＝１μ式とすると（■
Ｉ／ＶＤＤ）を０．１％以下に抑えるために必要な工ｒ
の値はｍ＝５００の時　ｒ′＜　２　Ｘ　ｌｏ−ｌｌＣＡｔｍ
＝１０００の時　Ｉｌ（Ｉ　Ｘ　１０−”　ｆＡ）と極
めて小さいことが要求される。

このように極めて小さなリーク電流が要求される理由は
、同一信号読み出しライン上の画素Ｃ１−１Ｃ；＋、Ｃ
；＋、・・・、Ｃｉｍを構成するＳＩＴのドレインとソ
ースがそれぞれ電気的に共通になされているためであっ
た。従来例の場合プリチャージパルスφ、が切れてから
トランスフ１パルスφ１が切れるまでの時間ｔｐｔＯ間
に非選択状態の画素を通して放電する鳳を抑えるための
条件は上述の如く相当厳しい。

そこで、同一信号読み出しライン上の画素Ｃ４＋　、　
Ｃ；＋　、　Ｃ１＋、・・・、Ｃ１Ｉｎを構成する各Ｓ
ＩＴのソース領域を各々別々のソースラインＢＬＩ、Ｂ
Ｌ２、ＢＬ８．・・・、ＢＬｍに接続し、非選択状態で
は一定のキャパシタＣ８Ｌを持たせＳＩＴを通しての放
電を抑制し、選択時のみ選択されたソースラインを接地
してＳＩＴを通して（Ｃ５Ｌ＋Ｃ５Ｌ・　）のプリチャ
ージレベルを放電してやれば画累間のクロストークが解
決することを見出しすこ。

本発明の目的は光増幅度が１０’〜１０墨もあり、１Ｏ
−１μＷ／Ｃｒ／Ｉ程度の極めて微弱な光まで受光でき
ろＳＩＴによる画素をマトリックスに並べ、２次元読み
出しが可能なゲート蓄積方式による２次元固体撮像装置
の構成を提供することである。

静電誘導トランジスタとゲートキャパシタＣＧからなる
構成を一画素の基本構成とするゲート蓄積方式のＳＩＴ
イメージセンサの光感度は、丁度、ゲート開放状態にお
けるＳＩＴの光感度に相当する。ゲート開放状態でのＳ
ＩＴの光増幅度は、ＳＩＴの持つ固有のゲート構造に大
きく依存する。ソースｎ中領域から見たｎ−チャンネル
内の電位障壁高さを”１）ｉｃホｓ−ｐ＋ゲートとｎ＋
ソース領域との間の拡散電位をｖｂ　ｉ　ｃ　ｓとする
と、直流的な光増幅度の最大値は近似的にで表わされる。ここでｎｓ　、　ＰＣ−ｖｎ−”Ｐ　、
Ｑ、ｋ及びＴはそれぞれソース領域の電子密度、ゲート
領域の正孔密度、真性ゲート点における電子の平均速度
、ゲートの正孔のソース領域への拡散速度、単位電荷、
ボルツマン定数、及び絶対温度である。光強度が弱けれ
ば弱いほど光増幅度は大きいという特徴があり、（７）
式は光強度が無限小における値である。Ｑｆ１式の、ｘ
ｐ弄（ｖｂｉａｓ−Ｖｂｉｃ、ネ、）の項はゲートに１
積された正孔の持つ電位障壁高さと電子の持つ電位障壁
高さの差に関するものであり、１０’〜１０’程度にも
なる。しかるにノーマリオフのＳＩＴの中でもｖｂｉａ
ｓ　”　Ｖｌ）ｉａ＊ｓとなるような、高いＶｂｉｃ＊
ｓを持つデバイスの場合には、光増幅度は１０’〜１０
′程度である。第２図に示した２次元間体撮像装置の画
素を構成するノーマリオフのＳＩＴとしては、ドレイン
ソース間の暗電流状態におけるリーク電流は、例えば５
０μ×５０μのセルサイズのデバイスで１Ｏ−１１（Ａ
）以下とする必要がある。このようにドレインソース間
のリーク電流の少ないデバイスは、必然的にチャンネル
内の電位障壁高さ■ｂｉｃネ、を高く設計する必要があ
り、ＳＩＴ本来の高光感度性を充分に利用してはいない
。この大きな理由は、前述の如くマトリックス状に並べ
た際の画素間の信号クロストークである。Ｎ２図の従来
例では同一信号読み出しライン５Ｌｉ（ｉ＝１〜ｎ）上
の各画素を構成するＳＩＴのドレインとソース領域がそ
れぞれ電気的に共通になっている。第２図の従来例の場
合の画素を構成するＳＩＴの光感度は１０’〜１０１程
度であるが、同−ｎ十基板もしくはｎ十埋め込み層を利
用できるため、２次元配列の構成が簡単であり、読み出
し方法も簡単ではあった。

本発明はＳＩＴ本来の高光感度性を充分に利用する２次
元間体＊＊装置の構成に関するもので、具体的には、垂
直信号アドレスラインＧＬｊ（ｊ＝１−ｍｌ上の各画素
Ｃ，・、Ｃ，−−・・、ＣｎｊＪ　Ｊ” を構成するＳＩＴのソース領域を共通のソースラインＢ
Ｌｊに接続し、かつ各ＢＬｊ（ｊ二１〜ｍ）には接地電
位との間にノースライン選択用トランジスタＱ、を接続
し、かつ各ＱＢのゲートは各々垂直信号アドレスライン
Ｇ　Ｌ　ｊに接続することで、垂直アドレスラインＧＬ
ｊの選択と同時にソースラインＢＬｊが接地電位となる
ように構成した点を特徴としている。各信号読み出しラ
インには接地電位との間にキャパノタ（Ｃ８Ｌ　＋　Ｃ
８Ｌ”を持たせ、各５Ｌｉ（ｉ＝１−ｎ＋ラインの（Ｃ
８Ｌ＋Ｃ５Ｌ’　）へのプリチャージは電源ｖＤＤ′よ
りプリチャージパルスφ、によってプリチャージトラン
ジスタＱ、を導通させることで同時に行なう。垂直シフ
トレジスタよりの垂直アドレスパルスφ。ｊによってＧ
Ｌｊ上の各画素列Ｃ，ｊ　、　Ｃ，ｊ　、・・・、Ｃｎ
ｊ　は同時に選択され、各（Ｃ６Ｌ　＋Ｃ５Ｌ’　）に
充電された電位レベルは各画素のＳＩＴのゲートに蓄積
された光情報に応じて各ＳＩＴを通してソースラインＢ
Ｌｊ及びＱＢを通して接地点へ放電される。各（Ｃ５Ｌ
　＋　Ｃ５Ｌ’　）の放電量は、従来例と同様にトラン
スフ１パルスφ１を切ってトランスフ１トランジスタＱ
１をオフしてＣ５Ｌ’のみの放電量として検出する。各
Ｃ５Ｌ’　の光情報は、水平シフトレジスタからの読み
出しライン選択パルスφ３３、φ、ｌ、・・・、φ、ｎ
によって順次選択されろスイッチトランジスタＱ、を通
して共通ビデオライン上の負荷ＲＬの信号変化として検
出する。或いはＣＳＬ・の光情報は、ＣＯＤシフトレジ
スタ等へ同時に入力して、ＣＯＤ出力として取り出して
もよいことは従来例と同様である。

本発明による２次元間体撮像装置の構成を用いれば、光
増幅度が１０’〜１０畠もあり、１０一番μＷ／ｄ程度
の極めて微弱な光まで受光できるＳＩＴを各画素の構成
に用いることができ、しかも各画素間のクロストークも
確実に抑えることができる。２次元的なマトリックスの
配列において従来例と異なる点は、前述の如（、ＧＬｊ
（ｊ＝１〜ｍ）上の各画素のＳＩＴのソース領域を共通
のソースラインＢＬｊ（ｊ＝１〜ｍ）に接続した点であ
り、同一の信号読み出しライン５Ｌｉ（ｉ＝１−ｎｌ上
に並ぶ各画素＋７）ＳＩＴのソース領域は別々のソース
ラインＢＬＩ、ＢＬ２　、・・・、ＢＬｍ　に接続され
ている点である。

本発明ｔζよる２次元間体撮像装置の各画素を構成する
ノーマリオフのＳＩＴの特性としては。

暗電流状態においてドレインソース、間のリーク電流の
値は例えば５０μＸ５０μのセルサイズで１０−’　−
１０−’　（Ａ）程度のデバイスまでクロスＩ・−クを
確実に抑えつつ配列可能でありこのようなＳＩＴの光感
度は１０’〜１０’の値にもなることが実験的に明らか
になった。ＧＣＪ式よりチャンネル内の電位障壁の高さ
■１）ｉｃ’ｋｓの値がｖｂｉａｓ（７）値に比べ０．
３〜０．５ｅＶ程度低い場合、ｅｘｐ台（■ｂｉＧｓ−
ＶｂｉＧ＊５）の値は１０’　−１０自程度となること
がわかる。

第３図ｆ、ｌは本発明による２次元固体撮像装置の構成
の一画素部分の原理説明図であり第３図ｆｂｌはその読
み出し動作波形である。第８図（ａ）において一画素Ｃ
１ｊはノーマリオフのＳＩＴとゲートキャパシタＣ６か
ら構成されており、ＳＩＴのドレイン４０は信号読み出
しラインＳＬｉに接続されＳＩＴのゲート４１はゲート
キャパシタＣ６を介してアドレスゲートラインＧＬｊに
接続され、ＳＩＴのソース４２はソースラインＢＬｊに
接続されている。信号読み出しラインＳＬｉにはプリチ
ャージトランジスタＱ、トランスフ１トランジスタＱＴ
が接続されかつＱＴのドレインにはスイッチトランジス
タＱｓ及び負荷抵抗ＲＬを介してビデオ電圧ｖＤＤに接
続されている。

第１図ｆ、）の従来例と異なる点はＳＩＴのソース４２
が接地電位ではなく、ソースライン選択用トランジスタ
Ｑ、を介して接地電位に接続されている点であり、Ｑａ
の選択はＧＬｊの選択パルスφＧｊで同時に行なってい
る。、ｆＭＢ図ｆ、１において信号読み出しラインＳＬ
ｉが接地点との間に持つキャパシタをＣ８Ｌとし、ＱＴ
のゲートドレイン間キャパシタをＣア、Ｑアのドレイン
部分及びＱ、のソース部分が接地点との間に持つキャパ
シタをＣ５Ｌｌ　と表わしている。さらにソースライン
ＢＬｊが接地点との間に持つキャパシタをＣＢＬと表わ
している。

第３図（ｂｌを参照して第８図（ａｌの動作を説明する
。光は連続的に照射されている場合を碧定し、一定の光
積分時間ＴＬＩ毎に読み出す場合の読み出し動作時の動
作波形を第３図（ｂｌは示している。

画素Ｃ１ｊの光情報を読み出す際、まずトランスフ１ト
ランジスタＱ’ｒのゲートへのトランスフ１パルスφ１
によってＱＴを導通させ信号読み出しラインＳＬｉのキ
ャパシタＣＩＬＬにＣＡＬ’　を結合させる。φアのパ
ルス幅は数μ式以内である。φアの印加状態において、
プリチャージパルスφ、をプリチャージトランジスタＱ
ｐに印加し、プリチャージ電１１Ｖｏｏ’　からキャパ
シタ（Ｃ８Ｌ　＋Ｃ８Ｌ’　）をＶＤＤ′−Ｖｔｈｐの
レベルまで充電した後、アドレスゲートパルスφ。ｊを
画素Ｃ１ｊ及びソースライン選択トランジスタＱＢのゲ
ートに加え、トランジスタＱＢを導通させてソースライ
ンＢＬｊを接地電位にすると同時に画素Ｃ１ｊのドレイ
ンソース間にはゲートに蓄積された正孔による光情報に
応じた放電電流が流れる。キャパシタＣＳＬ’の電位変
化の様子をＶｌＬの波形で示している。点線ａは暗電流
状態、一点鎖線すは通常の光照射状態、実線Ｃは飽和露
光量の光が照射された状態に対応している。

次に、φアが切れてＱＴがオフ状態になってもキャパシ
タＣＳＬ’　の放電状態は変化しない。

Ｃ８Ｌ’　の放電量をスイッチトランジスタＱｓを通し
て再充電することで、Ｃ８Ｌ’　の放電量に相当した画
素Ｃｉｊの光信号が負荷抵抗ＲＬの両端カラ検出サレル
。”ＤＤ’　−ＶＤＤ　−”ｔｈｐ　＋”Ｌｈｓの関係
は通常（６）式のように選ぶ。また各部分のキャパシタ
の大小関係は、有効に画素Ｃ１ｊの光情報をビデオ出力
ラインに取り出すためにＣｃ　＜　Ｃｓｔ’　”　ＣＴ
≦Ｃ８Ｌ”ＣＢＬ　−−−−［１１１としている。

第４図（ａｌは本発明による２次元固体撮像装置の構成
の実施例を示し、第４図ｆｂ）はその読み出し動作波形
例を示す。第２図ｆ、）の従来例と異なる点は垂直アド
レスゲートラインＧＬｊに接続された画素Ｃ，−、Ｃ，
ｊ　、　Ｃ，ｊ　１．、、、Ｃｎｊのソー」ス領域を共通のソースラインＢＬｊに接続シ、かつ各Ｂ
Ｌｊには別々のスイッチトランジスタＱＢが接地電位と
の間に接続されている点である。同一信号読み出しライ
ンＳＬｉ上の画素Ｃ；＋　、　Ｃ；＋　、Ｃ；＋、・・
・、Ｃ１ｍを構成するＳＩＴのドレイン領域は信号読み
出しラインＳＬｉに接続されているが、ソース領域は別
々のソースラインＢＬ１．ＢＬ２、ＢＬ８．−・・、Ｂ
Ｌｍに接続され・ている。各ソースラインＢＬｊ（ｊ＝
ｌ〜ｍ）にはスイッチトランジスタＱ、が接地電位との
間に接続され、アドレスゲートラインＧＬｊ（ｊ＝１〜
ｍ）が非選択時にはＱ、はオフ状態にあり、各ソースラ
インＢＬｊ（ｊ＝１〜ｍ）はキャパシタＣＢＬを持ち、
アドレスゲートラインＧＬｊｆｊ＝１−ｍ）が選択時に
のみＱ、は導通しノースラインＢＬｊが接地され、かつ
アドレスゲートラインＧＬｊによって選択された画素Ｃ
，・、　Ｃ，−、Ｃ，ｊ　、・、、Ｃｎｊを構成するＳ
Ｊ　」ＩＴも各画素のゲートに蓄積された光情報に応じて導通
するため、別々の信号読み出しライン上のキャパシタＣ
５Ｌをそれぞれ放電することになる。第４図（、）で４
００．４０１はそれぞれ水平シフトレジスタ、垂直シフ
トレジスタを示す。

４０２はビデオ出力ライン、４０３はトランスフ１トラ
ンジスタＱ’ｒのゲートの共通ラインでトランスフ１パ
ルスφ。を同時に印加するためのラインである。４０４
はプリチャージトランジスタＱ、のゲートの共通ライン
でプリチャージパルスφ、を同時に印加するためのライ
ンである。

４０５はプリチャージ電源ラインである。第４図（ｂ）
　＋ｃ　Ｎ４図（，１の動作波形が２つの水平期間にっ
いて示されている。各パルスのタイミング周期、パルス
にさパルス幅、位置関係等はすべてＭ２図ｆｂ）に示し
た従来例と同じである。アドレスゲートパルス波形φ。

°、φｏ′＋１において、ｖ６はｊ　」アドレスゲートパルスの高さを示し、ＶＲはリフレッシ
ュパルスの高さを示している。このようにリフレッシュ
パルスを加えてもよいことは従来例と同様である。

第５ＦＩ！Ｊは本発明の２次元面体撮像装置の構成の別
の実施例である。５００，５０１はそれぞれ水平シフト
レジスタ、垂直シフトレジスタを示し、５０２．５０８
，５０４、及び５０５はそれぞれ、ビデオ出力ライン、
トランスフ１パルスφ１印加用ゲートライン、プリチャ
ージパルスφ、印加用ゲートライン、及びブリチャー；
＊Ｓラインを示す。Ｎ４図（、）と異なる点は、各ソー
スラインＢＬＩ、ＢＬ２、ＢＬ８、・・・、ＢＬｍと接
地点との間に接続されたトランジスタが静電誘導トラン
ジスタとなっている点である。通常、゛各ソースライン
ＢＬＩ　、ＢＬ２、ＢＬ８、・・・、ＢＬｍはｎ”埋め
込み層で形成されるため（第７図Ｆ、）参照）集積化し
て製造する場合にトランジスタＱ、とじてＳＩＴを用い
ると集積化が容易である。すなわち、ゲートキャパシタ
Ｃ６を持つＳＩＴから構成される画素列Ｃ１，Ｃ，・、
Ｃ，ｊ、・・・、ＪＣＩｌｌｊとＱ、とじてのＳＩＴは、Ｑ、のゲートがＧ
Ｌｊに接続されるため一体化製造するときに適している
わけである。第５図の他の構成及び動作方法はすべて第
４図（、）　（ｂｌの実施例と同様である。

第６図は本発明による２次元面体撮像装置の構成の別の
実施例を示す。Ｃ５Ｌ’　の放ｗｔを検出する方法とし
て、スイッチトランジスタＱｓのゲートライン６０２に
同時にゲートパルスφ５を印加して、同時に各Ｃ８Ｌ’
　の放電量として蓄積された光情報を水平信号転送用Ｃ
ＣＤ　６００の蓄積領域へ入力しＣＣＤ出力として取り
出す例を示している。ＣＣＤ　６（１０は２相クロツク
パルスφ１、φ１で動作する。６０６はバッフ１アンプ
、６０７は出力端子を示す。６０１は垂直シフトレ〉ス
タ、６０８はトランスフ１パルスφア印加用ゲートライ
ン、６０４はプリチャージパルスφ、印加用ゲートライ
ン、６０５はプリチャージ電源ラインを示す。各ノース
ラインＢＬＩ、ＢＬ２、ＢＬ８　、・・・、ＢＬｍと接
地点との間にはスイッチトランジスタＱ、とじてＭＯＳ
トランジスタが接続されている。ＱａとしてはＳＩＴで
あってもよい。読み出し動作としては、φ１が切れた後
に、ゲートパルスφ、を同時にすべてのＱ。

のゲートに印加して、各Ｃ８Ｌに放［量として蓄積され
ている光情報をＣＯＤ　６００内の電位ウェルｔとよる
蓄積領域へ転送し、その後−水平期間内に出力端子にｎ
個の信号出力を取り出せばよい０第７図［ａｌは本発明による２次元面体撮像装置の一画
素部分の断面構造を示す。第７図（ｂｌ、（ｃｌは２Ｘ
２のマトリックスを例にＳＩＴの正立。

倒立両動作によって２通りのマトリックスの構成方法が
あることを説明するための回路図である。

第７図（、）の各部分を説明する。第７図（ａ）には半
導体基板内に集積化製造される静電誘導トランジスタ及
びゲートキャパシタが示されている。

７０１はｐ基板を示す。ｎ生埋め込み層７０４及び７０
６は隣接する画素列（Ｃ，ｊ、Ｃ，ｊ、−・・、Ｃｎｊ
）及び（Ｃ，・＋１．Ｃ８・＋１、・・・、Ｃ−＋１　
）の共通のＪ　Ｊ　ｎＪソースラインＢＬｊ及びＢＬｊ＋１に対応している。領
域７１９は分離領域であり、ｎ−もしくはｐ−もしくは
ｉ層で形成されたＳＩＴのチャンネル領域７１５及び７
１６を互いに分離している。

ｐ領域７１８は隣接する画素のｐ＋ゲートｆｌＡ城７０
６と７０７を互いに結締するための拡散領域である。表
面ｎ十領域７１８−１．７１８−２，７１３−３は一画
素を構成するＳＩＴのドレイン領域を示す。ドレイン領
域７１８−１．７１８−２゜７１８−８は紙面に示され
ていない部分においてｎ＋ポリシリコン電極７１１等で
電気的に接続されている。すなわち、Ｍ７図（ａ）に示
す実施例では一画素を構成するＳＩＴは８つのチャンネ
ル領域を有している。このようにマルチチャンネルにす
るのは電流を稼ぐためであるが、一画素のセルサイズを
小さくする必要がある場合には単一チャンネルとしても
よい。その場合には電流は１／８となる。Ｄ＋ドレイン
領域７１８−１゜７１８−２，７１８−８を囲むｐ＋ゲ
ート領域７０６の上部には５ｉ＝Ｎ４膜、Ｓ　ｉｏ、膜
等で形成された薄い絶縁膜７１０が全面に形成されてい
る。７０８は透明電極であり、７０２は透明電極７０８
とのＡｌコンタクトラインである。Ｄ十領域７１４−１
は隣りの画素のＳＩＴのｎ＋ドレイン領域であり、ｎ−
もしくはｐ−もしくは１層７１６は隣りの画素のＳＩＴ
のチャンネル領域である。

７０９は７０８と同様透明電極であり、７０８は透明電
極７０９とのＡｌコンタクトラインである。

ＡＬＩＩＥ極ライン７う２及び７０３は隣接する画素列
（ＣＩ・、Ｃ８・、Ｃ１、・・・、Ｃ・）及び（Ｃｌｊ
十＋　−Ｊ　Ｊ　Ｊ　ｎＪＣ５・やいＣｌ　’　＋　＋　＋・・・、Ｃｌ１ｌｊ＋
、）へのそれぞれア」　」ドレスゲートラインＧＬｊ及びＧＬｊ＋１となっている
。ｎ＋ポリシリコン電極７１１及び７１２は同一信号読
み出しラインＳＬｉに接続されている。信号読み出しラ
インＳＬｉは紙面に示されていない分離領域７１９の上
部においてアドレスゲートラインと直交するようにＡ１
．電極等で配線されている。領域７１７は絶縁層である
。光照射ｈシフ２０はデバイス表面から行なわれる。ゲ
ートキャパシタＣ６は透明電極７０８、薄い絶縁物層７
１０及びｐ＋ゲート領域７０６からなるＭＩＳキャパシ
タによって形成されている。ソースラインＢＬｊ７０４
はアドレスゲートラインＧＬｊ７０２と平行に形成され
るため、スイッチトランジスタＱ、としてＳＩＴを紙面
に示されていない部分にわいて、形成することは容易で
ある０第７図（ｂ）は第４図乃至第６図の実施例のマト
リックス構成と同様に表面ｎ十領域７１３−１．７１８
−２．７１８−８をドレイン領域、ｎ生埋め込み層７０
４をソース領域として形成する場合のマトリックス構成
を示しているが、第７図（ｅｌは表面ｎ十領域７１８−
１．７１８−２．７１８−８をソース領域、ｎ生埋め込
み層７０４をドレイン領域として形成する場合のマトリ
ックス構成を示している。この場合には埋め込み層ライ
ンＢＬｊ、ＢＬｊ＋１等が信号読み出しラインとなり、
ソース領域を共通に接続したラインＳＬｉ　、ＳＬｉ＋
１等はソースラインとなる。アドレスゲートラインＧＬ
ｊ　、ＧＬｊ＋１等は信号読み出しラインＢＬｊ、ＢＬ
ｊ＋１等と直交することになる。各ソースラインＳＬｉ
、ＳＬｉ＋１等と接地点との間に接続されるトランジス
タＱ、は前述の第７図（、）　（ｂｌの場合とはちがっ
て、表面ｎ＋ソース領域７１３，７１４等が接続された
ソースラインＳＬｉと接地点との間に接続されるため、
特にＳＩＴである必要はない。第７図ｆｂｌは倒立型の
ＳＩＴを一画素の構成要素とする場合のマトリックス構
成例であり、第４図乃至第６図の実施例でも同様であっ
た。一方策７図（ｃ）は正立型のＳＩＴを一画素の構成
要素とする場合に相当している。

第７図（ｃ）の構成方法を２次元固体撮像装置に応用し
た実施例を第８図に示す。第８図の画素Ｃｉｊは正立型
ＳＩＴとゲートキャパシタＣ６から構成されており、ｍ
Ｘｎのマトリックス状に配列されている。８００は水平
シフトレジスタ、８０１は垂直シフトレジスタであり、
８０２はヒ゛デオ出カライン、８０８はトランスフ１ト
ランジスタＱＴへのアドレスゲートラインである０８０
４はプリチャージトランジスタＱ、へのアドレスゲート
ラインを示す。８０５はプリチャージ電源ラインを示す
。画素Ｃｉｊを構成するＳＩＴのソース領域はソースラ
インＳＬｉに接続され、ドレイン領域は読み出し信号ラ
インＢＬｊｌこ接続され、ゲート領域はゲートキャノ々
シタＣ０を介してアドレスゲートラインＧＬｉｌこ接続
されている。さらにソースラインには接地点との間１こ
スイッチトランジスタＱＢが接続され、ＱＢのゲートに
はアドレスゲートラインＧＬｉ力（接続されている。Ｇ
Ｌｉの選択と同時にアドレスゲートパルスφ。１によっ
て、画素列（Ｃｉ、　、　Ｃ，、。

Ｃ１８、・・・、Ｃ１ｏ）が選択され、かつＱＢ力；導
通してソースラインＳＬｉの電位が接地されるようにな
されている。信号読み出しラインＢＬｊ土にはプリチャ
ージ用トランジスタＱＰがプリチャージ電源Ｖｏｏ’　
との間に接続されている０さらにＢＬｊには、ビデオ出
力ライン８０２との間にトランスフ１トランジスタＱ、
及びスイッチトランジスタＱ、が直列に接続されている
。

各信号読み出しラインＢＬｊ（ｊ＝゛ｌ〜ｎ）には接地
点との間にキャパシタＣＢＬを持たせ、さらにトランス
フ１トランレスタＱＴのドレイン及びスイッチトランジ
スタＱ、のソース領域と接地点との間にはキャパシタＣ
ＢＬ’　を持たせている。またトランスフ１トランジス
タＱＴのゲートドレイン間容量をＣＴで表現している。

各ソースライン５Ｌｉ（ｉ”１〜ｍ）はスイッチトラン
ジスタＱａがオフ状態の場合にはキャ１＜シタＣ８Ｌを
持っている。垂直シフトレジスタ８０１から各アドレス
ゲートラインＧＬｉ（ｉ＝１〜ｍ）にはアドレスゲート
パルスφ、；（ｉ＝＝１〜ｍ）が順次印加され、また水
平シフトレジスタ８００からは各信号読み出しラインＢ
Ｌｊ（ｊ＝１〜ｎ）上のスイッチトランジスタＱ。

のゲートに対して水平シフトパルスφ５ｊ（Ｊ”１〜ｎ
）が順次印加される。出力信号はビデオライン８０２と
ビデオ電源Ｖ　Ｄ　Ｄとの間の負荷抵抗ＲＬの両端から
検出されろ。第８図の２次元面体撮像装置の画素を構成
するＳＩＴは正立動作のＳＩＴを用いることができるた
め、第４図乃至第６図の実施例に比べさらに高光感度と
なる。

これは第７図ｆａ）の断面構造から明らかなように、表
面ｎ中領域７１３をソース領域、埋め込みｎ中領域７０
４をドレインとして使用するため、デバイス動作上、ソ
ースから注入された電子のドレインへの到達率が逆動作
（倒立動作）の場合に比べ大きくすることができるから
である。ゲート電位の変化が及ぼすソースドレイン間電
流への変化率（Ｇｍ）の値も大きくとれる。第８図の２
次元面体撮像装置の読み出し動作は基本的には第４図の
実施例と同様である。すなわち、トランスフ１パルスφ
１を数８式のパルス幅加え、そのパルス期間内において
、プリチャージパルスφ、をブリチャーントランジスタ
Ｑｐに印加し、すへての信号読み出しライン上のキャハ
シＩｉ　（ｃｎＬ　＋ＣＢＬ’　）　ヲＶｏｏ’　”ｔ
ｈｐ　ルヘルまでプリチャージする。φ、を切った後、
百ちにアドレスゲートパルスφ。、をアドレスゲートラ
インＧＬｉに印加してＧＬｉ上の画素列Ｃ；＋、Ｃ；＋
、Ｃ；＋　、　”’、ＣＩｎを選択し、Ｑａの導通とと
もに各画素のＳＩＴを通して各画素のゲートに蓄積され
た光情報としての正孔の蓄積状態に応じてキャパシタ（
ＣＢＬ　＋　ＣＡＬ’　）の放電を起こさせる。次にφ
６１及びφ１を同時に切ると１画素列Ｃ１１、Ｃ；＋　
、　”’、Ｃ１ｎの光情報はＣＢＬ’　にのみ現われる
ことになる。従って、−水平期間内にわたって、順次水
平シフトパルスφ、Ｉ、φ３８、・・・、φ、ｎを各ス
イッチトランジスタＱ、のゲートに加えて、ＣＢＬ’の
放電弁をビデオ電圧■ＤＤから再充電してやることで、
出力信号ｖｏｕｔがシリアルに得られる。次の水平期間
では、φ０を加え、プリチャージパルスφ、を加え、同
様にφＧｊ＋１を加えることで隣りの画素列Ｃｉ＋Ｉ　
Ｉ　＋　ＣＩ＋ｌ　Ｉ、Ｃ１＋、、・・・、ＣＩ　＋　
Ｉ　ｎ　の光情報を同様に読み出す。各パルス幅、パル
ス高さ等は従来例もしくは第４図（ｂｌの実施例と同様
である。（６）式が成立している。各部の容量の大小関
係は０１１式と同様にしてＣａ　＜　Ｃ＋＋Ｌ’　”　Ｃｒ≦ＣＩＬ　”　ＣＩＩ
Ｌ　・”　−−−０２としている。

餌２図において示した従来例では、画素を構成するＳＩ
Ｔは全画素電気的に共通となっており、同一信号読み出
しライン上に並ぶ画素のＳＩＴはソース領域、ドレイン
領域が共通となっている。このため、ゲートが選択され
ない画素に光が入射してＳＩＴのソースドレイン間のイ
ンピーダンスが低下することによりＣＣ５Ｌ＋ＣｓＬ’
　）から放電電流として流れる電流が疑似信号として検
出される可能性がある。この疑似信号を飽和出力、例え
ば■ＤＤ＝１ｖの０．１％以下に抑えるためには非選択
時に光でゲートがバイアスされた状態で画素に流れる電
流は、５００×５００画素のマトリックスにおいては２
　Ｘ　ＩＱ−＋ｔ（Ａ）以下とする必要があり、かなり
のノーマリオフ特性であることが要求される。しかも、
このようなＳＩＴの光感度は、叫式によって説明したよ
うに、チャンネル内の電位障壁高さＶｂＨ６＊Ｈの値が
ゲートソース間の電位差ｖｂｉ　ｃ　ｓに近くなってく
るため、あまり高感度ではなくなってくる。さらに従来
例の場合、マトリックス中に不良な画素（短絡〕がある
場合、同一の信号読み出しラインに接続されている他の
画素猿で短絡状態のように見なされてしまい、隣接する
画素への影響が大きかった。これらを解決するために従
来電気的に共通とされていたＳＩＴのソース領域をスト
ライブ構造にしてライン毎に選択できる回路形式を用い
ることを本発明では開示したわけである。以上説明した
本発明による２次元固体撮像装置の構成を用いると、ノ
ーマリオフのＳＩＴとしてもゼロゲートバイアス時に５
０μ×５０μのセルサイズで１０−昏（Ａ１〜１０−’
（Ａｌ程度のトレインソース間電流の流せる素子を一画
素の構成として用いることができ、しかも画素間のクロ
ストークの問題も解決できた。さらにこのような特性を
示すＳＩＴの光増幅度はｌＯ°〜１０１程度と極めて高
い。さらに本発明による２次元化構成を用いれば、特定
の画素が短絡状態にあったとしてｔ他の隣接する画素へ
の影響はない。第９図は第８図に示した本発明による２
次元固体撮像装置の構成と、第２図に示した従来型２次
元固体撮像装置の構成を用いて。

読み出した一画部分の充電変換特性の比較を示している
。−＾の寸法はいずれも５０μ×５０μテｌ）　ルｏ　
ヒテ’ｊ’　ＩＥ　圧ＶＤＤ　＝　Ｉ　Ｖ　、　ＲＬ　
＝＝　Ｉ　ＫΩ、光積分時間は２０ｍ５ｅｃである。波
長６５５０大の光を照射しており、横軸はその入射光強
度Ｐ（μＷ／ｄ）、縦軸は負荷ＲＬの両端から得られた
出力信号のピーク値を暗電流レベルから差引いた値を示
している。出力の飽和レベルがビデオ電圧ＩＶより小さ
くなっているのはラインの実験結果であり、（ｄ）は第
２図に示した従来例の実験結果である。（＆）乃至（、
）の特性が異なるのさも高くなりｖｂｉｃｓに近づいて
いる。さらに（ｄｌの画素のＳＩＴはゼロゲートバイア
ス時、暗電流状態においてドレインソース間のリーク電
流が１Ｏ−１１（Ａ）以下と極めて小さい素子を用いて
いる。前述の如〈従来例の構成ではｆｄ）のような光電
変換特性しか得られなかったものが、本発明による構成
を用いれば、ＩＩＩ郵尤ｇ度ヒして約８桁改善される。

特に１０−’（μＷ／ｍ）の極微弱光まで検出されてお
り、非常に高感度でグイ七ナミツクレンン−い。またＸ−Ｙアドレス方式における
信号読み出し線のキャパシタを利用しており、読み出し
時に必ず一定のプリチャージレベルに充電してから光情
報を放電量として検出しており、動作的に安定で均一に
画像を検出している。また直流電流を検出する方式では
ないため完全ダイナミック動作となっており低消費電力
である。読み出し速度の点では第２図の従来例と同様高
速である。

本発明による２次元固体撮像装置の構成では、ＳＩＴの
持つ高光感度性を充分に利用でき、例えば１０すμＷ／
ｃｄの強度の光を光積分時間２０　ｍ５ｅｃ　で検出し
ており、従来の撮像管のうち最も高感度と云われるＳＩ
Ｔ管（５ｉｌｉｃｏｎＩｎＬｅｎａｉｆ　ｉｅｄ　Ｔａ
ｒｇｅＬ　Ｔｕｂｅ　）の特性に近づいている。

本発明による２次元面体撮像装置は、非常に微弱な光検
出を特徴としており、工業的価値の高いものである。

【図面の簡単な説明】

Ｎ１図は従来の読み出し方式の原理説明図で、（、）は
一画素の回路構成例、（ｂｌは動作波形、ＩＩ２図（、
）は従来の２次元面体撮像装置の構成例、（ｂ）は従来
例の信号読み出し動作波形例（２Ｈ分）、第３図（＆）は本発明による２次元面体撮像装置の一画
素部分の原理説明図、（ｂ）は（，１及びその動作波形
例、第４図（、）は本発明による２次元面体撮像装置の構成
の実施例、（ｂ）はｆ、１及びその読み出し動作波形例
、第５図は本発明の２次元面体撮像装置の構成の別の実施
例、Ｎ６図は本発明による２次元面体撮像装置の構成の別の
実施例Ｎ７図（ａｌは本発明による２次元面体撮像装置の一画
素部分の断面構造例、（ｂ）は２×２マトリツクスによ
る回路表現、（ｃｌは２×２マトリツクスによる別な回
路表現、第８図は本発明による２次元面体撮像装置の構成のさら
に別の実施例を示し、特に第７図（ｃｌを発展させた構
成例を示す図、第９図は本発明による２次元面体撮像装
置と従来例（第２図）従来例における実験結果を示す図
である。

Claims

【特許請求の範囲】（１）ノーマリオフの静電誘導トランジｘ　Ｉ　（ＳＩ
Ｔ）とゲートキャパシタＣ６から構成された画素Ｃ１ｊ
をｎＸｍのマトリックスに構成した２次元固体Ｎｉ像装
蓋であって、垂直アドレスゲートラインＧＬＩ　、　Ｇ
Ｌ２　、　ＧＬ８、−、ＧＬｍは各ＧＬｊ上の各画素”
Ｊ　”　”Ｊ　’　”Ｊ　−”’、”ｎｊを構成するＳ
ＩＴのゲートＩこゲートキャパシタＣＧを介して接続さ
れ信号読み出しラインＳＬＩ、ＳＬ２　、　ＳＬ８　、
・・・、ＳＬｎは各ＳＬｉ　（１＝１−ｎ　）上の各画
素Ｃ１ｌ、Ｃｉｒ　、　Ｃ；＋　、　”・、Ｃｉｍを構
成するＳＩＴのドレインに共通に接続され、さらに各信
号読み出しラインは接地電位との間に所定のキャパシタ
ＣＳＬを持ち、かつ各信号読み出しライン５Ｌｉ（ｉ−
１〜ｎ）はプリチャージトランジスタＱ、を介して所定
の電源電圧■ＤＤ′端子に共通に接続されており、さら
に各信号読み出しラインは二つの直列に接続されたトラ
ンスファトランジスタＱＴ及びスイッチトランジスタＱ
、を介してビデオ出力ラインに共通に接続され、ビデオ
出力ラインには直列に接地電位との間に一つの負荷抵抗
ＲＬ及び〜っのビテ゛オ電ＭＶＩ、Ｄが接続サレ、各Ｑ
、のゲートはすべて共通にトランスフ１パルスφ１用ア
ドレスゲートラインに接続され、さらに各ＱＴのゲート
−ドレイン間には所定のキヤパンタＣＴを持たせ、がっ
ドレイン端子は接地電位との間にキャパシタＣ８Ｌ’を
持ち、さらにソースラインＢＬＩ　、ＢＬ２、ＢＬ８　
、川、ＢＬｍはアドレスゲートラインＧＬＩ　、　ＧＬ
２　、・・・ＧＬｍが接続された画素列の各ｉｌｊ素を
構成するＳＩＴのソースに共通に接続され、互いに７ド
レスゲートラインＧＬｊ（ｊ＝１〜ｍ）とソースライン
ＢＬｊ（ｊ＝１−ｍ）は平行に、５Ｌｉ（ｉ−１〜ｎ）
とは直交させることでｘ−Ｙマトリックス状に画素Ｃ１
ｊは配列されていて、さらに各ソースラインＢＬｊ（ｊ
＝１〜ｍ）には接地電位との間にスイッチトランジスタ
。３が接続され、かつ各ＱＢのゲートはＧＬｊ（ｊ＝１
〜ｍ）に接続されＱＢがオフ状態において各ソースライ
ンＢＬｊ（ｊ＝１−ｍ）は接地電位との間に所定のキャ
パシタＣＢＬを持ち、各キャパシタの大小関係はＣａ　
＜　Ｃｓｔ’　”　Ｃア≦ｃｓＬ”ＣＢＬとなされてい
て、各アドレスゲートラインＧＬＩ　、　ＧＬ２　、・
・・、ＧＬｍには垂直シフトレジスタより垂直シフトパ
ルスφ６１、φＱＲ，・・・、φＧｍカ印加され、各ス
イッチトランジスタＱ、のゲートには水平シフトレジス
タより水平ソフトパルスφ５３、φ、８、φ３３、・・
・、φ、ｎが印加されることでＸ−Ｙアドレスが行なわ
れるように構成された２次元間体撮像装置。（２）　前記第一項記載の各画素を構成する静電誘導ト
ランジスタが、王立型であることを特徴とする前記第一
項記載の２次元間体撮像装置。（３ン　前記第一項記載の各画素を構成する静電誘導ト
ランジスタが倒立型であることを特徴とする前記第一項
記載の２次元間体撮像装置。（４）　ノーマリオフの静電誘導トランジスタ（ＢＩＴ
）とゲートキャパシタＣ６から構成された画素Ｃ１ｊを
ｎＸｍのマトリックスに構成した２次元間体撮像装置で
あって、垂直アドレスゲートラインＧＬ１、ＧＬ２．Ｇ
Ｌａ、・・１、ＧＬｍは各ＧＬｊの各画素Ｃ，−、Ｃ，
・Ｃ，−、、。ＪＪ　憧　Ｊ　１　％Ｃｎｊを構成するＳＩＴのゲートにゲートキャパシタＣ
６を介して接続され、信号読み出しラインＳＬＩ　、　
Ｓｂ２　、　Ｓｂ２．・・・、ＳＬｎは各５Ｌｉ（ｉ　
＝　ｌ　−ｎ　）上の各画素−車、Ｃｉｔ　、Ｃｉｔ　
−・・・ｓ”　Ｉ　ｍを構成するＳＩＴのドレインに共
通ニ接続され、さらに各信号読み出しラインは接地電位
との間に所定のキャパシタＣ，，、を持ち、かつ各信号
読み出しラインＳＬｉ　（ｉ　＝１〜ｎ）はプリチャー
ジトランジスタＱ、を介して所定の電源電圧ＶＤＤＩ端
子に共通に接続されており、さらに各信号読み出しライ
ンは二つの直列に接続されたトランスファトランジスタ
Ｑ。及びＱｓを介して水平信号転送用ＣＣＤの蓄積領域
へ接続されており一各Ｑｒのゲートはすべて共通にトラ
ンスフ１バルスφ丁用アドレスゲートラインへ接続され
、かつ各スイッチトランジスタＱ、のゲートもすべて共
通にゲートパルスφ５用アドレスゲートラインへ接続さ
れ、さらに各トランジスタロアのゲートドレイン間には
所定のキャパシタＣＴを持たせ、かつドレイン端子は、
接地電位との間にキャパシタＣ８Ｌ’を持ち、さらにソ
ースラインＢＬＩ　、ＢＬ２　、　ＢＬ８　、　・−、
ＢＬｒｎはアドレスゲートラインＧＬ１、ＧＬ２、・・
・、ＧＬｍが接続された画素列の各画素を構成するＳＩ
Ｔのソースに共通に接続され、互いにアドレスゲートゲ
ートラインＧＬｊ　（ｊ＝１〜ｍンとソースラインＢＬ
ｊ（ｊ＝１−ｍンは平行に、５Ｌｉ（ｉ＝１〜Ｄ）とは
直交させる仁とでＸ−Ｙマトリックス状に画素Ｃｉｊは
配列されていて、さらに各ソースラインＢＬｊ（ｊ＝ｌ
〜ｍ）には接地電位との間にスイッチトランジスタＱ、
が接続され、かつ各ＱａのゲートはＧＬｊ　（ｊ＝１−
ｍ　＞Ｉｃ接続され、ＱＢがオフ状態において各ソース
ラインＢＬｊ（ｊ＝ｌ〜ｍ）は接地電位との間に所定の
キャパシタを持ち、各キャパシタの大小関係はＣｃ　＜
　Ｃ８Ｌ’　”　Ｃｔ≦ＣｓＬ”　ＣＩＩＬ　トナされ
ていて、各アドレスゲートラインＧＬＩ。ＧＬ２　、・・・、Ｇ　Ｌ　ｍに垂直シフトレジスタよ
すｕ直シフトパルスφ。１、φＱｌ　＋・・・、φ。、
が印加される毎に画素列Ｃ，ｊ　、　Ｃ，ｊ　、Ｃ，ｊ
　、　・、Ｃｎｊの画像情報はトランジスタＱＴ及びＱ
ｓの開閉によってＣＯＤに並列に入力され、−水平期間
内において一列の画素列の転送を完了し、順次（Ｃ，−
や１、ＣＩ’ｌｌ、ＣＩ’ｌｌ　＋　”、。、＋１）、
ＪＪノ％Ｄノ（Ｃ１’＋ｌ、Ｃ１・１．Ｃ１・　、・・・Ｃ−＋、　
）　、・・・、Ｊ　Ｊ　Ｊ＋’　％　Ｉ）Ｊ（Ｃ−ｍ＋Ｃ奮ｍ＋ＣＩ　…、Ｃｎｍ）と−水平期ｍ　
。間毎に上記画素列の情報をＣＣＤ内にわいて転送を行な
うことでＣＣＤ出力端子に順次画像情報を得る２次元間
体撮像装置。