JPS60197077A - 映像信号の雑音低減回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号の雑音低減回路に係り、特に帰還路に
入力映像信号の帯域よりも狭帯域の１フイールド遅延回
路を有し、フィールド相関を利用して映像信号中の雑音
を低減する映像信号の雑音低減回路に関する。

従来技術 従来より、磁気テープ等の記録媒体に記録された映像信
号を再生する装置では、再生映像信号中に含まれる雑音
を低減するために、特に民生用機器では放送用機器はど
の忠実な記録、再生を必要としないことから、視覚的に
許容できる程度の範囲で再生映像信号中の雑音を低減す
る回路が用いられている。かかる雑音低減回路は従来よ
り種々提案されているが、その中の一つとして、第１図
に示す如き、帰還路に１フイールド遅延回路を有する、
所謂巡回形フィールド相関ノイズリデューサ−と呼称さ
れる雑音低減回路があった。

第１図において、例えば磁気テープより再生された後復
調された、再生映像信号（例えば輝度信号）は、入力端
子１を介して減算回路２及び３に夫々供給される。減算
回路２より取り出された再生映像信号は、１フイールド
遅延回路４に供給され、ここで１フイールド、又は１フ
イールドに極めて近い水平走査期間の自然数倍の期間遅
延された後、減算回路３に供給される。減算回路３は入
ツノ端子１よりの再生映像信号から１フィールド涯延回
路４の出ノ〕信号を差し引く減算動作を行なって得た信
号を、リミッタ５及び係数回路６を夫々通して減算回路
２へ供給する。ここで、映像信号は一般に１フィールド
間隔の映像情報同士は互いに極めて近似しているという
、所謂フィールド相関性を有しているのに対し、雑音は
かかるフィールド相関性を有していない。

従って、減算回路３の出力信号は、主としてフィールド
相関を有しない雑音である。リミッタ５はこの雑音が主
である信号の振幅を、雑音のピークツウピークレベル程
度に振幅制限する。また、係数回路６は所要の重み付（
）を行なう回路である。

減算回路２は入力端子１よりの再生映像信号から係数回
路６の出力信号を差し引く動作を行ない、再生映像信号
中の雑音を係数回路６の出ツノ信号で略相殺して再び１
フイールド遅延回路４へ出力りる一方、出力端子７へ出
力する、１このようにして、入力再生映像信号は（の中
の雑音を低減されて出力端子７より取り出される。

上記の雑音低減回路内の１フイールド遅延回路４は、従
来はディジタルメモリ回路かチャージ・カップルド・デ
バイス（ＣＯＤ）等の電荷転送素子を用いたアナログシ
フ１〜レジスタが使用されるが、いずれの場合も、再生
映像信号の所要の伝送帯域を確保する必要性から高価で
ある等の問題点があった。すなわち、１フイールド遅延
回路４としてディジタルメモリ回路を使用した場合は、
従来は第２図に示す如き構成とさ′れている。同図中、
入力端子８には第１図の出力端子７へ出力されるべき再
生映像信号が入来する。この再生映像信号の所要の伝送
帯域をＯ〜３　Ｍ　ＨＺとすると、入力再生映像信号は
上限遮断周波数約３Ｍ１七２の低域フィルタ９を通して
Ａ／Ｄ変換器１０に供給され、ここでコントロール回路
１１よりのり［］ツクパルスに基づいてＡ／Ｄ変換され
る。ここで、伝送帯域は０〜３ＭＨｚだから、再生映像
信号のサンプリング周波数は、ナイキストのザンプリン
グ定理Ｊ：す６　Ｍ　ｌ−１ｚ以上でな【ノればならな
い。

従って、入ツノ再生映像信号を色副搬送波周波数の２倍
の周波数でサンプリングしたものとすると、１水平走査
期間（１１−１）当りの標本点数は、ＮＴＳＣ方式の場
合、サンプリング周波数は約７．１６ＭＨｚで、水平走
査周波数は１５．６２５　ｋＨＺ　テあるから、約４５
５（匈７１６０／　１５．６２５　）となる。従って、
１フィールド当りの標本点数は、上記の４５５に１フイ
ールドの走査線数５２５／　２を乗じることによりめる
ことができ、約１１９．４ｘ　１０　’個となる。

いま、１標本点当りの量子化ビット数を８ビツトとする
と、Ａ／Ｄ変換器１０からは８ビツトのディジタル信号
が取り出されてダイナミック・ランダム・アクセス・メ
モリ（ＤＲＡＭ）１２に供給される。

ＤＲΔＭ１２はコントロール回路１１よりのり一ド／ラ
イト信号や書き込み又は読み出しクロックパルス、アド
レス信号などに基づいて、上記の８ビツトのディジタル
信号を書き込んだ後１フイールド前のデータを読み出し
てＤ／Ａ変換器１３へ出力覆る。Ｄ／Ａ変換器１３はコ
ン［・ロール回路１１よりの７．１６ＭＨ７のクロック
パルスに基づいて、ＤＲＡＭ１２より１フイールド遅延
されて読み出されたディジタル信号をＤ／Ａ変換して得
たアナログ映像信号を、上限遮断周波数３Ｍ１−（ｌの
低域フィルタ１４を通して出〕〕端子１５へ出力する。

ここで、前記した如く、Ｄ　ＲΔＭ１２に供給されるデ
ィジタル信号は、１標本点当りの量子化ビット数が８ヒ
ツトであり、また１フィールド分の標本点数は約１１９
．４Ｘ　Ｉ　Ｑ　３個であるから、１１９．４×８×１
０３ビツトの記憶容量が必要であり、これは６４にピッ
１−のＤＲＡＭを１６個必要とする記憶容量である。こ
のため、回路が極めて高価となってしまう。

また、１フイールド遅延回路４として第３図に示す如き
アナログシフトレジスタを使用した場合、このアナログ
シフトレジスタは入力端子１６よりの再生映像信号を直
列に供給され、入力端子１８゜１９よりの逆相の水平転
送りロックパルスφＨ１φ１−１により、入力用水平転
送レジスタ１７内を右方向へシフト（水平転送）される
。水平転送レジスタ１７はＣＯＤのｎ個（ｎは自然数）
のセルからなり、１１」内に１１個の水平転送りロック
パルスが入来づることにより、再生映像信号の１１１分
の映像情報（橿ノンプル情報）をその０段一杯に肉き込
まれる。しかる後に、入力端子２０．２１よりのｚ７い
に逆相の垂直転送りロックパルスφＶ。

φＶが水平帰線浦人明間内で１回入力されるので、上記
ｎ個のセルに蓄積された　１１個のザンブル情報が並列
に０列ｍ段の垂直転送レジスタ２２１〜２２１１の第１
段に夫々供給され、ここで蓄積される。

！ｌ！自転送レジスタ２２１〜２２１）は各列ｍ個のＣ
ＯＤのセルからなり、１１」毎に１回入来するクロック
パルスφＶ、＄Ｖに基づいて順次に１段ずつ垂直転送を
行ない、ｍ回の垂直転送により出力用水平転送レジスタ
２３に入力される。水平転送レジスタ２３は１行ｎ列の
ＣＯＤのヒルからなり、前記水平転送りロックパルスφ
Ｈ９φＨにより１Ｈ内で出力端子２４へ入力信号を直列
に出力づる。

これにより、出力端子２４には入力端子１６の入力再生
映像信号を（ｍ＋１）Ｈ遅延した再生映像信号が取り出
される。従って、垂直転送レジスタ２２ｔ〜２２１１の
各段数ｍを２６１又は２６２に選定することにより１フ
イールド（２６２１−１又は２６３１−１）遅延された
映像信号出力を得ることができる。

ここで、前記した如＜１Ｈ当りの標本点数は４５５個で
あるから、前記水平転送レジスタ１７゜２３及び垂直転
送レジスタ２２１〜２２ｎの夫々は４５５列のセルから
なる。このため、上記のアナログシフトレジスタは集積
回路（ＩＣ）化し１ｃ場合、チップ面積が大でまた高価
であり、１デツプｒｌｃ化できないこともあった。

そこで、本出願人は本特許出願と同日付の特許出願（１
、発明の名称「映像信号の雑音低減回路」）により、１
フイールド遅延回路の帯域を、入力映像信号の伝送帯域
より−ｂ狭帯域に選定した雑音低減回路を提案した。か
かる提案になる雑音低減回路によれば、１フイールド遅
延回路を安価に構成づることがひき、アナログシフトレ
ジスタを用いた場合゛ｂ、１ブツブでＩＣ化することか
でき、更に小振幅の高域周波数成分の雑音低減効果（所
謂クリスピニング効果）をも有（る。

発明が解決しようと′４る問題点 しかるに、」−記の提案になる雑音低減回路は小振幅の
高域周波数成分も減衰するために、小振幅の映像信号の
ＦＩＶ像度が劣化づ゛ることとなる。このこと自体は再
生画像に与える影響は少ないが、例えばこの雑音低減回
路を、既にクリスビニグを行なう回路を持つ−（いるＶ
ＴＲ等に接続した場合は、クリスピニングが２回かかる
ことになり、小振幅映像信号の解像度が著しく低下する
という問題点があった。

そこで、本発明は狭帯域の１フイールド遅延回路の出力
信号と減算されるべき入力映像信号に対して、１フイー
ルド遅延回路と略同−周波数特性を付与するフィルタ回
路を設けることにＪ：す、上記の問題点を解決した映像
信号の雑音低減回路を提供することを目的とづる。

問題点を解決するだめの手段 本発明はフィールド相関を利用した巡回形の雑音低減回
路内の、１フイールド又はそれに極め（近い水平走査期
間の自然数倍の期間遅延Ｊる遅延回路の帯域を入力映像
信号の伝送帯域よりも狭帯域に選定し、かつ、羅延回路
の出力信号と減算されるべき入力映像信号に対して、上
記遅延回路と同一の周波数特性を付与するフィルタ回路
を設【］たものであり、以下その一実施例について第４
図以下の図面と共に説明づる。

実施例 第４図は本発明回路の一実施例のブロック系統図を示づ
。同図中、第１図と同一構成部分には同一符号を付し、
その説明を省略づる。第４図にＪ３いて、減算回路２よ
り取り出された再生映像信号は１フイールド遅延回路２
６に供給され、ここで１フイールド（又は１フイールド
に極めて近い水平走査期間の自然数倍の期間）遅延され
、かつ、帯域が制限された後減算回路３に供給される。

１フイールド遅延回路２６は例えば第５図に示す如き構
成とされており、まずこの１フイールド遅延回路”２６
の構成及び動作について説明する。第５図中、入力端子
８に入来した、例えば磁気テープにり再生された復復調
されたベースバンドの再生ｌ！！Ｉ！像信号は、上限遮
断周波数Ｌ５Ｍ　Ｈｚの低域フィルタ２８を通してＡ／
Ｄ変換器２９に供給され、ここでコントロール回路３０
よりのクロックパルス（ザンブリングパルス）に基づい
てサンプリングされた俊、例えば１標木点当りの量子化
ビット数８ビツトのディジタル信号に変換される。ここ
で、上記のリンプリングパルスの繰り返し周波数ｆｓは
色副搬送波周波数に等しい周波数（ＮＴＳＣ方式の場合
は３．５８　ＭＨ２）に選定されている。

従って、このディジタル信号の１Ｈ当りの標本点数は２
２７個又は２２８個となる。

Ａ／Ｄ変換器２９の出力ディジタル信号はＤＲＡＭ３１
に供給され、ここでコントロール回路３０よりのり一ド
／ライト信号、書き込み用又は読み出し用クロックパル
ス、アドレス信号等に基づいて書き込まれる。ここで、
本実施例ではサンプリング周波数［Ｓは第２図に示した
従来回路のサンプリング周波数の１ｚ２倍の周波数に選
定されているので、１フイールドの標本点数は従来回路
の半分であり、よってＤＲＡＭ３１の記憶容量はＤＲＡ
Ｍ１２のそれの半分で済むことになり。

８個の６４にビットＤＲＡＭで構成することができる。

Ｄ　ＲＡ　ｌｖｌ　３１はコン１−ロール回路３０の出
力信号の制御の下に１フイールド前の記憶ディジタル信
号を読み出されてＤ／Ａ変換器３２に供給する。Ｄ／Ａ
変換器３２はコントロール回路３０よりの従来の１ｚ２
倍の繰り返し周波数のクロックパルスを印加されて、Ｄ
ＲＡＭ３１の出力ディジタル信号をアナログ信号に変換
する。このアナログ信号は上限遮断周波数１．５ＭＨ２
の低域フィルタ３３を通して１フイールド遅延された再
生映像信号として出力端子１５より第４図に示ず減算回
路３へ出力される。

本実施例ではＤＲＡＭ３１の記憶容量が従来のＤ　ＲΔ
ＩＶＮ２のそれの１／２の８個の６４にピッ１−　Ｄ　
ＲＡ　Ｍで構成覆ることができるので、回路構成を安価
にすることができる。また、１フイールド遅延回路２６
として第３図に示す如きアナログシフトレジスタを用い
た場合も、本実施例と同様にサンプリング周波数を従来
のそれの１ｚ２倍の周波数に選定覆ることにより、レジ
スタ１７゜２２＋〜２２Ｃ１及び２３の各列数ｎを従来
の１／２にすることができるから、ＩＣのチップ面積を
小にす゛ることかでき、安価にＩＣ化することができる
。

従って、１フイールド遅延回路２６はサンプリング周波
数を上記の如〈従来回路４のそれの１ｚ２倍の周波数に
選定したため、再生映像信号の伝送帯域Ｏ−・３　Ｍ　
Ｈｚの約半分のＯへ−１，５ＭＨ２の信号成分しか伝送
りることができす、１フイールド遅延回路２６の周波数
特性は第６図に示す如くになる。

再び第４図に戻って説明するに、入力端子１に入来した
再生映像信号は減算回路２に供給される一方、フィルタ
回路２７を通して減算回路３に供給される。フィルタ回
路２７の周波数特性は、１フイールド遅延回路２６の第
６図に示す周波数特性と略同−に選定されでいる。従っ
て、減算回路３はフィルタ回路２７より取り出された現
フィールドの狭帯域信号成分から１フイールド遅延回路
２６より取り出された１フイールド前の略同−の狭帯域
信号成分を差し引く動作を行なって得た信号を出力する
。すなわち、減算回路３からは第６図に示す帯域内のフ
ィールド相関性を有しない信号成分及び雑音が取り出さ
れ、リミッタ５．係数回路６を夫々経て減算回路２に供
給される。

これにより、入力端子１に入来−４る再生映像信号が第
７図（Δ）に示す■で示づ如き０−・約３Ｍ）１ｚの帯
域を有しており、これに■で示す如くホワイトノイズが
重畳しているものとすると、減算回路２より取り出され
る再生映像信号の周波数スペクトラムは第７図（Ｂ）に
示づ如く、再生映像信号帯域工のうちＯ〜約１．５Ｍ　
ＨＺまでの帯域（第６図に承り帯域と同じ）においての
み、９Ｉ音が■で示づ如くに低減されたものとなる。な
お、再生映像信号中に混入する雑音は実際には第７図（
Δ）にＩＩ　Ｃ”示す如くにはならないが、ここでは説
明の便宜上、仮にボワイ（−ノイズがあり、それが混入
しＣいる場合を示している。

ところＣ１いま完全にフィールド相関のある再生映像信
号が第４図の入力端子１に入来しているものとするど、
第４図に示ケ雑音低減回路は第８図に承り如き構成の回
路と等価であると考えられる。第８図中、第４図と同一
構成部分には同一符号をイζ］し、その説明を省略する
。１フイールド遅延回路２６の周波数特性は第６図に示
されるから、第８図に示す如く、入ノｊ端子１よりの入
力再生映像信号の１．５ＨＭｚ以上の周波数成分を閉止
する低域フィルタ３５が、入力端子１と減算回路３との
間に設りられた回路と等価となる。

従って、仮にフィルタ回路２７が無いものとした場合は
１．５Ｍ　Ｈ２以上のリミッタ５のリミッティングレベ
ル以下の小振幅成分は、リミッタ５゜、係数回路６を経
て減算回路２に供給されることになり、よって入力再生
映像信号中の１．５Ｍ１−１ｚ以上の小振幅成分は減算
回路２において差し引かれることになる。従って、減算
回路２からは再生映像信号がその１．５Ｍ　ｌ−Ｉ　２
以上の小振幅成分を低減されて取り出される。再生映像
信号中の雑音は高周波数、小振幅成分が殆どであるから
、これにより雑音が低減されることになる。これは、所
謂クリスピニングである。クリスピニングは、信号の小
振幅、高周波数成分も失われるので、画面横方向の小振
幅の解像度が低下づる。

しかして、本実施例では１フイールド遅延回路２６と略
同−の周波数特性を有り゛るフィルタ回路２７が減算回
路３に供給される入力再生映像信号の伝送路に設りられ
ているので、減算回路３の両人力信号は共に略同−の帯
域の信号同士であり、完全にフィールド相関がある場合
は、減算回路３の出力信号は略ゼロである。よって、こ
の場合は係数回路６より減算回路２に供給される信号も
殆ど存在しないので、上記のクリスピニング効果をもた
ないようにすることができる。従って、本実施例によれ
ば、画面横方向の小振幅の解像度は劣化しない。なお、
上記のクリスピニング効果は、入力再生映像信号が完全
なフィールド相関を有しない場合にも生ずるものであり
、この場合にも上記クリスピニング効果をもたなくする
ことができる。

なお、１フイールド遅延回路２６として第３図に示ず如
き構成のアナログシフトレジスタを使用しｌｃ場合は、
垂直転送レジスタ２２１〜２２ｎの段数く行数）が自然
数個であるために、水平走査期間の自然数倍の遅延時間
しか得られず、走査線数５２５本方水力６２５本方式の
いずれの入力再生映像信号に対してし正確な１フィール
ド期間２６２．５１−１又３＋２．５Ｈの遅延は得られ
ない。しかし、遅延時間をこの１フィールド明間に極め
て近い水平走査期間の自然数倍の期間に選定することに
より、実用上殆ど支障なく所期の雑音低減動作を行なわ
せることができる。

効果 上述の如く、本発明によれば、フィールド相関を利用し
た巡回形の雑音低減処理回路内の１フイールド遅延回路
の出力信号と減算されるべき入力映像信号に対して、１
フイールド遅延回路と略同−の周波数特性を（＝Ｊ与す
るフィルタ回路を設けたので、上記１フイールド遅延回
路を入力映像信号の伝送帯域よりも狭帯域に選定した場
合にも、入力映像信号の小振幅、高周波数成分を減衰ざ
ぜることがなく、よって小振幅の映像信号の解像度を劣
化させることがなく、特に所謂クリスピニングを行なう
回路を再生系に有するＶＴＲ等の映像信号再生装置に本
発明回路を接続した場合は再生映像信号の小振幅、高周
波数成分の減衰量を上記クリスピニングを行なう回路に
Ｊこるものだｃ）にすることができるので、小振幅の映
像信号の解像度の劣化を最小限に抑えることができる等
の特長を有するものである。

【図面の簡単な説明】

第１図は従来回路の一例を示すブロック系統図、第２図
は第１図図示ブロック系統中の１フィールド遅延回路の
一例を示づブロック系統図、第３図は１フイールド遅延
回路の他の例の要部を示ずブ【」ツク系統図、第４図は
本発明回路の一実施例を示リブロック系統図、第５図は
第４図図示ブロック系統中の１フイールド遅延回路の一
実施例を示づブロック系統図、第６図は第５図図示回路
の周波数特ｆ１の一例を示す図、第７図（Ａ＞、（Ｂ）
は夫々第４図図示ブロック系統の入力再生映像信号と出
力映像信号の周波数スペクトラムの一例を示Ｍ図、第８
図は入力再生映像信号が完全なフィールド相関を有する
場合の第４図図示回路の等価回路を示タブロック系統図
である。 １．８．１６・・・再生映像信号入力端子、４゜２６・
・・１フイールド遅延回路、７．１５．２４・・・再イ
１ヨ映像信号出力端子、１０．２９・・・Ａ／Ｄ変換器
、１１．３０・・・コン１−ロール回路、１２．３１・
・・ダイナミック・ランダム・アクレス・メモリ（ＤＲ
ＡＭ）、１３．３２・・・Ｄ／Ａ変換器、２７・・・フ
ィルタ回路、３５・・・低域フィルタ。 第雪図 第２図 第３図 第４図 ＝５ 第６図 第７図 （Ａ）　（Ｂ） 第８図

Claims (1)

【特許請求の範囲】
1. 入力映像信号中の雑音が低減されて出力される出ツノ映
   像信号を１フイールド又はそれに極めて近い水平走査期
   間の自然数倍の期間遅延回路により遅延し、該遅延回路
   の出力信号と該入力映像信号とを夫々第１の減算回路に
   Ｊ：り減算して得た差信号に対して振幅制限及び重み付
   けを行なって得た信号と該入力映像信号を夫々第２の減
   算回路を通して前記出力映像信号を出力づる映像信号の
   雑音低減回路において、該遅延回路の帯域を該入力映像
   信号の伝送帯域よりも狭帯域に選定し、かつ、該第１の
   減算回路にのみ供給される該入力映像信号に対して、該
   遅延回路と略同−の周波数特性を（＝Ｊ与するフィルタ
   回路を設けたことを特徴とする映像信号の雑音低減回路
   。