JPS60194627A - パルス積分検出回路 - Google Patents
パルス積分検出回路Info
- Publication number
- JPS60194627A JPS60194627A JP59049641A JP4964184A JPS60194627A JP S60194627 A JPS60194627 A JP S60194627A JP 59049641 A JP59049641 A JP 59049641A JP 4964184 A JP4964184 A JP 4964184A JP S60194627 A JPS60194627 A JP S60194627A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveform
- output
- counting
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
- H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
- H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
- H04W52/0245—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal according to signal strength
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Mobile Radio Communication Systems (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば移動通信回線等において、ディジタル
信号を伝送する際のパルス積分検出回路に関するもので
ある。
信号を伝送する際のパルス積分検出回路に関するもので
ある。
従来例の構成とその問題点
移動通信回線等、一般にＳＮが悪い場合の多い回線を通
じてディジタル信号を伝送する際は、パルス信号を判定
検出する際に、いわゆる「整合Ｐ波器」をとおして、受
信信号のＳＮ比を最良の状態にもってきたのち判定を行
なう方法が採られている。「整合Ｆ波器」を物理的に実
現する方法の一つとして積分・放電ｐ波器がある。この
構成は、例えば第１図に示すようなもので、入力信号の
スピードに対し、充分に大きな時定数をもった抵抗。
じてディジタル信号を伝送する際は、パルス信号を判定
検出する際に、いわゆる「整合Ｐ波器」をとおして、受
信信号のＳＮ比を最良の状態にもってきたのち判定を行
なう方法が採られている。「整合Ｆ波器」を物理的に実
現する方法の一つとして積分・放電ｐ波器がある。この
構成は、例えば第１図に示すようなもので、入力信号の
スピードに対し、充分に大きな時定数をもった抵抗。
コンデンサよりなる積分器で実現しうる。
第１図の回路の動作を概説すると、次のようになる。第
２図には、第１図の回路の各部波形を示す。第２図ａの
入力（無線回線を通じて送られてきた２値のディジタル
・パルス信号）が第１図の入力端子に加えられる０この
入力は抵抗Ｒ及びコンデンサＣ［よって積分される。こ
の積分された電圧は、第１図のコンデンサＣの出力に現
われる。
２図には、第１図の回路の各部波形を示す。第２図ａの
入力（無線回線を通じて送られてきた２値のディジタル
・パルス信号）が第１図の入力端子に加えられる０この
入力は抵抗Ｒ及びコンデンサＣ［よって積分される。こ
の積分された電圧は、第１図のコンデンサＣの出力に現
われる。
このコンデンサＣはスイッチＳ２によって定期的に放電
させられ、第２図Ｃのような電圧変化を示す。この電圧
を、放電される直前にスイッチＳ１（次のサンプリング
までの保持機能をも持たせる）によってサンプル・ホー
ルドすることにより第２図ｄに示す出力が得られる０こ
の積分・放電形の検出回路は第２図すに示すＴＳの周期
のあいだ積分を行なうため、この周期より早い変化に対
しては、非常に効果的なフィルタとして動作し、ノイズ
成分を除去することができる。
させられ、第２図Ｃのような電圧変化を示す。この電圧
を、放電される直前にスイッチＳ１（次のサンプリング
までの保持機能をも持たせる）によってサンプル・ホー
ルドすることにより第２図ｄに示す出力が得られる０こ
の積分・放電形の検出回路は第２図すに示すＴＳの周期
のあいだ積分を行なうため、この周期より早い変化に対
しては、非常に効果的なフィルタとして動作し、ノイズ
成分を除去することができる。
以上に示すように、この積分・放電ｐ波器は、パルス信
号の検出に適しているが、反面アナログの積分回路、サ
ンプリング用のスイッチ等を必要とするので、ＬＳＩ化
等の場合、実現が難しいものであった。
号の検出に適しているが、反面アナログの積分回路、サ
ンプリング用のスイッチ等を必要とするので、ＬＳＩ化
等の場合、実現が難しいものであった。
発明の目的
本発明は上記従来例の欠点を除去するものであり、回路
をすべてディジタル素子で構成するとともに、ＳＮレベ
ルの判定機能をも併せて持たせることにより、ＬＳＩ化
を容易にするとともに、移動通信用受信機の省電力化の
ための間欠受信機能を実現するものである。
をすべてディジタル素子で構成するとともに、ＳＮレベ
ルの判定機能をも併せて持たせることにより、ＬＳＩ化
を容易にするとともに、移動通信用受信機の省電力化の
ための間欠受信機能を実現するものである。
発明の構成
本発明は上記目的を達成するため、積分器をディジタル
計数回路で実現し、大刀信号のハイレベル ローレベル
の期間を各々ディジタル的に計数、積分するとともに、
各々の計数回路に中間レベル出力端子を設け、両針数回
路がこのレベルに達しない場合は８Ｎが悪いと判定し、
逆にどちらかの計数回路の中間レベル出方がある場合は
ＳＮが良いと判定し、この時は間欠受信モードから連続
受信モードに無線受信機のモードを切り換えるよう動作
させるものである。
計数回路で実現し、大刀信号のハイレベル ローレベル
の期間を各々ディジタル的に計数、積分するとともに、
各々の計数回路に中間レベル出力端子を設け、両針数回
路がこのレベルに達しない場合は８Ｎが悪いと判定し、
逆にどちらかの計数回路の中間レベル出方がある場合は
ＳＮが良いと判定し、この時は間欠受信モードから連続
受信モードに無線受信機のモードを切り換えるよう動作
させるものである。
実施例の説明
以下に本発明の一実施例を、図面とともに説明する。
第３図において、１はアンテナ、２は無線受信機、３は
ブリフィルタ、４はアナログ波形を２値のパルス波形に
ディジタル化する整形回路、６はディジタル波形の変化
点から、その波形の繰シ返し周期を抽出し、クロックパ
ルスヲ再生スルティジタルＰＬＬ回路である。ディジタ
ルＰＬＬ回路６については、衆知のアナログＰＬＬ回路
をディジタル化したものであり、各種の回路が使用され
ているが、本発明においては特に限定せず、通常のクロ
ックパルス再生の機能を有しているものとする。６およ
び７はアンド回路、８はインバータ、９は検出すべきパ
ルス信号の周期に対し、十分早いビット・レート（例え
ば６０倍）を有するクロックパルス発生回路である。１
ｏおよび１１は計数回路であり、各計数回路は計数値の
出力端子Ｕの他、中間レベル出力端子Ｍを備えている。
ブリフィルタ、４はアナログ波形を２値のパルス波形に
ディジタル化する整形回路、６はディジタル波形の変化
点から、その波形の繰シ返し周期を抽出し、クロックパ
ルスヲ再生スルティジタルＰＬＬ回路である。ディジタ
ルＰＬＬ回路６については、衆知のアナログＰＬＬ回路
をディジタル化したものであり、各種の回路が使用され
ているが、本発明においては特に限定せず、通常のクロ
ックパルス再生の機能を有しているものとする。６およ
び７はアンド回路、８はインバータ、９は検出すべきパ
ルス信号の周期に対し、十分早いビット・レート（例え
ば６０倍）を有するクロックパルス発生回路である。１
ｏおよび１１は計数回路であり、各計数回路は計数値の
出力端子Ｕの他、中間レベル出力端子Ｍを備えている。
この端子の出力は、例えば計数回路のある時点の計数値
が３４で、中間レベルの検出設定値が１０であったとす
れば、端子Ｕからは３４の値が（例えばＢＣＤフォーマ
ットで）出力され、端子Ｍからは単にハイ・レベル（３
４は設定値１０より大であるから）が出力されるものと
する。
が３４で、中間レベルの検出設定値が１０であったとす
れば、端子Ｕからは３４の値が（例えばＢＣＤフォーマ
ットで）出力され、端子Ｍからは単にハイ・レベル（３
４は設定値１０より大であるから）が出力されるものと
する。
１２は計数回路１０．１１の出力を比較するディジタル
・コンパレータであり、計数回路１０の出力が計数回路
１１の出力より大なるとき、ハイレベルを出力するもの
とする。１３はう・ンチ回路であり、ディジタルＰＬＬ
回路５から供給されるサンプリング・タイミング（第２
図すのＴｓに相当）ごとにコンパレータ１２の出力をサ
ンプル・ホールドするものである。１６は計数回路１０
゜１１のＭ端子出力の双方がローレベルであるときＳ／
Ｎ悪”、そうでないとき（少くともどちらが一方のＭ出
力がハイ・レベルであるとき）”Ｓ／Ｎ良”と判定し、
サンプリング・タイミング毎にその判定結果を出力する
ラッチ回路を備えたＳ／Ｎ判定回路である。１７は無線
受信機２に供給される電力を制御するためのスイッチで
あり、このスイッチを０Ｎ−ＯＦＦすることにより、無
線受信機を間欠的に動作させることができる。１８は電
源、１９は無線受信機２を間欠的に動作させるためのタ
イミング発生回路である。
・コンパレータであり、計数回路１０の出力が計数回路
１１の出力より大なるとき、ハイレベルを出力するもの
とする。１３はう・ンチ回路であり、ディジタルＰＬＬ
回路５から供給されるサンプリング・タイミング（第２
図すのＴｓに相当）ごとにコンパレータ１２の出力をサ
ンプル・ホールドするものである。１６は計数回路１０
゜１１のＭ端子出力の双方がローレベルであるときＳ／
Ｎ悪”、そうでないとき（少くともどちらが一方のＭ出
力がハイ・レベルであるとき）”Ｓ／Ｎ良”と判定し、
サンプリング・タイミング毎にその判定結果を出力する
ラッチ回路を備えたＳ／Ｎ判定回路である。１７は無線
受信機２に供給される電力を制御するためのスイッチで
あり、このスイッチを０Ｎ−ＯＦＦすることにより、無
線受信機を間欠的に動作させることができる。１８は電
源、１９は無線受信機２を間欠的に動作させるためのタ
イミング発生回路である。
次に第３図の構成の動作について詳述する。
第４図ａに示すようなパルス信号が、無線回線を通じて
伝送された際、第４図すの如き波形となる。これは第３
図では無線受信機２の出力となる。
伝送された際、第４図すの如き波形となる。これは第３
図では無線受信機２の出力となる。
この波形は整形回路４で第４図Ｃに示す波形となる。こ
の波形を第４図ａと較べると明らかに異っており、これ
は無線回線を通したための劣化である。波形Ｃはディジ
タルＰＬＬ回路５に加えられ、タイミングを抽出される
。ディジタルＰＬＬ回路６の出力は、第４図ｅのように
なり、ここではディジタルＰＬＬ回路６の動作によりノ
イズ成分は除去され、信号のクロックのみが抽出されて
いる（この動作はＰＬＬ回路一般の動作と同様なので詳
述はしない）。波形Ｃはアンド回路６、およびインバー
タ８を経てアンド回路７に加えられる。
の波形を第４図ａと較べると明らかに異っており、これ
は無線回線を通したための劣化である。波形Ｃはディジ
タルＰＬＬ回路５に加えられ、タイミングを抽出される
。ディジタルＰＬＬ回路６の出力は、第４図ｅのように
なり、ここではディジタルＰＬＬ回路６の動作によりノ
イズ成分は除去され、信号のクロックのみが抽出されて
いる（この動作はＰＬＬ回路一般の動作と同様なので詳
述はしない）。波形Ｃはアンド回路６、およびインバー
タ８を経てアンド回路７に加えられる。
アンド回路６，７にはクロックパルス発生回路９の出力
（信号に比して高速のクロック）が加えられる。この波
形を第４図ｄに示す。従って第４図Ｃの波形がハイレベ
ルの時は計数回路１０が、そしてローレベルのときは計
数回路１１が高速のクロック（波形ｄを計数する。その
計数の様子を第４図ｆ、ｇＫ示す。ただし、この波形は
ディジタル的出力をアナログ的に図示したものである。
（信号に比して高速のクロック）が加えられる。この波
形を第４図ｄに示す。従って第４図Ｃの波形がハイレベ
ルの時は計数回路１０が、そしてローレベルのときは計
数回路１１が高速のクロック（波形ｄを計数する。その
計数の様子を第４図ｆ、ｇＫ示す。ただし、この波形は
ディジタル的出力をアナログ的に図示したものである。
両針数回路１０，１１０出力はコンパレータ１２で比較
され、第４図ｅに示すタイミングごとにサンプルホール
ドされる。この出力（第３図の１４）は第４図りのよう
になり、原信号第４図ａが復元されている。ただし、第
４図りの信号は第４図ｅに示すクロックの１クロック分
だけ遅れている。
され、第４図ｅに示すタイミングごとにサンプルホール
ドされる。この出力（第３図の１４）は第４図りのよう
になり、原信号第４図ａが復元されている。ただし、第
４図りの信号は第４図ｅに示すクロックの１クロック分
だけ遅れている。
第５図に間欠受信動作の状況を示す。Ｓ／Ｎ判定回路１
５（第３図）の出力がローレベル即ち”Ｓ／Ｎ悪”であ
るとき、タイミング回路１９の出力は第６図ａに示すよ
うな周期的なＯＮ、ＯＦＦ を繰り返し、これに従って
スイッチ１７が無線受信機２に間欠的に電源を供給する
。ＯＮの期間のみ無線受信機２は動作し、この時に第４
図に示すような入力信号の検出動作を行なう。入力信号
がないとき叩ちＳ／Ｎが悪いときは、第６図ａに示す動
作を繰り返すが、”Ｓ／Ｎ良″ と判定されたときは、
第６図すに示すようにＯＮ期間を連続させ、ひきつづき
信号を受信しつづけることができる。
５（第３図）の出力がローレベル即ち”Ｓ／Ｎ悪”であ
るとき、タイミング回路１９の出力は第６図ａに示すよ
うな周期的なＯＮ、ＯＦＦ を繰り返し、これに従って
スイッチ１７が無線受信機２に間欠的に電源を供給する
。ＯＮの期間のみ無線受信機２は動作し、この時に第４
図に示すような入力信号の検出動作を行なう。入力信号
がないとき叩ちＳ／Ｎが悪いときは、第６図ａに示す動
作を繰り返すが、”Ｓ／Ｎ良″ と判定されたときは、
第６図すに示すようにＯＮ期間を連続させ、ひきつづき
信号を受信しつづけることができる。
発明の効果
以上のべたように、本発明は従来アナログ的に処理され
ていた積分放電炉波器を簡単な構成でディジタル的に構
成が可能とした他、Ｓ／Ｎ判定機能をも付加することが
でき、かつそれを利用した間欠受信方式を簡単に導入で
きるという利点を有する。
ていた積分放電炉波器を簡単な構成でディジタル的に構
成が可能とした他、Ｓ／Ｎ判定機能をも付加することが
でき、かつそれを利用した間欠受信方式を簡単に導入で
きるという利点を有する。
【図面の簡単な説明】
□
第１図は従来の積分・放電ろ波器の構成を説明する回路
図、第２図はその各部の波形図、第３図は本発明の一実
施例を示すプロ・ツク図、第４図及び第６図は第３図の
各部の波形図である。 ４・・・・・・整形回路、６・・・・・・ディジタルＰ
ＬＬ回路、６．７・・・・・・アンド回路、８・・・・
・・インバータ、９・・・・・・クロックパルス発生回
路、１ｏ、１１・・・・・・計数回路、１２・・・・・
・ディジタルコンパレータ、１３・・・・・・フッチ回
路、１６・・・・・・Ｓ／Ｎ判定回路、１７・・・・・
・スイッチ、１８・・・・・・電源、１９・・・・・・
タイミング 。 第２ＦＡ α） ｂ） Ｃ） 第３図 （ＦＶ工 第４Ｂ！１ （ｈ＋ −］−」−一一一
図、第２図はその各部の波形図、第３図は本発明の一実
施例を示すプロ・ツク図、第４図及び第６図は第３図の
各部の波形図である。 ４・・・・・・整形回路、６・・・・・・ディジタルＰ
ＬＬ回路、６．７・・・・・・アンド回路、８・・・・
・・インバータ、９・・・・・・クロックパルス発生回
路、１ｏ、１１・・・・・・計数回路、１２・・・・・
・ディジタルコンパレータ、１３・・・・・・フッチ回
路、１６・・・・・・Ｓ／Ｎ判定回路、１７・・・・・
・スイッチ、１８・・・・・・電源、１９・・・・・・
タイミング 。 第２ＦＡ α） ｂ） Ｃ） 第３図 （ＦＶ工 第４Ｂ！１ （ｈ＋ −］−」−一一一
Claims (1)
- 間欠的に電源を断続して信号をまちうけ、信号受信時に
は連続的に受信動作を行なう無線受信機を含むとともに
、前記無線受信機の出力を２値パルス信号に変換したの
ち、その信号で受信信号よりも十分早いクロックパルス
を計数する２ケの計数回路を制御し、受信２値信号のハ
イレベル区間とローレベル区間を各々別の計数回路で計
数し、そΩ計数出力をディジタルコンパレータで比較し
、その比較出力を、受信２値パルス信号から抽出された
クロックパルス毎にラッチして再生出力とし、前記２つ
の計数回路の計数値がともにあらかじめ定められた計数
値に達しない場合は受信信号のＳＮが悪いと判定し、そ
の場合は間欠受信動作を継続し、またＳＮが良いと判定
した場合は連続受信に移行するように構成してなるパル
ス＃積分検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59049641A JPS60194627A (ja) | 1984-03-15 | 1984-03-15 | パルス積分検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59049641A JPS60194627A (ja) | 1984-03-15 | 1984-03-15 | パルス積分検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60194627A true JPS60194627A (ja) | 1985-10-03 |
Family
ID=12836833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59049641A Pending JPS60194627A (ja) | 1984-03-15 | 1984-03-15 | パルス積分検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60194627A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0251007A2 (en) * | 1986-06-18 | 1988-01-07 | Nec Corporation | Paging receiver having a noise-immune verification circuit for disabling battery saving operation |
| JPS6333021A (ja) * | 1986-07-26 | 1988-02-12 | Nec Corp | 携帯無線電話機 |
| JPH0832528A (ja) * | 1994-07-12 | 1996-02-02 | Nec Corp | 受信Ｅｂ／Ｎｏ検出回路 |
| JP2697305B2 (ja) * | 1990-10-24 | 1998-01-14 | モトローラ・インコーポレイテッド | バッテリ・セーバ付き受信機 |
| EP0697680A3 (en) * | 1994-07-20 | 1999-04-21 | Denso Corporation | Start-up method for mobile transceivers, mobile transceivers and fixed transceivers thereof |
| EP1392022A2 (en) * | 2002-08-20 | 2004-02-25 | Lg Electronics Inc. | Power management method and apparatus for a wireless local area network module in a computer system |
-
1984
- 1984-03-15 JP JP59049641A patent/JPS60194627A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0251007A2 (en) * | 1986-06-18 | 1988-01-07 | Nec Corporation | Paging receiver having a noise-immune verification circuit for disabling battery saving operation |
| JPS6333021A (ja) * | 1986-07-26 | 1988-02-12 | Nec Corp | 携帯無線電話機 |
| JP2697305B2 (ja) * | 1990-10-24 | 1998-01-14 | モトローラ・インコーポレイテッド | バッテリ・セーバ付き受信機 |
| JPH0832528A (ja) * | 1994-07-12 | 1996-02-02 | Nec Corp | 受信Ｅｂ／Ｎｏ検出回路 |
| EP0697680A3 (en) * | 1994-07-20 | 1999-04-21 | Denso Corporation | Start-up method for mobile transceivers, mobile transceivers and fixed transceivers thereof |
| EP1392022A2 (en) * | 2002-08-20 | 2004-02-25 | Lg Electronics Inc. | Power management method and apparatus for a wireless local area network module in a computer system |
| EP1392022A3 (en) * | 2002-08-20 | 2006-06-07 | Lg Electronics Inc. | Power management method and apparatus for a wireless local area network module in a computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6360934B2 (ja) | ||
| JPH0120823B2 (ja) | ||
| US4385398A (en) | Selective call communication receiver | |
| JPS60194627A (ja) | パルス積分検出回路 | |
| JP3377470B2 (ja) | アナログ／デジタル変換方法及びシステム | |
| EP0769222B1 (en) | Improved sigma-delta fm demodulator | |
| US5444862A (en) | Circuit for stopping data transmission responding to low level and rapid fall of received electric field | |
| US4306203A (en) | Filter | |
| US5345188A (en) | Sigma-delta digital FM demodulator | |
| JPH0244421B2 (ja) | ||
| JP3482031B2 (ja) | Ｆｓｋ復調回路 | |
| JP2983609B2 (ja) | マルチパスノイズ低減回路 | |
| JP3112184B2 (ja) | レベル検出回路 | |
| RU1788584C (ru) | Устройство автоматического поиска каналов радиосв зи | |
| JPH0255427A (ja) | スケルチ回路 | |
| SU1663773A1 (ru) | Адаптивный регенератор дл цифровой системы передачи | |
| JPH0354922A (ja) | スケルチ信号発生回路 | |
| JP3115881B2 (ja) | ディジタル電圧信号の雑音を減少する方法 | |
| RU2017341C1 (ru) | Приемник многочастотных сигналов | |
| SU1363501A1 (ru) | Цифровой частотный демодул тор | |
| KR0179296B1 (ko) | 에이에스케이 수신장치 | |
| JPH08335901A (ja) | ダイバーシチ回路 | |
| JPS6146626A (ja) | 雑音除去装置 | |
| JPH0738554A (ja) | バースト信号位相制御回路 | |
| JPH0777415B2 (ja) | 網制御信号検出装置 |