JPS6019194B2 - アドレス指定される時分割多重通信方式 - Google Patents

Description

【発明の詳細な説明】 この発明は、関連の増幅器を随意的に有する例えばマイ
クロホンのような情報送信器および例えば拡声器のよう
な情報受信器、ハイブリッド結合器、およびアドレス・
セレクタを各々有する送受信装置と、各装置のための結
合変成器および分離回路を備えた装置ユニット、該ユニ
ット動作用パルス発生回路、上記装置のアドレスおよび
状態を記憶するためのレジスタおよび論理回路を備えた
中央制御回路とを有する、アドレス指定される時分割多
重通信方式に関する。

この種の通信方式においては従来、各送受信装置に直接
接続ごねたアドレス・メモリが設けられており、この結
果、送受信装置（電話器等）の数が非常に少なくトラフ
ィック量が小さし、にも拘らずシステムは比較的複雑で
高価な構成になっている。よってこの発明の目的は、実
質的に単純化され廉価な構造を有する通信システムを提
供することにある。

上述の目的は、パルス発生器が少なくとも１２個のセレ
クタ・パルスを有するパルス列を連続的に発生すると共
に、さらにレジスタおよび時間多重化のためのシフト・
パルスとステップ電圧発生器の制御のために前記セレク
タ・パルスと所定の関係で符号化および復号化を行うた
めの制御パルスを連続的に発生し、番号セレクタとも呼
べるアドレス・セレクタは分圧器型式のもので「その作
動により、受信者装置のアドレス（番号）に対応する電
圧レベルを発生しそれを第１の比較器に印加し、該第１
の比較器はアドレス・セレクタ電圧を固定の基準電圧と
比較し、その出力信号をヱンコーダに印加して符号化変
換を行ない、また空き通信時間位相の制御下で、状態一
時間シフト・レジス外こ通信状態移行が生じると同時に
、発信者装置自身のアドレスが符号によりアドレス１シ
フト・レジスタに導入され、さらにアドレス・シフト・
レジスタからの出力信号をデコーダに印加して復号化変
換を行ない、且つアドレス・セレクタ電圧レベルをステ
ップ電圧発生器からのステップ電圧と比較する第２の比
較器からの出力信号によって、前記状態一時間シフト・
レジス夕内でセレクタ時間位相移行が行われると同時に
、２進形態でアドレス・シフト・レジスタに導入される
パルス列に選択されたアドレス符号の時間位相を設定し
、デコーダからの出力信号を発信者および受信者装置の
アナログ・スイッチに印加し、以つて発信者および受信
者装置間でハイブリッド結合器を介して交信を可能にし
、該交信は発信者または受信者が関連の装置の遮断スイ
ッチを作動することにより解除されて空き状態にされる
構成により達成される。

以下図面を参照して本発明方式の１具体例について説明
する。

図面には図示を明瞭にするために、発信者側の送受信装
置（第ＩＡ図）１つだけしか示されていないが、後述す
るように第ＩＡ図図示の装置に対応する受信者側の送受
信装置も設けられていることは理解され度い。

同じことが中央制御装置の各装置ユニット（第ＩＢ図）
についても言える。また共通の回路（第ＩＣ図）はＩＮ
固の装置（第ＩＡ図）即ち１ディケード（ＩＮ固の集合
）をサービスし、したがって中央制御装置（第ＩＢ図、
第ＩＣ図および第２図）は図示の例の場合１００個の装
置（第ＩＡ図）即ち１の固のディケードをサービスする
ものとしている。第ＩＡ図の送受信装置は、増幅器Ｆを
備えたマイクロフオンＭおよび拡声器日を有し、該増幅
器は図示していないが増幅器内の電子的ハイブリッド結
合器を介して２路後続線を経て中央制御装置に接続され
ている。

送受信装置は中央制御装置の電源（図示せず）から接続
線路を介して給電され、そして電圧は充電コンデンサＣ
Ｓが並列に接続されているダイオードＤＩおよびッェナ
ーダイオードＺｉの直列回路によって安定化される。こ
の直列回路には、ヱミッタ回路の抵抗によって決定され
る一定の電流がトランジスタＴＩから供Ｖ給される。こ
の電流は通常、発光ダイオードＬＥＤと直列の抵抗器Ｒ
１４によって決定される。該発光ダイオードは、送受信
装置が動作状態にある時に発光する。スイッチＳを開成
すると、抵抗器Ｒ１３がＲ１４と並列に接続されて電流
ｌｈは増大する。

従って、送受信装置が動作状態にある時には、スィッチ
Ｓの作動で、何らかの情報を中央制御装置に与えられる
。これはスイッチＳの作動で通話チャンネルを遮断する
ことなく電流が変動することによって実現できる。例え
ばスイッチＳを押すことにより通話方向が手動で切換え
られる（以下これをシンブレックス動作と呼ぶ）が、こ
のような場合の１例である。トランジスタＴＩは抵抗器
Ｒ１２およびッェナーダィオードＺＩの直列回路によっ
てそのベース電流を受ける。

ＺＩ両端の電圧がッェナーダイオードＺＩの閥値よりも
低い場合には、ッェナーダィオードは不導通になる。ト
ランジスタＴ２は電源に直列に接続され、そしてそのベ
ースが分圧器ＲＩ〜ＲＩＩを介して電源の正極に接続さ
れているので通常は導通しいる。尚、該分圧器はセレク
タ接点１〜０と共にアドレス・セレクタを形成している
。受信者のアドレス（番号）を発生するためにセレクタ
接点（スイッチ１〜０、ＡＶ）を作動すると、トランジ
スタＴ２のベースがェミッタに接続されてＴ２は不導通
になり増幅器Ｆを含む電流増幅回路は、線路端Ｌから隔
離され、そしてそれと同時にアドレス選択のための分圧
動作が開始される。

分圧器内の抵抗器ＲＩＩは、リセット接点ＡＶオフでど
のセレクタスィッチも作動していない時に線路端Ｌ間に
大きな抵抗が現われてトランジスタＴ２を導通し続ける
最小電流を流す。この抵抗値が中央制御装置で遮断と解
釈される程に充分に大きな値に選ばれる。この大きな抵
抗は、遮断情報を表わし、送受信装置が接続されていな
い場合中央制御装置内の装置ユニットが接続されるのを
阻止する。通話信号は、給電電流と共に線路端子を介し
伝送される。

ダイオードＤ２〜Ｄ５はリング整流器を構成し、そして
線路端子Ｌの極性に左右されることなく供給電圧が正し
い極性を有することを保証する。信号の面から述べれば
、、増幅器は正の線路端子に接続され、その入力および
出力はコンデンサＣＫを介して負の線路端子に接続され
る。増幅器ＦはトランジスタＴＩを介して給電され、該
トランジスタは、信号の面から見て、線路端子Ｌに並列
に結合されている。トランジスタＴＩは非常に大きな動
インピーダンスを有するので、信号チャンネルを実質的
に装架するのは抵抗器ＲＩ２だけである。抵抗器Ｒ１２
に並列の増幅器の内部抵抗は６００オームの終端インピ
ーダンスに適応されている。装置は、線路端子Ｌが結合
変成器ＴＲに接続された時に、第ＩＢ図の各装置ユニッ
トに伝送路を経て接続される。

該変成器ＴＲは線路がコンデンサＣｂおよびＣｃを介し
て大地電位即ち地気に対して平衡状態になると同時に通
話信号を直流電流から分離する。装置ユニットが動作し
ていない場合には、トランジスタＴａは不導適状態にあ
り、抵抗器Ｒａ，Ｒｂ，Ｒｃおよび変成器ＴＲを介して
騒く小さな電流しか供給されない。

Ｒｃは比較的大きく選ばれているが、ＲＩＩよりも大き
くはない。と言うのは線路端子電圧は、ツェナーダィオ
ードＺＩが丁度導適する電圧で決定されるからである。
このときトランジスタＴＩのェミツタ電流は小さく、し
たがって発光ダイオードＬＥＤは発光しない。またコレ
クタ電流も小さく、この増幅器は不導適状態にとどまる
。ダイオードＤＩは、このときツヱナーダィオードＺＩ
が増幅器の給電端子し、よって短絡されないようにする
。装置の線路端における電圧は、従って、ッェナーダィ
オードＺＩの閥値電圧ＵＺＩよりも若干高くなる。比較
器ＫＩのための基準電圧ＵＩは、通話開始のため発信者
が受信者アドレスの最初のセレクタ・スイッチを作動し
たとき該比較器ＫＩが最も負の電圧である論理「０」か
ら論理「１」に変化できるように、ＵＺＩに対し正とな
るように選ばれる。

比較器ＫＩの出力「１」はトランジスタＴａが導通した
とき通常「０」にもどる。一方、アドレス・セレクタ・
スイッチ１，２，３〜０が作動するとき、比較器ＫＩの
出力が論理「１」となるように基準電圧を決定する必要
がある。

アドレス・セレクタ・スイッチが作動すると分圧器ＲＩ
〜ＲＩＯの一部が線路端子Ｌ間に結合されるのであるか
ら、スイッチ０が閉成されたときの比較器ＫＩの非反転
入力端子（十）における電圧が基準電圧ＵＩより正とな
れば良い。この実施例ではトランジスタＴａのェミツタ
に−３０Ｖが加えられているので基準電圧ＵＩは負の値
をとる。従って絶対値で表現すれば下記の関係式が成り
立つように基準電圧ＵＩを選べばよい。なお、分子のＲ
ａ＋Ｒｂ＋ＲＴＲは無視できるので除去してよい。

上式中、ＵＤは導通方向におけるダイオード電圧降下で
あり、ＲＴＲは変成器ＴＲの１次側抵抗値である。この
ようなアドレス・セレクタ・スイッチが作動されたとき
‘ま、比較器ＫＩは第ＩＣ図のェンコーダ（符号化器）
ＥＮＣＩの関連する入力端子に論理「１」を送り、該ェ
ンコーダＥＮＣＩは、共通の記号Ｔで示す４つの出力か
らなる４ビット２進法組合せ出力信号と同時に出力Ｆと
して論理「１」を発生する。このェンコーダ１の固の入
力の各々は複数個の装置ユニットの各々に接続されてい
るので、出力信号ＦはＩＮ固の装置から成る１つの群の
アドレスを表わし、２進ビット組合せＴはその群内の１
の固の装置のうちの１つの装置のアドレスを表わすこと
になる。第２図に示すように、１の固のェンコーダＥＮ
ＣＩからの出力は、ェンコーダＥＮＣ２の各々の入力に
接続されており、すべての装置ユニットからの出力Ｔは
４線路網を介して並列に４ビット・データ・セレクタＤ
Ｓ２の入力Ｑと接続されている。ェンコーダＥＮＣ２か
らの４ビット出力は４路線を介してデータ・セレクタＤ
ＳＩの入力ｑに接続されている。データ・セレクタＤＳ
ＩおよびＤＳ２からの出力は各々の４ビット・シフト・
レジスタＲＥＧＯおよびＲＥＧＯＯと接続されている。
本装置の通信チャンネルは１０岬ｓのサンプル期間を時
多重化している。

そしてこれ等の通信チャンネルは４線回路で動作するの
で、各通信チャンネルは本明細書で、ｘ相およびｙ相と
称する２つの時間位相を必要として、通信チャンネル１
はｘ，およびｙ，で識別これ、通信チャンネル２はｘ２
およびＹ２で識別されるようになっている。レジスタの
シフト周波数灰Ｓは通信数Ｎにより次式から求められる
。ｍＳ＝殻。

ＭＨＺまたは通信時間位相は Ｔ＝導生秒である。

通常、データ・セレクタＤＳＩおよびＤＳ２の夫々の入
力ａ，およびａ２は、シフト・レジスタＲＥＧ０および
ＲＥＧＯＯにおいてデータが循環することにより保持さ
れるように処理される。

発信者側装置のアドレス・セレクタ・スイッチを作動す
ると、ェンコーダＥＮＣ２の入力の１つは論理「１」と
なり、そして４ビット出力は発信者のアドレスの第１符
号即ち群符号を表わす４ビット組合せ信号を発生する。
また出力Ｅも論理「１」を発生する。出力Ｅは３つの入
力を有するアンド・ゲートＡＩの１入力に接続されてい
る。第２の入力は空き表示回路ＬＳに接続されておりそ
して第３の入力には、ｙ位相信号が印加される。この時
間位相においては、アンド・ゲートＡＩは、各々データ
・セレクタＤＳＩおよびＤＳ２の夫々の制御入力０およ
びらに論理「ＩＪを送る。発信者のアドレスは、シフト
・レジスタＲＥＧ○内に第１の符号がシフト・レジスタ
ＲＥＧＯＯ内に第２の符号がｙ位相時に取入れられる。
これ等シフト・レジスタと並行して、通信状態一時間シ
フト・レジスタＳＴが動作する。

このシスト・レジスタはアドレス・セレク夕の動作中通
信状態および時間位相に関するデータを記憶する。通信
状態はｘ相時に入れられ、そして通信時間位相はｙ相時
に入れられる。通信が行なわれていない状態は、状態Ｓ
Ｏ‘こよって表わされる。空き表示回路ＬＳは例えば所
定の記録用パルスに従って状態レジスタから最初に現れ
る状態ＳＯ信号を保持することができる。この実施例で
の状態位相と時間位相との内容は次の通りである。

状態位相 Ｓ０・・・空き通信ライン。

Ｓ１・・・２５ｍＳ安定化位相。

Ｓ２・・・第１符号をＲＥＧＯに謙込む。

Ｓ３…セレクタスィツチ１が押される。

Ｓ４・・・第２符号取込み用意、セレクタスィッチ１が
離される。

Ｓ５・・・第２符号をＲＥＧＯＯに読込み。

Ｓ６…セレクタスィツチ２が押される。Ｓ７・・・２つ
の符号で示されるアドレスに対する通話位置、セレクタ
スイツチ２が離される。

さもなければ、もし受信者アドレスがさらに長い場合は
第３符号取込み用意以下ＳＩ５まで続く。

ＳＩ５ 時間位相 Ｔ０，Ｔ１・・・各々２ｈＳの時間位相。

Ｔ２〜Ｔ１５…各々＄の時間位相。

状態一時間シフト・レジスタＳＴの更新は、議しジスタ
に設けられている循環ループ内の加算器ＡＤＤ、時間位
相に対する十１の加算を制御する組合せゲート回路０２
，Ａ５，０３，Ａ６（この場合アンド・ゲートＡ６はｘ
相中のみ導適する）および状態位相への十１加算を制御
する１ビット・データ・セレクタＤＡＳ（このセレクタ
は入力Ｓにおいてｙ相が支配する時にのみ導適する）に
より実施される。

セレクタＤＡＳは１１個の入力０〜１０を有し、これ等
入力は各々、アドレス入力Ｄの４ビット組合せに依存し
て出力Ｒに接続することができる。通信は、その時間位
相において状態相に対応する入力０〜１０のうちの１つ
に論理「１」が現れるまでその状態相を維持する。入力
０はアンド・ゲートＡＩの出力に結合される。ＤＡＳか
らの出力Ｒは空き表示された通信状態ｙ相において論理
「１」となり、その結果＋１が状態相に加えられて状態
一時間シフト・レジスタＳＴにＳＩとして印加され、そ
れにより通信が結ばれたことが表示される。各通信には
２つの時間位相が要求されるので、シフト・レジスタの
内容は州＋１ビットに設定される。循環ループは州個の
ビット後に切り離される。しかし、袋入されたデータに
は、が−１ビット後もまた洲十１ビット後もアクセス可
能でなければならない。このようにすれば、ｘ相に装入
されたデータにｙ相でアクセスすることができるし、そ
の逆もまた可能である。シフト・レジスタにおいては、
通信のｘ相およびｙ相でデータが出力に対しどのように
処理されるかが示されている。

組合せゲート回路Ａ９，０４およびＡＩ川ま、状態鰍ミ
ＳＯと異なっている場合ｙ相において、また状態がＳＩ
Ｏである場合にはｘ相およびｙ相において、論理「１」
をデコーダＤＥＣ３の入力Ｅに加える。また、ゲート回
路組合せＡＩ１，０５，ＡＩ２は、状態がＳＯでない場
合にはｘ相において、また状態がＳＩＯである場合には
ｘ相およびｙ相においてデコーダＤＥＣ４の入力Ｅに論
理「１」を送る。ｘ相におし、ては、ＤＥＣ４の２進入
力はアドレス・シフト・レジスタＲＥＧＯの出力州−１
にデータ・セレクタＤＳ３により結合され、またｙ相に
おいては該セレクタにより、出力州＋１と結合される。
同様にして、２進出力１はｘ相においてアドレス・シフ
ト・レジスタＲＥＧＯＯの出力が−１にセレクタＤＳ４
により結合され、またｙ相においては同セレクタによっ
て出力が十１と結合される。デコーダＤＥＣＳの２進入
力は、データ・セレクタＤＳ７により、ｘ相においては
状態一時間シフト・レジスタＳＴの出力が−１に結合さ
れ、またｙ相においては出力洲に結合される。

したがって、ｘ相およびｙ相双方において、デコーダＤ
ＥＣＳからの出力ＳＯ〜Ｓ１５には特定の通信の状態相
に対応する論理「１」が現れる。同様にして、データ・
セレクタＤＳ６は、デコーダＤＥＣＴの２進入力を状態
一時間シフト・レジスタＳＴの出力がもしくは洲＋１に
結合し、それにより、特定の通信が位置している時間位
相に対応する論理「１」がｘ相およびｙ相においてＤＥ
ＣＴの出力ＴＯ〜Ｔ１５に生ずる。発信者アドレスのが
−１個のシフト・パルスが空き表示された通信ｙ相に装
入された時に（第２図のＡＩ参照）、発信者の最初の符
号がデコーダＤＥＣ４からの出力Ｅｉに論理「１」とし
て現われ、そして発信者アドレスの第２の符号はデータ
・セレクタＤＳ４からの出力１に２進符号の形態で生ず
る。

が個のシフト・パルス後、言い換えるならばｙ相におい
て、発信者の第１のアドレス符号は、該符号に対応する
デコーダＤＥＣ３の出力Ｅｕ‘こ論理「１」として現わ
れ、そして発信者の第２のアドレス符号は、アドレス・
シフト・レジスタＲＥＧＯＯの出力Ｕに２進符号として
現われる。

ｘ相、ｙ相双方において、デコーダＤＥＣＳの出力ＳＩ
は論理「１」を取り、通信が現在状態相ＳＩで行なわれ
ていることを表示する。空き表示回路ＬＳはその時から
空き状態を表示しなくなり、少なくとも州個のシフト・
パルスＲｓ後に、状態相ＳＯにある新しい通信を表示す
る。デコーダＤＥＣＩは、この時点でｘ相において次の
ような状態になる。

即ち、入力Ｅｊは発信者の第１の符号（群識別）に対応
するデコーダＤＥＣ４の出力に結合され、そして発信者
の第２の符号に対応する入力１における２進コードはｘ
相においてデコーダＤＥＣ１の出力１に現れる論理「１
」に復号される。他方、デコーダＤＥＣ２はｙ相におい
て次のような状態にある。

即ち、入力Ｅｕは、発信者のアドレスの第１符号の対応
するデコーダＤＥＣ３の出力に結合され、そして発信者
のアドレスの第２符号に対応する入力Ｕにおける２進コ
ードはｙ相においてデコーダＤＥＣ２の出力１で論理「
１」に復号される。ハイブリッド結合器ＨＹの入力はア
ナログ・スイッチＡＮＩおよび低域炉波器ＬＰＦＩを介
して通信のｘ相中入力線路ＬＩに接続され、そしてその
出力は通信のｙ相において低域炉波器ＬＰＦ２およびア
ナログ・スイッチＡＮＵを介し出力線路ＬＵ‘こ接続さ
れる。

デコーダＤＥＣＩから出力信号「１」が発生されると、
その結果として、トランジスタＴａは、充電回路ＩＮＴ
に由り導適状態にとどまり、そして一３０Ｖが比較器Ｋ
Ｉの入力（十）に印加されて、比較器出力は論理「０」
となる。

ェンコーダＥＮＣ２も出力に論理「０」を発生し、その
結果、発信者側の装置は次競の空き表示通信に結合され
ることはない。すなわち、別の空きチャンネルに割り当
てられない。空き表示回路瓜は４Ｎ個のシフト・パルス
Ｒｓの間隔で空き表示パルスを送出するので、トランジ
スタＴａがそれに応答できるのは少なくとも州個のシフ
ト・パルス後則ちｌｏｗ秒後と言うことになる。発信者
側の最初に作動されたアドレス・セレクタは依然動作し
ているので、安定した直流電圧ＵＲａは、系丸ｋ＝駅ａ
（ＣＬ十Ｃｂ）の時間中、抵抗器Ｒａおよび装置（第Ｉ
Ａ図）と装置ユニット（第ＩＢ図）間の接続線の容量に
よって調整されることになる。

比＝５・Ｐａ・Ｃｂ で、そして （３０−２ＵＤ）・Ｒａ ＵＲａ（ｕ）＝ＲＳ＋Ｒｒ＋…Ｒｎ が成立つように、コンデンサＣｂの容量はＣＬの最大許
容値よりもはるかに大きく選ばれる。

なお上式中、ＲＩ′＝Ｒａ十Ｒｂ＋ＲＴＲ十ＲＩであり
、ｕはスイッチが作動していることを表わし、そしてＲ
ｓは発信者装置と中央制御装置内のユニットとの間の接
続線におけるループ抵抗を表わす。比較器Ｋ２の入力に
はステップ（薄昇）電圧Ｗ（第３Ａ図）が印加される。

このステップ電圧は中央制御装置内のステップ電圧発生
器ＤＥＣＷにより供孫合される。第３Ａ図は、１６の時
間位相および約２５の秒の繰返し時間を有するパルス列
Ｐとステップ電圧Ｗとの関係を示す。最初から１０の時
間位相ＰＩ〜ＰＩ川まアドレス符号１−０を表わす。Ｐ
ＩＩは動作制御パルスを表わし、そして時間位相Ｐ１２
〜Ｐ１５はこの場合単一の情報、例えば通話状態のリセ
ットを表わす。時間位相Ｐ１６はシンプレックス動作を
制御するのに用いられる。ステップ電圧の各段は時間位
相の各各１つに対応する。ステップ電圧発生器は、アド
レス・セレクタにおいて±２％の抵抗公差および０から
２６００のループ抵抗Ｒｓの変動で信頼できるアドレス
選択が達成されるように設計される。

又、同時に線路が大地間において６雌○そして線路間に
おいて１２０ＫＱの漏洩抵抗を有することができるよう
に設計される。さらにまた、コンデンサＣｂは基準抵抗
器Ｒａを介して雑音信号を効果的に分離できるように充
分大きな値に選ばれる。アドレス・セレクタおよびステ
ップ電圧発生器は共に同一の電源を共用しているので、
動作電圧に変動があってもセレクタの動作には影響は無
い。

第ＩＢ図の比較器Ｋ２からの出力はアンド・ゲートＡの
１つの入力に印加され、該ゲートに他の入力はデコーダ
ＤＥＣＩの出力１に結合されている。

したがって、期間比後には、選択された符号の時間位相
ＰＩないしＰｎ（Ｐ１、Ｐｎを含む）から論理「１」が
確実に発生され、その結果、オア・ゲート０はｘ相にお
いてその出力ＳＥＬに論理「１」を発生する。この世力
ＳＥＬはオア・ゲート０１（第２図）の１入力に接続さ
れており、そしてデータ・セレクタＤＳ５は、その入力
ｂ５に信号があった場合に論理「０」がｘ相で状態−時
間シフト・レジスタＳＴに装入されるように、言い換え
るならばセレクタ・スイッチが動作している限り時間位
相がセレクタパルスＰＩ〜ＰｎにおいてＴＯ‘こ調整さ
れるように構成されている。ゲート回路組合せ０２，Ａ
５，０３，Ａ６は、時間位相がＴＯまたはＴＩにされて
いるセレクタパルスＰ１４の持続期間中＋１を時間位相
に加算する。これは次のことを意味する。即ち、セレク
夕・スイッチが動作している期間中、時間位相は選択に
よりＴ川こ調整されそして時間位相Ｐ１４でＴＩにセッ
トされることを意味する。第３Ｃ図は、通常のアドレス
選択中に状態および時間位相がどのように変動するかを
図解したものである。

ここでＳＥＬＰは第３Ａ図のセレクタパルス列ＰＩ〜Ｐ
１６に関連したアドレス選択情報（抵抗値）の時間表示
を表わしている。例えばＳＥＬＰ５はセレクタスィッチ
５が押されたときの波形を示している一方、ＳＥＬはセ
レクタパルス列ＰＩ〜Ｐ１６のパルス位相１，２，３・
・・０（川まＰＩＯ‘こ対応する）を表わしている。第
３Ｃ図の「１一０」はＰＩからＰＩＯまでの期間である
。アンド・ゲートＡ７（第２図）の出力はデータ・セレ
クタＤＡＳの入力１，２，４および５に接続され、そし
てアンド・ゲートＡ８の出力はＤＡＳの入力３および６
に接続されているので、時間位相Ｄ１４における状態相
は、該時間位相がＴＯである場合にＳＩからＳ２に、そ
してＳ２からＳ３に、或いはまたＳ４からＳ５にそして
Ｓ５からＳ６にシフト則ち遷移する。時間位相がＴＩで
ある場合には、時間位相Ｐ１４における状態相はＳ３か
らＳ４に、またはＳ６からＳ７にシフトする。状態相Ｓ
２が生じた時には、データ・セレク夕ＤＳＩの２進入力
ＣＩには、ｘ相においてアンド・ゲートＡ３を介し選ば
れた符号に対応する時間位相ＰＩないしＰｎが与えられ
る。２進情報Ｑは、第３Ａ図に示すように、パルス発生
器からの制御パルスＱ１，Ｑ２，Ｑ３およびＱ４を有す
る。Ｑの２進値はセレクタパルス列ＰＩ〜Ｐ１６と同期
してシフトする。Ｑがデータ・セレクタＤＳＩの入力Ｃ
Ｉに加えられると、選択されたアドレス即ち発信者のア
ドレス符号がアドレス・シフト・レジスタＲＥＧ○内に
導入される。と言うのは、このアドレス符号は状態相Ｓ
２におけるＱの最後に生ずる値と一致するからである。
斯くして、アドレス・セレクタ接点の動作から起算して
少なくともｔｋご５Ｒａ・Ｃｂの期間が、アドレス・シ
フトレジスタＲＥＧＯに符号が導入されている以前に経
過することが保証される。これは、アドレス・セレクタ
・スイッチが作動された後に、状態相Ｓ２および選択さ
れた符号の時間位相が少なくとも１パルス列、即ち２５
ｍ秒の間、同時に生起し、そして時間位相ＴＯは、選択
された符号の時間位相に対応するＰＩからＰｎの期間中
にだけ調整可能であることに由る。次の時間位相Ｐ１４
において、該時間位相は依然ＴＯであるので、状態相は
Ｓ２からＳ３にシフトし、その効果アンド・ゲートＡ３
は不導通になって、アドレス・セレクタ・スイッチの作
動が終了した時にアドレス・シフト・レジス夕ＲＥＧＯ
に謀まった信号が入れられるのを阻止する。

Ｒａ両端の電圧は、アドレス・セレクタ・スイッチを少
なくとも５０肌秒間作動する場合、コンデンサＣｂの再
充電時間中比較的ゆっくりと変動する。スイッチの作動
が終了すると、Ｒａ両端の電圧は装層内の定電流源によ
って定まる値に減少する。これによってコンデンサＣｂ
は放電し、コンデンサＣｂ両端の電圧はＲａ両端の電圧
まで減少する。これは、装置電圧３０Ｖがッェナーダィ
オードＺＩの関値よりも相当に大きくなるとそれと同時
にトランジスタＴＩが導適することに由る。定電流ｌｈ
は、装置内の発光ダィオ−ドＬＥＤが点灯し、動作ェネ
ルギが増幅器Ｆ‘こ供給されるように選ばれる。

同時に議定電流ｌｈは、Ｒａにおける電圧降下が充分に
大きく、パルス列の全べての時間位相において比較器Ｋ
２の（十）入力がステップ電圧Ｗよりも負になる、即ち
比較器Ｋ２から出力が論理「０」となるように選ばれる
。アドレス・セレクタ・スイッチの解放後の第１の時間
位相Ｐ１４において、状態相はＳ３からＳ４にシフトす
る。その理由は、時間位相が今やＴＩとなっていて、ア
ドレス・セレクタ・スイッチが押されることにより得ら
れるセレクタ情報によりＴＯには最早やシフトされない
からである。同時に、十１が時間位相に加えられて後者
はＴ２になる。州個のシフト・パルス後に、オァ・ゲー
ト０２の出力は「０」となり、加算回路ＡＤＤはｘ相（
時間位相）において、時間位相Ｐ１４に３秒毎に十１を
加算する。したがって、アドレス・セレク夕・スイッチ
が次の符号に対して４現砂間作動されない場合には、時
間位相はＴ１５に達し、発信者側の装置をリセットする
。

その場合、状態レベルはアンド・ゲートＡＯを介してＳ
川こ調整される。他方、上記４硯砂の期間中に次のアド
レス・セレクタ・スイッチが作動された場合には、時間
位相は再びＴ川こ調整され、そして最初の符号の２進値
が状態相Ｓ２の時にアドレス・シフト・レジスタＲＥＧ
Ｏに挿入されたのと同じ仕方で、第２の符号の２進値が
状態相Ｓ５においてアンド・ゲートＡ２を介しアドレス
・レジスタＲＥＧＯＯに菱入されることになる。

アドレス・セレクタ・スイッチが解放されると、状態相
はＳ６からＳ７に変る。Ｓ７は新らたな機能を開始する
Ｓ８相へ移行するかどうかテストするための待機相でも
ある。また、ＤＡＳの入力７は論理「１」となって、十
１が状態相に加えられる。受信者装置が検出されると、
状態相はＳ９になり受信装置が空いている場合にはさら
にＳＩＯとなって、入力線路ＬＩを介し接続が達成され
る。アンド・ゲートＡＯ‘まそこで不導通になり、そし
て時間位相Ｔ１５が生じた時には通話状態はリセットさ
れなくなる。通話状態だけが安定した状態であり、他の
すべての状態は状態相Ｓ川こリセットされ、状態一時間
レジスタＳＴは２５肌秒のステップで時間位相Ｔ１５か
らＴ２までシフトし、そして３秒のステップでＴ２から
Ｔ１５までシフトする。アンド・ゲートＡＩ２およびＡ
ＩＯは、通信がなされている限り、デコーダＤＥＣ３お
よびＤＥＣ４がｘ相およびｙ相双方において処理を行な
えるように設けられている。通信のｘ相においてアドレ
ス・レジスタＲＥＧＯに装入された受信者の第１の符号
は、発信者側装置の場合について述べたのと対応の仕方
で、デコーダＤＥＣ３およびＤＥＣ４により復号される
。

しかしながらこの場合には、ｙ相において、受信者アド
レスの第１の符号は、それに対応するデコーダＤＥＣ４
の出力Ｅｉにおける論理「１」によって表わされ、受信
者アドレスの他の符号は出力１に２進コードで生ずる。
ｘ相においては、第１の符号に対応するデコーダＤＥＣ
３からの出力Ｅｕは論理「１」を取り、第２の符号は出
力Ｕにおいて２進コードで現われる。受信者装置のトラ
ンジスタＴａは、通信のｙ相において充電回路ＩＮＴが
デコーダＤＥＣＩからの論理「１」によって付勢される
ために、導通になる。

同様にしてアナログ・スイッチＡＮＩも通信のｙ相で導
通になり、アナログ・スイッチＡＮＵはｘ相において導
通になる。即ち、発信者装置の場合と逆の関係が生ずる
。拡声器を用いた通話システムにおいては正帰還がかか
るのを防ぐため、一度に一方向の逸話のみを行なうよう
にするのが望ましい。

この通話方向の切換えは、自動的に行なうことが可能で
ある（この自動切換えをデュープレックス動作と呼ぶ）
。この機能は、典型的には、中央制御装置内にデュープ
レックス接続制御装置（第２図には図示していない）を
設け、通話出力線路ＬＵに現われる信号のレベルに基い
て行なうことができる。会話は、発信者または受信者が
スイッチＡＶを作動（オン）することによって終了する
。発信者がスイッチＡＶを作動した時には、通信のｘ相
、特に時間位相Ｐ１２において、入力ＳＥＬに論理「１
」が現れる。時間位相Ｐ１２〜Ｐ１５を含むＯＦＦ情報
はステップ電圧Ｗと関連して示した時間位相を表わすの
で、Ｐ１２は、シンブレックス時間位相を含め他のセレ
クタ時間位相には生じ得ない。他方、第３Ａ図から明ら
かなように、送受信装置が薮糠されておらずそして中央
制御装置の装置ユニットが例えばランダムなノイズ等に
より作動された場合には、Ｐ１２がＳＥＬに現れる。

その場合、フリツプ・フロップＦＦがリセットされ、出
力Ｑは、次のｘ相における通信の正のパルス縁によって
データ入力Ｄの論理「１」が修正されるまで、論理「０
」にとどまる。このようにして、通信のｘ相だけから成
るＳＥＬ情報は、ｙ相をも含むように拡張されるのであ
る。受信者がスイッチＡＶを作動した場合には、ＳＥＬ
における時間位相Ｐ１２はｙ相においてのみ起る。

どちらにしても、アンド・ゲートＡ４は論理「１」をｙ
相において出力し、そしてデータ・セレクタＤＳＩは状
態一時間レジスタＳＴ〜０をリセットする、即ち状態相
Ｓ川こして、接続は中断されるのである。

【図面の簡単な説明】

第ＩＡ図、第ＩＢ図および第ＩＣ図は本発明による送受
信装置、中央制御装置および中央制御装置内のＩＮ圏の
装置ユニットのための共通回路から成る時分割多重通信
方式の回路略図、第２図は本発明による方式で用いられ
る中央制御装置のブロック・ダイヤグラム、第３Ａ図、
第３Ｂ図および第３Ｃ図は本方式の動作中に種々な個所
に現れる３群のパルスを時間の関数で示す信号波形図で
ある。 Ｆ／Ｇ．仏． Ｆ′Ｇ・々８ 〆／Ｇ．＾Ｃ 「′○．２ ヱ孔 ．Ｊａ 〆Ｃ

Claims (1)

1. 【特許請求の範囲】 １ 関連の増幅器を随意的に有する例えばマイクロホン
   のような情報送信器および例えばスピーカのような情報
   受信器、ハイブリツド結合器、およびアドレス・セレク
   タを各々有する複数の送受信装置と、中央制御回路とを
   備え、該中央制御回路は各送受信装置のための結合変成
   器および分離回路をもつた装置ユニツト、システム動作
   のためのパルスを発生するパルス発生器、前記装置のア
   ドレスおよび状態を記憶するためのレジスタ、および論
   理回路を備えてなる、アドレス指定される時分割多重通
   信方式であつて、前記パルス発生器が少なくとも１２個
   のセレクタ・パルスＰ１〜Ｐ１６を有するパルス列を連
   続的に発生すると共に、さらに前記レジスタおよび時間
   多重化のためのシフト・パルスＲＳとステツプ電圧発生
   器ＤＥＣＷの制御のために前記セレクタ・パルスと所定
   の関係で符合化および復号化を行うための制御パルスＱ
   １〜Ｑ４を連続的に発生し、前記アドレス・セレクタは
   分圧器型式のもので、その作動により、受信者装置のア
   ドレスに対応する電圧レベルを発生しそれを第１の比較
   器Ｋ１に印加し、該第１の比較器はアドレス・セレクタ
   電圧を固定の基準電圧Ｕ１と比較し、その出力信号をエ
   ンコーダＥＮＣ１，ＥＮＣ２に印加して符号化変換を行
   ない、また空き通信時間位相Ｓ０の制御下で、状態−時
   間シフト・レジスタＳＴに通信状態移行が生じると同時
   に、発信者装置自身のアドレスが符号によりアドレス・
   シフト・レジスタＲＥＧＯ，ＲＥＧＯＯに導入され、さ
   らにアドレス・シフト・レジスタからの出力信号をデコ
   ーダＤＥＣ１−４に印加して復号化変換を行ない、且つ
   アドレス・セレクタ電圧レベルをステツプ電圧発生器か
   らのステツプ電圧と比較する第２の比較器Ｋ２からの出
   力信号によつて、前記状態−時間シフトレジスタ内でセ
   レクタ時間位相移行が行われると同時に、２進形態でア
   ドレス・シフト・レジスタに導入される該セレクタパル
   ス列Ｐ１〜Ｐ０において選択されたアドレス符号の時間
   位相を設定し、デコーダからの出力信号を発信者および
   受信者装置のアナログ・スイツチＡＮＩ，ＡＮＵに印加
   し、以つて発信者および受信者装置間でハイブリツド結
   合器ＨＹを介して交信を可能にし、該交信は発信者また
   は受信者が関連の装置の遮断スイツチを作動することに
   より解除されて空き状態Ｓ０にされることを特徴とする
   アドレス指定される時分割多重通信方式。 ２ 特許請求の範囲第１項において、前記送受信装置と
   前記中央制御回路の装置ユニツトとの間の線路接続に抵
   抗ＲａとコンデンサＣ＿ｂから成る遅延要素を設け、前
   記コンデンサＣ＿ｂの容量を線路容量Ｃ＿Ｌよりもはる
   かに大きく選びそれによつて雑音信号が前記抵抗Ｒａに
   より効果的に分離し、該遅延要素は前記線路接続の線路
   容量Ｃ＿Ｌとの接続によつて前記アドレス電圧レベルが
   、前記アドレス・セレクタの動作後約２５ミリ秒で確実
   に前記第２の比較的に逓昇されるようにしたことを特徴
   とする時分割多重通信方式。