JPS60191327A - Analog-to-digital converter - Google Patents

Analog-to-digital converter

Info

Publication number
JPS60191327A
JPS60191327A JP4552084A JP4552084A JPS60191327A JP S60191327 A JPS60191327 A JP S60191327A JP 4552084 A JP4552084 A JP 4552084A JP 4552084 A JP4552084 A JP 4552084A JP S60191327 A JPS60191327 A JP S60191327A
Authority
JP
Japan
Prior art keywords
voltage
circuit
converter
input
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4552084A
Other languages
Japanese (ja)
Inventor
Tsutomu Hachisuga
蜂須賀 勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4552084A priority Critical patent/JPS60191327A/en
Publication of JPS60191327A publication Critical patent/JPS60191327A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify the constitution and the conversion accuracy of an A/D converter by using the reference voltage for checking conversion accuracy of the A/D converter main body to both the correction voltage of the converter and the control voltage of an input circuit with switching. CONSTITUTION:A scanner 15 of an A/D converter 1 performs (n+1) scans including (n) pieces of input and an input given from a constant voltage generating circuit 12 in a fixed cycle. A decoder 14 decodes the count value of the scanner 15, and this decoding result is supplied to a switching circuit 18. The circuit 18 supplies with priority the output of the decoder 14 to a multiplexer 13 in a measurement mode of a switch 123. Based on said decoding result, the multiplexer 13 sets the switch 123 to the correction side. Then the decoding result of the decoder 14 is locked, and the input given from the circuit 12 is selected by the multiplexer 13. Thus the reference voltage for checking conversion accuracy is used with switching to both the correction voltage for conversion and the control voltage of an input circuit 11. Thus the constituion of the converter 1 is simplified.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はアナログ−ディジタル変換装置を構成する変換
器本体の較正、入力回路の調整技術に関するものである
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a technique for calibrating a main body of a converter constituting an analog-to-digital converter and adjusting an input circuit.

〔発明の技術的背景〕[Technical background of the invention]

第1図は従来のアナログ−ディジタル変換装置(以下装
置という)のブロック図でオシ、これによって以下に説
明する。
FIG. 1 is a block diagram of a conventional analog-to-digital converter (hereinafter referred to as the device), which will be explained below.

アナログ量は交直変換回路2によシ、交流量から直流量
に変換されて装置1内の被数(n個)の入力回路11に
入力される。各々の入力口i!2i11は抵抗とコンデ
ンサによ多構成されたCRフィルターでオシ、アナログ
量に対応した出力電圧を次段のマルチプレクサ13に入
力する。このマルチプレクサに入力された複数の信号の
うちの1個を違択するのは、常時、定周期で動作してい
るスキャナー15の出力を次段のデコーダ14でデコー
ドし、デコードされた信号をマルチプレクサ13に与’
する。マルチプレクサ13はデコーダ14からの信号に
よ多、n個の入力から1個のみ入力ブートを開き、入力
回路11からの出力電圧をアナログ−ディジタル変換器
本体16(以下変換器本体という)に入力する。又、変
換器本体内のAD変換器はスキャナー15からの信号に
より定周期に動作している。そして変換器本体16によ
シアナ日グからディジタル値に変換された変換値はバッ
ファ17に蓄積される。装置1中の定電圧発生回路12
は二種類の電圧を出力している。一つは精度電圧121
であって、常時、基準の電圧を発生し、この電圧をAD
変換した結果が常に許容誤差以内であるか、変換器本体
16中のAD変換器の変換精度を検定する。一方の較正
電圧122は、変換器本体16中のOP −AmPの調
整やAD変換器の較正を行なうだめの電圧である。
The analog quantity is converted from an alternating current quantity to a direct quantity by an AC/DC conversion circuit 2, and is inputted to a number (n) of input circuits 11 in the device 1. Each input port i! 2i11 is a CR filter composed of multiple resistors and capacitors, and inputs an output voltage corresponding to the analog quantity to the multiplexer 13 at the next stage. The purpose of selecting one of the plurality of signals input to this multiplexer is to decode the output of the scanner 15, which is always operating at a fixed cycle, in the next stage decoder 14, and then send the decoded signal to the multiplexer. Give to 13'
do. Depending on the signal from the decoder 14, the multiplexer 13 opens only one input boot out of n inputs, and inputs the output voltage from the input circuit 11 to the analog-to-digital converter main body 16 (hereinafter referred to as the converter main body). . Further, the AD converter in the converter main body operates at regular intervals based on signals from the scanner 15. Then, the converted value converted from the Cyan/Japanese to the digital value by the converter body 16 is stored in the buffer 17. Constant voltage generation circuit 12 in device 1
outputs two types of voltage. One is accuracy voltage 121
It always generates a reference voltage and converts this voltage into an AD
The conversion accuracy of the AD converter in the converter main body 16 is verified to see if the converted results are always within tolerance. One calibration voltage 122 is a voltage for adjusting OP-AmP in the converter main body 16 and calibrating the AD converter.

常時は5W123を精度電圧側にセットして運転し、保
守点検時には逆にSW 1・23を較正電圧側に切換え
て運転する。装置1のコネクタビン19は外部からの人
力をコネクタ付ケーブルで接続するためのものである。
During normal operation, 5W123 is set to the precision voltage side, and during maintenance and inspection, SW1/23 is switched to the calibration voltage side and operated. The connector bin 19 of the device 1 is for connecting external human power with a cable with a connector.

〔背景技術の問題点〕[Problems with background technology]

上記装置では、AD変換器の精度を検定する基準電圧と
、較正を行なう時の較正電圧との二種類を有しているの
で、電圧発生回路を独立に設けなければならない欠点と
、保守点検時にはAD変換器の較正は可能であるが、入
力回路に定電圧を印加して入力回路を簡単に調整できな
い欠点を有している。
The above device has two types of voltages: a reference voltage for verifying the accuracy of the AD converter, and a calibration voltage for performing calibration, so it has the disadvantage that a voltage generation circuit must be installed independently, and that during maintenance and inspection. Although it is possible to calibrate the AD converter, it has the disadvantage that the input circuit cannot be easily adjusted by applying a constant voltage to the input circuit.

〔発明の目的〕[Purpose of the invention]

本発明は上記問題点を解決することを目的としてなされ
たものであり、AD変換器の精度を検定する電圧を利用
し、常時はAD変換器の精度検定用に用い、保守点検時
は較正電圧に、あるいは入力回路への基準電圧として用
いるアナログ−ディジタル変換装置を提供することを目
的としている。
The present invention has been made with the aim of solving the above problems, and uses a voltage to verify the accuracy of an AD converter. The object of the present invention is to provide an analog-to-digital converter that can be used as a reference voltage for input circuits or as a reference voltage for input circuits.

〔発明の概要〕[Summary of the invention]

本発明ではAD変換器の精度をチェックする電圧を、保
守点検時に較正用電圧として、また入力回路への調整用
の電圧として共有するものである。
In the present invention, the voltage for checking the accuracy of the AD converter is shared as a calibration voltage during maintenance and inspection, and as a voltage for adjusting the input circuit.

〔発明の実施例〕[Embodiments of the invention]

以下図面を参照し2て実施例を説明する。第2図は本発
明による装置の一実施例の構成である。
Embodiments will be described below with reference to the drawings. FIG. 2 shows the configuration of an embodiment of the device according to the present invention.

図中の符号18以外は第1図に対応している。Components other than the reference numeral 18 in the figure correspond to those in FIG.

スキャナー15はn個の入力と定電圧発生回路12から
の1人力を合わせた合計(n + 1 )量のスキャン
ニングを一定周期で実行する。デコーダ14は、スキャ
ナー15からのカウント値をデコードしてその結果を切
換回路18へ入力する。切換回路18は5W123が測
定側にセットされていると、デコーダ14からのデコー
ド結果を優先してマルチプレクサ13へ入力する。この
時のデコード結果が1番目であるとマルチプレクサ13
はi番目の入力に該当するダートを開く。5w123が
較正側にセットされると、デコーダ14からのデコード
結果をロックし、(n+1)番目に該当する定電圧発生
回路12からの入力がマルチプレクサ13により選択さ
れる。即ち、定電圧発生回路12からの1種類の電圧を
測定時にはAD変換器の変換精度を検定する精度電圧に
、較正時には較正用電圧として用いる。
The scanner 15 performs scanning for a total amount (n + 1) of n inputs and one person's power from the constant voltage generating circuit 12 at a constant cycle. The decoder 14 decodes the count value from the scanner 15 and inputs the result to the switching circuit 18. When the 5W 123 is set to the measurement side, the switching circuit 18 gives priority to the decoding result from the decoder 14 and inputs it to the multiplexer 13. If the decoding result at this time is the first, the multiplexer 13
opens the dart corresponding to the i-th input. When 5w123 is set to the calibration side, the decoding result from the decoder 14 is locked, and the (n+1)th corresponding input from the constant voltage generation circuit 12 is selected by the multiplexer 13. That is, one type of voltage from the constant voltage generating circuit 12 is used as an accuracy voltage for verifying the conversion accuracy of the AD converter during measurement, and as a calibration voltage during calibration.

′#g3図に一種類の電圧に対する切換回路18を示す
。5W123が測定側であると、インバータ素子182
を二段経由した信号とデコーダ14からの信号をアンド
素子183でアンドをと9、条件成立により1査目の信
号が有効となる。5W123を較正にするとアンド素子
183によるアンドは全て条件不成立となるが、(n+
1)番目に該当する箇所のみアンド回路の次段をオア素
子184でオア回路を構成しているので必然的に(n+
1 )IM目、即ち、定電圧に該当するマルチプレクサ
13のポジションを選択することとなる。抵抗181は
プルアップ抵抗である。
'#g3 Figure shows the switching circuit 18 for one type of voltage. When 5W123 is on the measurement side, inverter element 182
The signal passed through two stages and the signal from the decoder 14 are ANDed by an AND element 183 (9), and the first scanning signal becomes valid when the condition is met. If 5W123 is used for calibration, all conditions of AND by AND element 183 will fail, but (n+
1) Since the next stage of the AND circuit constitutes an OR circuit with the OR element 184, it is inevitable that (n+
1) The IM position, that is, the position of the multiplexer 13 corresponding to constant voltage is selected. Resistor 181 is a pull-up resistor.

入力回路11に定電圧を入力して入力回路の調整を行な
う場合は、定電圧発生回路12からの出力電圧をオス側
のコネクタビン19に出力しているので、メス側のコネ
クタビンを適当に定電圧発生回路12の出力電圧に該当
するビン19と入力回路11に該当するビン19を接続
したものを用意しておき、このメス側のコネクタと装置
1のオス側のコネクタを結合させれば入力回路11に定
電圧の入力を簡単に印加でき、容易に調整が行なえる。
When adjusting the input circuit by inputting a constant voltage to the input circuit 11, since the output voltage from the constant voltage generating circuit 12 is output to the male connector bin 19, connect the female connector bin appropriately. If you prepare a connection between the bin 19 corresponding to the output voltage of the constant voltage generation circuit 12 and the bin 19 corresponding to the input circuit 11, and connect this female connector to the male connector of the device 1, A constant voltage input can be easily applied to the input circuit 11, and adjustment can be easily performed.

以上は一種類の電圧であったが、実施例2としてAD変
換器の変換精度をn = 3点について行なう場合は、
定電圧発生回路12から3種類の電圧をマルチプレクサ
13に入力し、切換回路18に3(6) 種類の電圧ポジションを切換えるデコーダを設ければ良
い。第4図にAD変換のブロック図、第5図に切換回路
を示して説明する。
The above was for one type of voltage, but when performing the conversion accuracy of the AD converter for n = 3 points as Example 2,
Three types of voltages may be input from the constant voltage generation circuit 12 to the multiplexer 13, and the switching circuit 18 may be provided with a decoder for switching three (6) types of voltage positions. A block diagram of AD conversion is shown in FIG. 4, and a switching circuit is shown in FIG. 5 for explanation.

第4図において、図中の符号#′i、124以外は第3
図に対応している。定電圧発生回路12からの出力I4
を圧ノ+v、 (V)ヲ(n+1 )番、十v。Cv、
:+ ヲ(n+2)番、 vt[v)を(n十a )番
に割付りてマルチプレクサ13に入力する。スキャナー
15は合計(n+3)fitのスキャンニングを実行す
る。デコーダ14はスキャナー15からのカウント値を
デコードしてその信号を切換回路18に入力する。
In FIG. 4, the numbers other than #'i and 124 in the figure are the third
Corresponds to the diagram. Output I4 from constant voltage generation circuit 12
Pressure + v, (V) wo (n+1) number, 10 v. Cv,
:+ wo (n+2), vt[v] is assigned to (n10a) and input to the multiplexer 13. The scanner 15 performs scanning for a total of (n+3) fits. The decoder 14 decodes the count value from the scanner 15 and inputs the signal to the switching circuit 18.

切換回路18は5W123と、5W124の状態に応じ
てデコーダ14からのデコード信号をマルチプレクサ1
3に出力する。この5W124は定電圧出力回路12か
らの3釉類の出力電圧を指定する目的で設けである。3
柚類の出力電圧はマルチプレクサ13の他にコネクタビ
ン19に接続されている。
The switching circuit 18 transfers the decoded signal from the decoder 14 to the multiplexer 1 according to the states of the 5Ws 123 and 5Ws 124.
Output to 3. This 5W 124 is provided for the purpose of specifying the output voltage of the three glazes from the constant voltage output circuit 12. 3
The output voltage of Yuzu is connected to a connector bin 19 in addition to the multiplexer 13.

他の回路の動作は実施例1と全く同じである。The operations of other circuits are exactly the same as in the first embodiment.

次に第5図において、5W123と5W124の切換に
よる動作を説明する。5W123を測定側にすると、デ
コーダ14からの信号が有効となりマルチプレクサ13
に対して1〜(n+3)番目のデコード信号が出力され
 この信号に該当するポジションのダートが開きAD変
換される。この時5W124の状態は影響しない。次に
5W123を較正側にセットすると、デコーダ14から
のデコード信号はI:I、/りされ、(n+1)、(n
+2)、(n+3)番目に該当する回路のみ有効となる
。即ち、5W124を+V□側にセットすると、(n+
1)のデコード信号が出力、5W124を+V0世Uに
セットすると(n+2 )のデコード信号、SW 12
4を−V1側にセットすると(n+3)のデコード信号
が出力され、各々の番号に該当する電圧がマルチプレク
サ13から次段の変換器本体16へ入力される。即ち、
測定時は3補類の電圧を精度検定のために用い、較正時
はSW 124の切換によ#)3種類の電圧を較正用の
電圧として選択できる。さらに3柚類の電圧は全てコネ
クタビン19と接続されているので、入力回路11のp
l整は実施例1で説明した方法で簡単に行なえる。図中
の抵抗181、インバータ素子182、アンド素子工8
3、オア素子184は第3図で説ツコした動作と同じで
ある。3種類の電圧について説明したが、これをn柚と
した時には切換回路18にn種類の電圧を指定する回路
と、それをデコー ドする回路を追加して簡単に構成で
きる。
Next, referring to FIG. 5, the operation by switching between 5W123 and 5W124 will be explained. When 5W123 is set to the measurement side, the signal from the decoder 14 becomes valid and the multiplexer 13
The 1st to (n+3)th decoded signals are output for each of the signals, and the dart at the position corresponding to this signal is opened and AD converted. At this time, the state of 5W124 has no effect. Next, when the 5W123 is set to the calibration side, the decoded signal from the decoder 14 is divided into I:I, (n+1), (n
+2) and (n+3)th corresponding circuits are enabled. That is, when 5W124 is set to +V□ side, (n+
The decode signal of 1) is output, and when 5W124 is set to +V0, the decode signal of (n+2) is output, SW 12
4 to the -V1 side, (n+3) decoded signals are output, and the voltages corresponding to each number are input from the multiplexer 13 to the converter main body 16 at the next stage. That is,
During measurement, a three-complementary voltage is used for accuracy verification, and during calibration, three types of voltages can be selected as the voltage for calibration by switching SW 124. Furthermore, since all three voltages are connected to the connector pin 19, the input circuit 11's p
The adjustment can be easily performed using the method described in the first embodiment. Resistor 181, inverter element 182, AND element work 8 in the figure
3. The operation of the OR element 184 is the same as that explained in FIG. Although three types of voltages have been described, if these are set to n, the configuration can be easily configured by adding a circuit for specifying n types of voltages to the switching circuit 18 and a circuit for decoding the voltages.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く、本発明によれば定電圧発生回路の出
力電圧をAD変換器の精度検定、較正用の電圧として分
離ゼず共通に利用できる。さらに保守点検時にVよ、こ
の電圧を利用して蘭学にAD変換器の較正や入力機器(
例えは交直変換回路)に影響されずに、AD変換部単体
で入力回路の調整が容易に行なえるアナログ−ディジタ
ル変換装置を提供できる。
As explained above, according to the present invention, the output voltage of the constant voltage generating circuit can be used in common as a voltage for accuracy verification and calibration of the AD converter without separation. Furthermore, during maintenance inspections, V uses this voltage to calibrate AD converters and input equipment (
It is possible to provide an analog-to-digital converter in which the input circuit can be easily adjusted using the AD converter alone without being affected by the AC/DC converter (for example, an AC/DC converter).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のアナログ−ディジタル変換装置のブロッ
ク図、第2図は本発明によるアナログーアイジタル変換
装置の一実施例構成図、第3図は−a類の電圧に対する
切換回路の一実施例構成図、第4図は本発明による他の
実施例構成図、第5図(Q) 2:交直変換回路、11:入力回路、 12:定電圧発生回路、13:マルチプレクサ、14:
デコーダ、 15:スキャナー、16:アナログ−ディ
ジタル変換器本体、17:バッファ、 18:切換回路
、 19:コネクタビン(オス)、 121:精度電圧、 122:較正電圧、123 、 
124 :スイッチ、181:抵抗、182:インバー
タ素子、183:アンド素子、184:オア素子。 (10)
Fig. 1 is a block diagram of a conventional analog-to-digital converter, Fig. 2 is a block diagram of an embodiment of the analog-to-digital converter according to the present invention, and Fig. 3 is an implementation of a switching circuit for voltages of class -a. Example configuration diagram, FIG. 4 is another embodiment configuration diagram according to the present invention, FIG. 5 (Q) 2: AC/DC conversion circuit, 11: input circuit, 12: constant voltage generation circuit, 13: multiplexer, 14:
Decoder, 15: Scanner, 16: Analog-digital converter body, 17: Buffer, 18: Switching circuit, 19: Connector bin (male), 121: Accuracy voltage, 122: Calibration voltage, 123,
124: switch, 181: resistor, 182: inverter element, 183: AND element, 184: OR element. (10)

Claims (1)

【特許請求の範囲】[Claims] 複数のアナログ量をスキャナーによって制御されるマル
チプレクサを介して順次時系列に1つずつ出カシ2、こ
の出力電気量をアナログニブイノタル変換器本体によっ
てrイジタル量に変換するアナログ−ディジタル変換装
置において、アナログニブイノタル変換器本体の変換鞘
層のチェック用としてもうけた基準電圧をアナログ−デ
ィジタル変換器本体の較正用の電圧と入力回路の幽整用
の電圧とに切換えて共用することを特徴とするアナログ
−ディジタル変換装置。
An analog-to-digital conversion device that sequentially outputs a plurality of analog quantities one by one in time series via a multiplexer controlled by a scanner, and converts this output electrical quantity into a digital quantity by an analog nib inotal converter main body, A reference voltage provided for checking the conversion sheath layer of the analog-to-digital converter main body is switched and shared as a voltage for calibrating the analog-to-digital converter main body and a voltage for regulating the input circuit. Analog-digital converter.
JP4552084A 1984-03-12 1984-03-12 Analog-to-digital converter Pending JPS60191327A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4552084A JPS60191327A (en) 1984-03-12 1984-03-12 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4552084A JPS60191327A (en) 1984-03-12 1984-03-12 Analog-to-digital converter

Publications (1)

Publication Number Publication Date
JPS60191327A true JPS60191327A (en) 1985-09-28

Family

ID=12721688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4552084A Pending JPS60191327A (en) 1984-03-12 1984-03-12 Analog-to-digital converter

Country Status (1)

Country Link
JP (1) JPS60191327A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196919A (en) * 1988-02-02 1989-08-08 Toshiba Corp Monitor circuit for analog/digital converter
JP2007285764A (en) * 2006-04-13 2007-11-01 Toshiba Lsi System Support Kk Semiconductor device and its self-test failure detection method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196919A (en) * 1988-02-02 1989-08-08 Toshiba Corp Monitor circuit for analog/digital converter
JP2007285764A (en) * 2006-04-13 2007-11-01 Toshiba Lsi System Support Kk Semiconductor device and its self-test failure detection method

Similar Documents

Publication Publication Date Title
JP3130528B2 (en) Digital to analog converter
US7667631B1 (en) Mixed signal system-on-a-chip integrated simultaneous multiple sample/hold circuits and embedded analog comparators
JPH0239136B2 (en)
EP1168629A3 (en) On-line offset cancellation in flash a/d with interpolating comparator array
JPS60191327A (en) Analog-to-digital converter
US7477179B2 (en) Successive approximation A/D converter comparing analog input voltage to reference voltages
US6710730B2 (en) Ladder resistor with reduced interference between resistor groups
JPH03206728A (en) Self-calibration system ad converter and test method therefor
JP2003060504A (en) A/d conversion apparatus and error correction device for a/d converter
JPS62264726A (en) Gain control circuit
JPS60148227A (en) Testing method of a/d converter
JPS603001A (en) Input data processor
JP2610824B2 (en) Logic circuit measuring device with high impedance function element
JP2616196B2 (en) Control device abnormality detection circuit
RU2093956C1 (en) Analog-to-digital converter with code negative feedback circuit
JPH11326465A (en) Semiconductor integrated circuit with built-in ad-da converter and its test method
JP2003179491A (en) A/d converter
SU413615A1 (en)
RU2250491C2 (en) Device for connection to object
JPS5963577A (en) Voltage generator
JPH0863447A (en) Ad-converter built-in microcomputer
JPH02159824A (en) Inspection device for digital/analog converter
JPS59176923A (en) Parallel analog/digital converter
JPH05284027A (en) Offset correcting circuit for a/d converter
SU1005200A1 (en) Voltage divider