JPS60191037A - 薄膜の形成方法 - Google Patents
薄膜の形成方法Info
- Publication number
- JPS60191037A JPS60191037A JP4204184A JP4204184A JPS60191037A JP S60191037 A JPS60191037 A JP S60191037A JP 4204184 A JP4204184 A JP 4204184A JP 4204184 A JP4204184 A JP 4204184A JP S60191037 A JPS60191037 A JP S60191037A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating
- substrate
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Surface Treatment Of Glass (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は薄膜の製造方法に係り特に電気絶縁性の良好な
基板に電気絶縁性の良好な薄膜を製造するに好適な方法
に関する。
基板に電気絶縁性の良好な薄膜を製造するに好適な方法
に関する。
主として半導体デバイスの製造手段として技術開発され
てきた薄膜の形成方法には、大別して、PVDと呼ばれ
る物理的な形成方法とCvDと呼ばれる化学的な形成方
法がある。これらは目的とする薄膜の種類、膜質、生産
性などの1占−hs 乙、’高/l8r31 榔太り、
入−7) fzで& l::i(’1.<)Tu−fl
−1A1203など絶縁薄膜の形成には、高周波スパッ
タ法が最も一般的である。この方法は公知の如くArの
低圧力状態の下で対向する二電極間に通常L5.541
JHzの高周波電力を印加することによりグロー放電を
おこさしめArをイオン化しAr としこれを二電極の
−である陰極を加速衝撃し、陰極側に設置したターゲツ
ト材を飛散させ、陽極側に設置した基板に付着させるこ
とにより薄膜を形成する技術である。
てきた薄膜の形成方法には、大別して、PVDと呼ばれ
る物理的な形成方法とCvDと呼ばれる化学的な形成方
法がある。これらは目的とする薄膜の種類、膜質、生産
性などの1占−hs 乙、’高/l8r31 榔太り、
入−7) fzで& l::i(’1.<)Tu−fl
−1A1203など絶縁薄膜の形成には、高周波スパッ
タ法が最も一般的である。この方法は公知の如くArの
低圧力状態の下で対向する二電極間に通常L5.541
JHzの高周波電力を印加することによりグロー放電を
おこさしめArをイオン化しAr としこれを二電極の
−である陰極を加速衝撃し、陰極側に設置したターゲツ
ト材を飛散させ、陽極側に設置した基板に付着させるこ
とにより薄膜を形成する技術である。
Cの高周波スパッタ法の技術的特徴は印加電子が周期的
に変化量るため、一般的にはターゲット側で1dAr
の流入による陽市荷、基板側ではエレクトロンの流入に
よる陰電荷の全体又は局部的な蓄積がおこりにくいこと
、従って導体、絶縁体を含めターゲットが草備できるほ
とんどすべての物質の薄膜形成に適用できることである
。
に変化量るため、一般的にはターゲット側で1dAr
の流入による陽市荷、基板側ではエレクトロンの流入に
よる陰電荷の全体又は局部的な蓄積がおこりにくいこと
、従って導体、絶縁体を含めターゲットが草備できるほ
とんどすべての物質の薄膜形成に適用できることである
。
しかしながら基板側は・亀當、電気的には7’ −スさ
れるか、フローティング状態となっているため、基板自
身が絶縁物でちり、付着膜がP3縁物の場合、エレクト
ロンの流入により部分的な電荷の蓄積が起り、これが原
因となって異常放電、が発生し、放電跡、スプラッタ、
異物が基板トに発生する欠点がある。
れるか、フローティング状態となっているため、基板自
身が絶縁物でちり、付着膜がP3縁物の場合、エレクト
ロンの流入により部分的な電荷の蓄積が起り、これが原
因となって異常放電、が発生し、放電跡、スプラッタ、
異物が基板トに発生する欠点がある。
本発明の目的は絶縁基板に絶縁性薄膜を形成する際に異
常放電、スプラッタ、異物付着を起させない、薄膜の製
造方法を提供するにある。
常放電、スプラッタ、異物付着を起させない、薄膜の製
造方法を提供するにある。
上記したRFスパッタリングに於いて、基板がAl々ど
の導体の場合、例え絶縁膜を形成しても異常放電は起り
にくい。また基板が絶縁物であっても導体を形成する場
合は、同様に異常放電は起りにくいことが実験的に明ら
かとなった。
の導体の場合、例え絶縁膜を形成しても異常放電は起り
にくい。また基板が絶縁物であっても導体を形成する場
合は、同様に異常放電は起りにくいことが実験的に明ら
かとなった。
従って絶縁基板に絶縁膜をRFスパッタリングlこより
、異常放電を起さず形成するには、絶縁基板の表面を導
電処理すればよいことがわかる。
、異常放電を起さず形成するには、絶縁基板の表面を導
電処理すればよいことがわかる。
この導電処理は通常、Cr 、 Cu l Atなどの
導電性薄膜を絶縁基板の表面に形成することで容易に達
成される。また絶縁基板表面にイオン打込みなどの方法
によっても同様に達成されるものである。その時の絶縁
基板表面の抵抗値はシート抵抗値で102Ω/以下゛が
のぞましい。表1は口 St 02をスパッタする時の基板表面のシート抵抗値
と発生した異物量(Sin、径1μm以上)との関係を
示す。絶縁抵抗値が大きければ大きいほど、異常放電に
よる異物の発生数が多いことが明らかである。
導電性薄膜を絶縁基板の表面に形成することで容易に達
成される。また絶縁基板表面にイオン打込みなどの方法
によっても同様に達成されるものである。その時の絶縁
基板表面の抵抗値はシート抵抗値で102Ω/以下゛が
のぞましい。表1は口 St 02をスパッタする時の基板表面のシート抵抗値
と発生した異物量(Sin、径1μm以上)との関係を
示す。絶縁抵抗値が大きければ大きいほど、異常放電に
よる異物の発生数が多いことが明らかである。
表 1
〔発明の実施例〕
実施例 1
通常のゲレーズアルミナ基板にスパッタリングによりC
rを約0.1μmの膜厚に形成した。この基板の表面抵
抗は60mΩ/口であった。この上にRF”スパッタリ
ングによって、StO2g膜 を約1μmの膜厚で形成
した。この5i(h薄膜上に発生した1μm以上の異物
は0.05個/−以下であった。
rを約0.1μmの膜厚に形成した。この基板の表面抵
抗は60mΩ/口であった。この上にRF”スパッタリ
ングによって、StO2g膜 を約1μmの膜厚で形成
した。この5i(h薄膜上に発生した1μm以上の異物
は0.05個/−以下であった。
実施例 2
アルマイト処理したM基板にAr −(h雰囲気中で、
FekターゲットとするRE’の反応性スパッタ11ン
グによって、I Fe5o4膜又けFe−0系膜を約1
000A”の膜厚で形成した。この時発生した1μm以
上の異物は、約2000 @/−であった。この異物を
完全に除去した後の表面抵抗は5 X10’Ω/口であ
った。次−こ、更に同様の手法で、膜厚的5ooXのF
e3O4膜を形成し、発生17た異物を調べたところ約
4個/−であった。これを300℃ご約6時間熱処理し
てγ−Li’e103膜に変換した後も付着異物は増加
せず、平面平滑性に優れていた。
FekターゲットとするRE’の反応性スパッタ11ン
グによって、I Fe5o4膜又けFe−0系膜を約1
000A”の膜厚で形成した。この時発生した1μm以
上の異物は、約2000 @/−であった。この異物を
完全に除去した後の表面抵抗は5 X10’Ω/口であ
った。次−こ、更に同様の手法で、膜厚的5ooXのF
e3O4膜を形成し、発生17た異物を調べたところ約
4個/−であった。これを300℃ご約6時間熱処理し
てγ−Li’e103膜に変換した後も付着異物は増加
せず、平面平滑性に優れていた。
本発明によれば、スパッタ中に発生する異物を大幅に減
少させることができるのは明白である。これによって、
スパッタリングによって研性膜を形成するスパッタ磁気
ディスクでは平面平滑性の良好な磁気ディスクを得るこ
とができ、このため磁気ヘッドの浮上スペースを縮小で
き、高記録密変を達成した。
少させることができるのは明白である。これによって、
スパッタリングによって研性膜を形成するスパッタ磁気
ディスクでは平面平滑性の良好な磁気ディスクを得るこ
とができ、このため磁気ヘッドの浮上スペースを縮小で
き、高記録密変を達成した。
Claims (1)
- ガラス、セラミック等の絶縁性基板上にプラズマを利用
して絶縁性の薄膜を形成する場合、あらかじめ前記絶縁
性基板上に、導電性薄膜を形成して表面を導電化処理後
に薄膜を形成することを特徴とする薄膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4204184A JPS60191037A (ja) | 1984-03-07 | 1984-03-07 | 薄膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4204184A JPS60191037A (ja) | 1984-03-07 | 1984-03-07 | 薄膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60191037A true JPS60191037A (ja) | 1985-09-28 |
Family
ID=12625049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4204184A Pending JPS60191037A (ja) | 1984-03-07 | 1984-03-07 | 薄膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60191037A (ja) |
-
1984
- 1984-03-07 JP JP4204184A patent/JPS60191037A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60135573A (ja) | スパツタリング方法及びその装置 | |
JPH06243822A (ja) | 多層多重極 | |
GB1514664A (en) | Method of forming an electrically insulative coating | |
JPS60191037A (ja) | 薄膜の形成方法 | |
JPH0867981A (ja) | スパッタ装置 | |
JP2901984B2 (ja) | 導電性薄膜製造装置 | |
JPS61264174A (ja) | 直流バイアススパツタリング法 | |
JP3172384B2 (ja) | 硬質炭素被膜形成装置及びこれを用いた被膜形成方法 | |
JP2807783B2 (ja) | 斜め放電プレーナー型マグネトロンスパッタリング法による薄膜形成方法 | |
JP3515966B2 (ja) | 光磁気記録素子の製造方法 | |
JPH0967671A (ja) | TiN膜製造方法 | |
JPS6484407A (en) | Manufacture of thin film magnetic head | |
JPH01183123A (ja) | Alのスパッタエッチング装置 | |
JP2001026866A (ja) | スパッタリングによる成膜方法 | |
KR100480922B1 (ko) | 전자빔 경화장비의 실리콘그리드구조 및 실리콘그리드가장착된 전자빔 경화장비 | |
JP3318380B2 (ja) | 光磁気記録素子及びその製造方法 | |
JPH1040844A (ja) | 高耐圧無放電対電極 | |
JPS6152360A (ja) | スパツタ成膜装置 | |
JPH04263066A (ja) | スパッタデポジション装置 | |
JPH08199355A (ja) | スパッタリング装置及び方法 | |
JP3805004B2 (ja) | スパッタリング装置 | |
JPS61243172A (ja) | マグネトロンスパツタ装置 | |
JPH09241840A (ja) | マグネトロンスパッタ装置 | |
JPS60115228A (ja) | スパツタリング装置 | |
JPH05152884A (ja) | 表面弾性波素子用基板の製造方法 |