JPS60188905A - 干渉性を供給するための電子手段を有するフアイバオプチツクス束を含むグラフイツク入力又は出力デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、グラフィック入力又は出力デバイスに関し、
より詳細には、ファイバオプチクス束を含む斯かるデバ
イスに関する。

背景技術 グラフィック入力又は出力デバイスは尚技術では周知で
ある。光ダイオードセンサの直線配列を用いている１つ
の斯かるデバイスがカリフォルニア州すニーベールのレ
チコン社から市販されている。

この光ダイオードの配列は、複写される書類に突き当た
る光が適当なレンズシステムを通してこの配列の上に像
を形成するように配置されている。

書類は、この配列を同期的にストロボ照明し、走査され
ている直線像セグメントを表わす信号を提供する制御機
構によって動かされる。

斯かる型式の装置に付ける問題は、走査された鐵を配列
の微少寸法に適合した寸法に縮尺するために、この配列
と書類の間には可也の距離が必要となることである。更
に、全てのセンタは完全でなければならず、この配列に
よって提供された信号は、この信号を記憶し、デジタル
型に変換するための別の手段を必要とする。

以前は必要であった可也の距離を用いることなく走査さ
れた像のセグメントを微少上ンサ配列に適用するために
ファイバオグチクス束を用いるグラフィックデバイスが
知られている。斯かるファイバオプチクス束の信号出力
は依然として、デジタル型への変換を必要としており、
このファイバ束は、入力と出力（画素）の間に物理的な
干渉性を与えなければならない。これは、ファイバの入
力端に於ける信号とファイバの出力端に於ける信号との
間の関係が同等となるようにするためである。「物理的
干渉性」と言う用語は、これらの関係が、出力端に於け
るファイバを入口端に於けるファイバに対する所定の物
理的関係に保つことによって物理的に維持されると言う
ことを意味している。このように小さな寸法を有する、
このように多数のファイバから成る束に於ける干渉性の
必要性は、達成するのが困難であり、従ってコストがか
さむ。

発明の説明 光学ファイバの束と及び光信号を検知するように適合さ
れたランダムアクセスメモリ（ＲＡＭ）を用いることに
よって、安価なグラフィック入力又は出力デバイスが好
ましい実施態様でもって達成される。斯かるメモリは市
販されており、安価であり更に光信号を検出するのに有
用であることが知られている。これらのファイバの一端
は、例えば、書類を走査するのに用いることができる直
線配列を形成するように束縛されている。この配列の他
端は、少なくとも１つの束に、即ちランダムに集められ
ているだけである。この束ねられた端部に対する唯１つ
の制限は、この束の断面積が感光性ＲＡＭの面積に全体
的に対応するように形成されていることである。

この実施例によると、各ファイバの直径は、ＲＡＭに於
けるビット位置の面積と比較して大きくなるように選択
される。その結果、複数の調メモリピットが唯１つの画
素に対応するように配置される。更に、ファイバの数は
、満足する光学的画成に必要な画素の数に比較して大き
くなるように（約３０００）選択される。その結果、フ
ァイバの配列の直線端部に於ける入力は６０００信号を
含み、従って高分解能が得られ、しかも、センサ配列端
部に於ける信号は、センサＲＡＭに於て得ラレるアドレ
ス指定可能メモリ位置の密度（６４１１１０）に比較し
て比較的低い密度を有する。このようにして、分解能が
高くても、公差は緩和され且つコストは下がる。例えば
、２ミル直径のファイバが用いられる場合、直線入力配
列は６０００本のファイバより多い密度を有し、例えば
、２１．６ｃｍ　手紙サイズ書類の幅となる。この例の
場合、出力端が、約２１７×９２ミルの四辺形に束ねる
ことができる。

この寸法は、市販の６４に感光性ＲＡＭに完全に一致す
る。このＲＡＭは、約４ドルでＯＥＭの量でもって購入
することができる。この値段は、今日の市場で得られる
他の如何なる高密度感光性デバイスよりも可也低い値段
である。約３０００フアイバの束がセンサＲＡＭに対し
て物理的に当接しているか、あるいは光学的に集中して
いるため、各ファイバは約２０個のアドレス指定可能メ
モリ位置のスペースを占有しているＲＡＭの面積に対応
している。

この実施例の場合、従来の様式でもってコンピュータプ
ログラムに組み込むことができるか、あるいはプログラ
マブル読出し専用メモリ（ＦＲＯＭ）に実施することの
できるルックアップテーブルを採用することによって干
渉性が保存される。このルックでツブテーブルは、直線
入夫端部に於げる各ファイバの位置と各ファイバがその
束ねられた端部に於て結合しているＲＡＭに於けるその
関連アドレスの１つとの一致を記録する。この一致は、
直線配列に対して横切るように配向され且つこの配列の
ファイバを横切るように順次に移動する細目スリット（
各ファイバの直径より小さい）に光を通すことによって
製造の時点で決定される。このスリットが各ファイバを
通ると、対応する照明ＲＡＭアドレスが注目され、１つ
のアドレスが選択される。このようにして設定された一
致は、ビットマツプに記憶され、このビットマツプは、
例えば、ＦＲＯＭに永久に記録される。ビットマツフカ
一旦記憶されると、このシステムは後の使用のために初
期化される。あるいは、この一致は、このシステムが用
いられる毎にシステムを初期にするかあるいはルックア
ップテーブルを含んでいるコンピュータプログラムを用
いることによって永久組込みビットマツプが無い状態で
決定される。

このデバイスを用いると、ファクシミリあるいは情報処
理機能を有する複写機の用途のための書類を走査するこ
とができ、あるいは逆モードに於ては、像表示装置を束
ねられた端部に結合することにより、且つ初期化の間に
発生したビットマツプに従って、この表示装置の面に像
を発生することにより書類を走査することができる。プ
リンタ実施例の場合、直線端部をゼログラフィドラムに
当接して、ドラムが回転する時にドラムの直線セグメン
トの選択的放電を行うようにすることができる。この走
査器、プリンタあるいはその両方は、十分なビット処理
能力を有するコンピュータ、例えば、パーソナルコンピ
ュータに取り付けると、ファクシミリあるいは情報処理
機能を有する複写機のオペレーションに比較的小さな適
応性を与えることができる。

詳細な説明 短１Ｍは　十姿叩の１つの酪指を屡Ａ饅ロロ田のポータ
プルグラフィック入力デバイス１０を示している。この
デバイスは、第一端１２及び第二端１３をそれぞれ有す
る光学ファイバ束１１を含んでいる。参照番号１２によ
って表わされているファイバの端部は、フェルール１５
によって直線配列に束縛されている。この直線配列は、
書類１６に対して相対的に、例えば、二方向矢印Ｙに配
列した軸線に沿って移動する時に像の連続的直線セグメ
ント、即ち線を走査するように位置決めされている。

参照番号１３によって表わされているファイバの端部は
組織されていないが、任意に集められて束ねられており
、融合されている。この様に融合された束は、ランダム
アクセスメモリ（ＲＡＭ）１７の表面に物理的に接触し
ており、即ち光学的に集中されている。各ファイバの直
径は、ＲＡＭ中のビット位置の面積に比較して大きくな
るように選択されているが、これはＲＡＭの２０位のビ
ットが端部１３に於ける各ファイバに相当するようにす
るためである。この寸法を選択することによって、端部
１２からファイバに入る光が端部１３から出る時ＫＲＡ
Ｍの少なくとも１つの使用可能ピット位置に８１Ｃ：実
に衝突するようになっている。

ファイバの直線配列の端部１２から入る光信号とファイ
バの束ねられた端部１３から出る光の間の干渉性、即ち
、規則関係は、コンピュータのルックアップテーブルに
あるいはプログラマブル読出し専用メモリ（ＦＲＯＭ）
によって、光が順次に各ファイバの端部１２から導入さ
れる時に特定のファイバの端部１３から出る光を検知す
るＲＡＭ１７のピット位置のアドレスを記憶することに
よって得られる。

第１図に示されるような実施例の初期化は、第２図及び
第３図の装置によって示されている。この装置は、ハウ
ジング２０によって封入された光源１９を含んでいる。

第２図のハウジング２０のム辺は、初期化プロセスの間
に第１図の端部１２・に隣接して置かれる。側部２０は
、スリット２１を含んでおり、このスリット２１は、例
えば、不透明フィルムあるいはテープ２３の形に形成さ
れており、このテープ２３は、直線配列のファイバの端
部１２を順次に光にさらすような状態でもって、第１図
及び第２図の二方向矢印Ｘによって表わされる軸線に沿
って移動する。これにより、直線配列上に照明されたフ
ァイバのシーケンスに対応する第３図の（センサ）ＲＡ
ＭＩ　７のピット位置のシーケンスの照明が行なわれる
。スリット２１漸次に移動するようになっているが、こ
れは各ファイバのピットマツプが個別的に読み出されて
記録されるようにするためである。スリット２１を必要
に応じて移動せしめるための構成は、この目的に適合す
る任意の便宜な翻訳機構とすることができ、薪かる構成
の詳細な説明は本発明の理解にとっては必要ではない。

必要なことの全ては、初期化プロセスの間に適当なルッ
クアップテーブル即ちピットマツプを確立するためにス
リットがファイバ端部１２に沿って通過しファイバを順
次に照明することである。スリット２１の移動を制御す
るための且つ光源１９を制御するための適当な制御回路
は第１図の回路基板３０によって示されている。初期化
を達成するための装置は、第１図の装置の一部として含
まれるかあるいは第２図に示すように独立の対応する配
設物とすることができる。

ＲＡＭ１７は、第３図に示すようなよく知られた様式で
もってＸアドレス復号器３１及びＹアドレス復号器３２
を含んでいる。ＲＡＭ中の全てのピット位置は、各「尋
問」サイクルの前に初期化即ちプリチャージされる。こ
の尋問サイクルでは、全てのピットが尋問され、これに
より初期比プロセスの間に光が次の連続ファイバに入る
時にどのアドレスが照明されたかを決定する。詳細に説
明すると、入射光は、初期化プロセスの間に任意の瞬間
に於て照明されたファイバの端部１２に対応するＲＡＭ
のピット位置（あるいし屯３゛ット諸位置）を放電する
。次にＲＡＭは尋問され、この放電されたピット位置（
あるいはピット諸位置）のアドレス（あるいは諸アドレ
ス）が第１図の制御回路３０の制御の下でルックアップ
テーブル即ち読出し専用メモリ（ＲＯＭ）３５に記憶さ
れる。この初期化プロセスの終了時点になると、ＲＡＭ
１７の全ての連続的に放電されたピット位置のアドレス
が記憶される。この手順によって、任意に集められたフ
ァイバ端部１３とファイバ端部の直線配列１２との間の
干渉性が確立される。この様にして、このシステムはオ
ペレーションをできる状態になる。

上に銘記されたように、各ファイバは、（センサ）ＲＡ
Ｍに於て一部のピット位置によって占有される面積より
大きな直径を有することが好ましい。この関係によって
、各尋問サイクルの間にセンサＲＡＭ中の少なくとも１
つの一義的なピット位置が確実に照明され且つＲＡＭに
１つ位欠陥があっても情報の損失を確実に起こさないよ
うにしている。１つのファイバに対応する約１０乃至２
０ビット位置の冗長度が、６４　Ｋ　ＲＡＭの経済性及
び可用性の故に且つ２ミルフアイバを用いているデバイ
スの擾秀な分解能、経済性及び汎用性の故に便宜上選択
された。この選択による実際の結果は、第９図及び第１
１図に関連して以下に論じられている。ＲＡＭの寸法即
ち形状寸法、ファイバ寸法、あるいは他の特徴を変える
ことにより、必要な分解能を犠牲にすることなくより低
いレベルの冗長度を選択することができる。

開示実施例に対する適当なセンサＲＡＭが、モデルＩＳ
　３２オプチックスＲＡＭ３２．７＜Ｓ８ビツトイメー
ジセンザとしてアイダホ州ボアスのミクロンテクノロジ
社から市販されている。このＲＡＭは、各々が１２８個
のセルの２５６ピツトからなる２つのセクションに分割
されている。従って、この説明用の実施例では、ミクロ
ンテクノロジ社のＲＡＭが用いられた場合に、ＲＡＭの
この２つのセクションに関係付けるためにファイバの端
部１３を２つの配列に分割すると都合がよい。製品カタ
ログは、ミクロンテクノロジ社のＩＳ　５２オプチツク
スＲＡＭのアドレス構造とこれを用いるための回路を詳
細に説明している。オペレーションを早ぐオるために、
ファイバをより大きな数のが好ましい。

斯かるセ／すＲＡＭを用いているコンピュータにグラフ
ィック情報な入力するための完全なシステムがバイトマ
ガジンの１９８３年９月号の２０乃至３１ページの論文
「マイクロＤ−カムソリッドステートビデオカメラの組
立ての第１部」に詳細に開示されている。同じ出版物の
１０月号の６７乃至８６ページの同−論文の第２部忙は
、このシステムに対するコンピュータインターフェース
及び制御ソフトウェアが説明されている。本発明は、更
に、本明細誓に説明されるファイバ光学配列、センサ配
列、及びルックアップテーブル即ちビットマツプを記憶
するためのメモリを配設することにより、これらの出版
物に記載されたシステムに用いることができる。

第４図は、上記の出版物のシステムに用いられる第１図
及び第３図に示す型式の装置な略示している。この装置
は、市販されている装置に見られるように２つのセクシ
ョン６２及び６３に分割されたＲＡＭチップ６１を含ん
でいる。セクション６２及び６３は、それぞり、、任意
に束ねられたファイバ配列６５及び６６に係合している
。これらのファイバの他端は、フェルール６８によって
直線構造に束敵Ｉされており、例えば、書類７ｏの上に
書かれた文字Ａに示されるような書類の一部分を走査す
るように配設されている。書類７０を進ませるための手
段カー、ブロック７１によって示されており、この手段
は、例えば、ヒューストンインスツルメンツ社のＤＭＰ
−４プロツタに用いられている機構に類似した機構を含
むことができる。

ヒューストンインスッルメンツ社は、ボーシュアンドロ
７７社の一部門である。ＲＡＭ６１は、コンピュータの
一部分として供給されたルックアップテーブルの制御の
下でアドレス復号器７２及び７３によっであるいはビッ
トマツプを供給するよく知られたＦＲＯＭによってアド
レス指定される。

このアドレス指定制御装置はブロック８２によって示さ
れている。

ｒＡＪを横切るように示されている。ルックアップテー
ブル又はビットマツプが無いと、入力配列と出力配列と
の間の非干渉性によってファイバの直線配列に入力され
た光信号の無作為分布が生じる。この分布は第５図に示
されるように出力から表われた状態で示されている。第
５図は、配列セクション６２及び６３中のこれらのファ
イバの関連の他端の可能な位置に対して相対的に配置さ
れた直線配列中の関連のファイバの数によって無作為分
布を表わしている。ルックアップテーブルが無いとＲＡ
Ｍセクション６２及び６３を尋問しても入力信号を判別
することができないことは明らかである。

しかしながら、ファイバ１，２．３・・・の入力とこれ
らのファイバの出力端に関連したＲＡＭ６１中のアドレ
スとの関係を記憶するルックアップテーブル即ちビット
マツプは、ＲＡＭアドレス復号器を制御して直線配列中
のアドレスに同等な順次関係中の記憶アドレスに於て検
知された出力な取る。従って、光が書類の直線セグメン
トから第４図のファイバの参照番号６８の部分に信号を
導入する時の走査期間中に、第４図のルックアップテー
ブル即ちビットマツプ６２が、ファイバ位置６８に一致
した出力信号を発生するためにアドレスのシーケンスを
適応してメモリを尋問する。次に、書類７０はフェルー
ル６８に対して相対的に増加的に進まされ、ＲＡＭ６１
はルックアップテーブル即ちビットマツプに従って再び
尋問される。このプロセスは、この書類が完全に走査さ
れる迄反復される。第１図の装置は、この書類を照明す
るためのランプ（図示せず）を含んでいると仮定される
。照明用の装置は、任意のよく知られた複写器に配設さ
れている装置と一致することができる。

この照明手段は、第４図に於てブロック８３によって示
されている。

次の表１は、説明用の６本のファイバに対するルックア
ップテーブル即ちビットマツプを表わしている。ここで
明らかとなるように、各走査期間中のルックアップテー
ブルに従うＲＡＭ尋間のオペレーションは、上記の出版
物に記載されたオペレーションと完全に一致している。

しかしながら、それらの結果は、可也異なっている。何
となれば、各尋問中にＲＡＭによって受けられる光学大
刀が、直接のレンズ投影像の場合と同じようにして、セ
ンサの一行に置かれている配列からの一行ではなく、（
センサ）ＲＡＭの全体にわたって分布された任意に解析
された直線入力であって効果的であるためである。分解
能が可也改善されることは明らかである。

ルックアップテーブル断片ダイアグラム図示されている
入力ファイバの数は、説明するために０乃至６０００シ
ーケンスのファイバから取られた一部を成しており、各
ファイバに対する１つの関連ＲＡＭアドレスを示してい
る。ＲＡＭアドレスは、説明するために、各ファイバに
対する選択アドレスがそばのファイバのＲＡＭアドレス
から少なくとも２０セル離れるように、１つの与えられ
たファイバに対応する１０又は２０アドレスから選択さ
れている。

本発明の原理を実施する走査器のオペレーションは、以
下０様にして手順をふむと理解することができる。即ち
、ファイバ束の直線端部が走査される。書類の第１ライ
ン（即ち直線セグメント）に並置される。光源が（恐ら
くはストロボによって）この書類を照明し、ルックアッ
プテーブル即ちビットマツプを記憶するための記憶手段
が、尋問されたＲＡＭアドレスのシーケンスに対応する
ファイバのシーケンスの各々に於ける入射光信号（光の
有無）を読み出すために、記憶されたアドレスのシーケ
ンスを（センサ）ＲＡＭに適応スルへ＜作動する。ＲＡ
Ｍアドレスの発生されたシーケンスがファイバ束の直線
端部に於けるファイバのシーケンスに対応するため、光
信号出力は干渉的である。これらの出力信号は上記のバ
イトマガジンの論文の教示と全く一致する様式でもって
メモリに記憶されるかあるいは伝達されるかあるいはそ
の両方が行なわれる。

一端を直線的に配列した且つ他端を正方形又は四辺形配
列に任意に配列したファイバオプチツクス束はその直線
端部に於ける出力を印刷するのに用いることができる。

上記の電子制御式干渉性装置を印刷は適合するためには
、高強度表示の面板（例えば、陰極線管）をファイバ束
の任意に集めた四辺形端部に並置させる。この陰極線管
の電子ビームを上記のように初期化手順の間に発生され
たビットマツプに従ってこの面板上の連続位置に動かす
。しかしながら、（センサ）ＲＡＭは、走査器の場合と
は異なってプリンタに用いることはしない。そのかわり
、ビットマツプが陰極線管の面に対するビームの連続位
置を制御するようになつている。これらのファイバは（
物理的にあるいは光学的に）面板に当接しているため、
光信号はファイバの直線配列端部に於ける干渉性情報を
提供するように連続ファイバに導入される。この直線配
列は、例えば、ゼログラフィツクドラムに光学的に並置
しており、ドラムを選択的に放電して印刷する。この印
刷システムは、第６図、第７図及び第８図に示されてい
る。

第６図は、本発明の原理に係るプリンタの部分１００　
を示している。このプリンタは、電子を発生するための
陰極１０２及びＸ偏向板１０３並びＫＹＸ偏向板１０４
含む陰極線管（ＣＲＴ）１０１を含んでいる。これらの
Ｘ偏向板及びＸ偏向板は、面板の面１０６上の側部から
側部に至る線な走査し、次に、面の全体が走査される迄
次の線迄増分しこのオペレーションを繰り返すために、
偏向制御回路１０５によってこれらの偏向板に適用され
た電圧に応答して作動するようになっている。各線に於
ける各位置の電子の有無によって、面板の内側に於ける
燐が光を発生するか否かが決定される。あるいは、ビー
ムを陰極線管面の連続的に特定された位置に引き付ける
ことのできる異なった構造のＣＲＴを用いることもでき
る。

第７図は、第６図のＣＲＴの面板１０６の正面図である
。面板１０６には、（これもまた円であり得る）ファイ
バの融合束の端部１１０が重なっている。この物理的構
造は、例えば、米国特許第３．２７３，４４５号のファ
イバオプチクス面板のファイバを延ばして、それらを米
国特許第４．０６０３０７号に示すように１つの束に集
めることによって達成される構造に類似している。ファ
イバの束の遠隔端は、第８図に示すようにフェルール１
１１によって直線配列上に構成されている。このように
して、ファイバの束の任意に束ねられた端部とこれらの
ファイバの直線的に配列された反対側の端部との干渉性
が初期化プロセスの間に得られて且つ電子光学的に維持
される方法が確立された。ここで説明する目的のために
、ファイバ束の２つの端部に於ける位置の間の関係を記
憶するためにビットマツプが用いられると仮定する。斯
かるビットマツプは第６図のピットマツプ制御回路１１
５に配設されている。回路１１５は、所望の情報を面１
０Ｇ上の特定の点に導入するべく偏向制御回路１０５を
制御するよ５に作動するが、これは情報が第８図の束１
１０の適当なファイバに入るようにするためである。そ
して、この適当な出力は第８図に示されるようにファイ
バの直線配列端部に於ける適正な位置に置かれる。この
目的のための適当なベクトルＣＲＴがカリフォルニア州
すンタモニカのゼネラルコンシューマエレクトルニクス
コーポレーション（ＧＧＥ）から市販されている。

この直線配列は、第８図に示すように複写器のドラム１
１２に並置されている。この目的を達成するために便宜
的に適合することのできる１つの適当な複写機装置が米
国特許第４，３３２，４５８号に開示されている。この
特許に示されているデバイスの光学システムは、直線端
部がドラムに並置され且つ任意に束ねられた端部が第６
図に示すように複写機への光入力に並置されるように構
成されたファイバオプチクス束に取って代わる。更に、
この特許の光源と同じようにして紙転送（原稿）が省略
される。そのかわり、ＣＲＴ面板１０６がファイバの束
ねられた端部に当接される。

このプリンタの動作原理は以下の通りである。

即ち、ＣＲＴのビームが（３０００）アドレスのシーケ
ンスに導入され、初期化の期間中に記憶され、（第６図
の１０２で表わされる）ＣＲＴのビームは印刷される像
に従って各瞬間に於て活性化されるかあるいは活性化さ
れない。各瞬間に於ける光信号はこのファイバ束を経由
して適用されドラムを放電する。アドレスの全体のシー
ケンスが完了すると、ドラムが次の直線位置迄回転し、
アドレスのシーケンスは再びＣＲＴに適用されて再び光
信号を導入する。このプロセスは、この書類の全体がド
ラムに記録される迄繰り返される。本明細書のこの説明
で説明されたシステムによると、今迄非し−サプリンタ
から得られたシステムよりも可也高い分解能が得られる
。しかも、本発明によって得られる電子工学回路及びＣ
ＲＴは、十分な速度のオペレーションと光強度を提供す
るため、本明細書に開示されているような高品質のシス
テムを低コストでもって製造することができる。

干渉性を達成するための電子光学的手段を有する任意に
組織されたファイバ束を利用する走査器及びプリンタの
全体的な組織及び動作原理について述べてきた。ここで
、走査路及びプリンタの電子光学的構成について述べる
ことにする。

第９図は、第１図の走査器の構成の略ブロック図である
。四角形２００は、説明するために幅が２２ｏｎ及び高
さが１ファイバ分だけある書類の直線セグメント（行）
を表わしている。この直線スライス内のこれらのブロッ
クは左から右にｂｌ。

ｂ２．ｂｉ・・・、　ｂ６０２５の番号が付けられてい
る。このスライスは、ファイバ束の端部１２に於て順次
に並べられたファイバによって走査され、これにより検
出された光信号はこれらのファイバを経由して任意に束
ねられた端部１３に運ばれる。

この端部１３は、ファイバの端部１２の順序に従って識
別されている。書類の直線セグメントから入る光パター
ンは、勿論、それがファイバの他端から出る時はごちゃ
混ぜになっている。第１０図は、斯かるごちゃ混ぜが行
なわれる状態を示している。この図に於て、セグメント
に沿った代表的なファイバｂ１６．ｂ３０．ｂ３１及び
ｂ１５０３が陰影を付けられており、他のファイバ、ｂ
３．ｂｌ２゜ｂ１５００及びｂ３０２４は陰影を付けら
れない状態で示されており、これによりそれぞれセグメ
ントに沿って暗い領域と明るい領域を表わしている。

ファイバの遠隔（束ねられた）端部は対応するように指
名されている。干渉性がないことが明らかである。

第９図の説明に戻る。ファイバの束ねられた端部は、（
１つの実施例では）ランダムアクセスメモＩＪＲＡＭ２
０１の面に取り付けられている。初期化の期間中、ＲＡ
Ｍ２０１は説明のために５５のブロックのビット位置の
５５列に組織される。

この列は、増大した時に第９図の実施例のファイバの数
である６０２５を生ずる。尚、束の各ファイバはＲＡＭ
２０１のビット位置のブロックの１つに位置的に対応し
ている。第１１図は、ｂＬ１３として指名される代表的
なブロックに重ねられた代表的なファイバｂ　３０２４
を示している。図示のように、ブロックｂＬ１３はＲＡ
Ｍ上に規則的な配例のエレメントからなる複数のセンサ
エレメントｅを含んでいる。これらのエレメントの幾つ
かはファイバｂ　５０２４のエツジに対応し、残りのエ
レメントはファイバ端部の中央領域に対応する。初期化
の期間中、１つの中央エレメントを、ブロックｂＬ１３
の代表として選択することができる。

ファイバの直線端部は、第９図のブロック２０４によっ
て表わされる適当な機械的装置によって第１図に示され
るように書類に対して相対的に移動する。１つの適当な
機械的装置が上記の特許第４．３３２，４５８号に示さ
れている。この機械的装置は、クロック源２０６によっ
てクロックされる制御回路２０５の制御の下で作動する
。

クロック源２０６によってまた、ファイバの直線配列端
部のシーケンスｂ１．ｂ２．ｂ６．ｂｓＯ２５に対応す
るＲ　Ａ　Ｍアドレスの連糸が発生する。この目的を達
成するために、第９図の走査器は、アドレス発生器２０
７を含んでいる。この発生器の出力は読出し専用メモリ
（ＲＯＭ）２０Ｂに接続されている。クロック２０６か
らの出力はアドレス発生器２０７に接続されている。各
クロックツくルスは、制御回路２０５を作動して直線配
列を次の走査位置に動かし、同時にアドレス発生器２０
７を増分するように作動する。斯くして、各クロックパ
ルスはアドレス発生器に、０から３０２５迄アドレス指
定されたＲＯＭに記憶された３０２５ビツトマツプアド
レスを走査させる。

これに応答してアドレス発生器２０７はアドレスをＲＯ
Ｍ２０８に適用する。ＲＯＭ２０８＆−！、、よく知ら
れた様式でもって初期化の期間中に記憶された直線配列
端部のファイノ（のシーケンスに対応するアドレス連糸
を発生するように応答する。

アドレス連糸は、第１２図に示すように、８ビット復号
器２１０によってＲＡＭ２０１に適用される。この復号
器は、ＲＡＭ２０１に於ける特定の言語を選択するべく
、通常の方法でもつ℃作動１−べたように約２０のピッ
ト位置に対応する。好ましい実施例では、各瞬間に於て
ブロックの中央ビット位置のアドレスを取ると好都合で
ある。中央ビット位置は通常、部分的のみ照明され得る
エツジビット位置と異なり、対応するファイバが照明さ
れると完全に照明される。従って、中央ビットの照明は
ファイバの照明と、より高い信頼度でもって相関してい
る。第９図の発生器２０７からの１６ビツトアドレスを
用いる場合は、アドレスの８ビツトはＲＡＭの列を選択
し、別の８ビツトは行を選択する。６ビツトを取って１
列の中の１ブロツクを選択し且つ６ビツトを取って１行
に於ける１ブロツクを選択し、各瞬間に於て２ビツトを
残すことができる。第１３図に示すような残りの２ビツ
トは、選択ブロックの隅からそのブロックの略中心への
偏りを決定する。この様にして、１つのブロックの中央
のアドレスが比較的少ないアドレスビットでもって識別
される。

セン９　ＲＡ　’Ｍの１つのピット位置のみが十分であ
り実際に１つのピット位置のみを用いることができるが
、多くのビット位置を有すると言う点は初期化の期間中
に於てＲＡＭを構成することができるはずである。これ
は、照明された各ファイバが強度の等しいＲＡＭからの
出力を等しく生ずるようνこずろためである。斯かるＲ
ＡＭ６るいは他のセンサアレイ（ＣＯＤ）は、完全では
ないため各ファイバに対応する照明ビット位置の全てを
配列すると言う能力を有することによって、欠陥のあろ
センサエレメントを含むチップを用いることができる。

ファイバの転送能力の変化を修正するために平均化（あ
るいはセンサビット位置選択を用いる）能力もまた。低
コストに於て高品質を達成することを助ける。

このオペレーションは迅速に進行して、６９１５走査期
間に於ける典型的な書類（２２ｃｍＸ　２７．９ｃｍ）
の走査を行う。各走査期間中に用するアドレスは１．７
ナノ秒より少ない期間に於て発生することかで・λ乙、
、矛の枯要−各十春期間番±１７十ノ禾しな取方機ある
いはプリンタデバイスより可也早く走査、することがで
きる。

第６図のプリンタを実施するために、第１０図から見て
右手にあるファイバ東端部は、ランダムアクセスメモリ
の面ではなく、第６図のＣＲＴｌｏｌの面、訳に取り付
けられている。アドレス連、糸を発生するための制御装
置は、第７図に於けるＣＲＴの面板１０６上にごちゃ混
ぜになった像を発生するべく第６図に示されたＣＲＴの
内側の偏向板を制御するように作Ｍｒする。光信号が、
ファイバの束ねられた端部（第１０図に於て右側）に導
入され、これらの光信号は、直線配列（第１０図に於て
左＠）からごちゃ混ぜにされない状態で出る。この直線
端部は、前に論じたように且つ第８図に示されるように
、複写機ドラムに並置されている。

記憶信号を印刷するためにＣ，ＲＴの面に於ける適当な
ファイバに送るだめの制御装置を第１４図に基づいて述
べることにする。この制御の目的は、路に適用して、Ｃ
ＲＴの電子ビームが引き付けられる（あるいはラスク走
査モードの場合は発炎する）位置のシーケンスを発生す
ることにある）。

第１４図は、第８図に示されるドラムに並置されろファ
イバの直線配列６００を示している。配列な書類に対し
て相対的に動かすための機械的装置はブロック３０１に
よって表わされる。制御回路３０２は、クロックパルス
に応答して直線配列及び書類（図示せず）の相対的位置
を増分するように作動する。クロックパルスの源は、ブ
ロック３０４によって表わされる。

このクロック源はまた、アドレスをＲＯＭ　３０６に適
用しているアドレス発生器３０５を増分する。

ＲＯＭ３０６は、アドレス連糸を偏向制御回路３０７に
適用することによって応答する。第１５図は、偏向制御
回路３０７の一部な示している。

この回路は、２つの８ビツトデジタル・アナログ（１）
／Ａ）変換器３１０及び３１１を含んでいる。

各変換器は、増幅器３１２及び３１３に続いており、こ
れらの増幅器は、図示のようにＹプレート及びＸプレー
トにそれぞれ電圧を提供する。

各Ｄ／Ａ変換器は、第１３図に於て表わされている且つ
ＲＯＭによって適用されたアドレス連糸のアドレスの各
々に含まれている型式の８ビット言語に応答する。斯く
して、アドレスの連糸は、ファイバ東配列に於け２）連
続位置に（即ち、第１０図から見て右に）ビームを動か
すように作動する。

これらの位置の各々に於けるビームの有無は、二進法数
字１あるいは０が供給されているか否かを示している。

源３１５からのビームの活性あるいし１不活性は、この
目的を達成するために直線メモリ３１６の出力に応答す
る。

ファイバ束とＣＲ’ｆ’の面板の間にレンズを含ませる
ことは、明るさと分解能の点で利点が増す。

第１６図は、レンズを含んだ斯かる装置を示している。

ファイバ束の直線配列端部は線３２０によって表わされ
ている。束ねられた端部は、寸法が更に小さくなった線
３２１によって表わされてし・る。レンズ３２２は、Ｃ
ＲＴ３２６の面板３２５の像をファイバオプオプチクス
束の寸法にまで集中させている。このレンズによって、
ＣＲＴの寸法のフレキシプリティが高くなり、電子ビー
ム位置及び寸法に対する精度の要求が低くなる。（ビー
ム寸法は実際には可也大きくすることができる。

即ち、ファイバ寸法の２乃至４倍以上にすることができ
ろ。）ゼログラフィドラムを放電するのに要する光エネ
ルギは、５乃至５０工ルグ／ｃｍの範囲に変化する。現
在市販されているＣＲＴは、斯かる放電を達成するのに
十分な光エネルギを提供するが、書類走査は、現在市販
されているファクシミリあ２）いはコピー装置に比較し
て高い速度でもって行なわれる。

本発明に係る利点を達成するのにＣＲＴを用いる必要は
ない。光弁配列、例えば、液晶配列を有する光源をＣＲ
Ｔのかわりに用いることができる。

また、発光ダイオードの配列も用いることができる。

勿論、グラフィック情報が適当なデジタル媒体に記憶さ
れると（且つ多くのパーソナルコンピュータが適切に配
設された時に斯かる目的に達して十分となると）、この
情報を操作すると、印刷の前に情報処理能力を持つ複写
機オペレーションを行うことができる。ある場合に於て
は、情報の操作は市販のソフトウェアあるいは適当なソ
フトウェアの修正によって達成することができる。書類
の記憶寸法もまた、（周知の電子圧縮／拡大手段によっ
て）減少拡大することができ、これによりマイクロフィ
ルムに類似の能力を与えることができる。

更に、本発明の原理に係るファイバ束を用いた走査器を
可也小さくしてボータプルにすることもできる。供給機
構と共に、約１．６ａｒｉ　Ｘ　７．６　ｃｕ＊　Ｘ２
２、　督２５．４ｃｒＩＬのアセンブリが、光学的特性
認識（ＯＣＲ＞あるいは図書館内での電子マイクロフィ
ルム応用のために走査器全体を形成するようにするため
に走査器全体をワンドと同じように構成することができ
る、 本発明は特定のセンサ配列について述べられてきたが、
特定の位置基準に読み出すことができる任意の光センサ
を用いることができることが了２１／ｉ′される。従っ
て、ＣＣＤ、ＣＩＤ、光ダイオード。

ビジコン、プランビコン等のデバイスを用いることがで
きる。同様にして、任意のアドレス指定可能光源（その
うちＣＲＴが一例として挙げられる）を印刷用の目的に
用いることができる。

【図面の簡単な説明】

第１図、第４図、第９図及び第１４図は、本発明に係る
システムの略図。第２図は１本発明に係る初期設定装置
の一部分の略図。第３図は、第１図に示すシステムの一
部分の略図。第５図は、光信号の非干渉性ファイバ束に
於ける無作為分布の略図。第６図、第７図及び第８図は
１本発明に係るグラフィックプリンタの諸部分の略図。 第１０図、第１１図及び第１２図は、第９図の走査装置
の諸部分の略図。第１３図は、第１図、第４図。 第９図、又は第１４図のシステムに於けるＲＡＭ中のビ
ット位置のブロックに対するアドレス指定組線の略図。 第１５図及び第１６図は、第１４図のシステムの略図。 １０・・・ポータプルグラフィック入力デバイス、１１
・・・光学ファイバ束、１２・・・第１端部、１３・・
・第２端部、１５・・・フェルール、１６・・・’８類
、１７・・・ＲＡＭ。 １９・・・光源、２１・・・スリット、２３・・・不透
明フィルム、３０・・・回路基板、：（１・・・Ｘアド
レス復号器、３２・・・Ｘアドレス復号器、３５・・・
ＲＯＭ、６５．６６・・・任意に束ねられたファイバ配
列、７１・・・書類進行手段、’１２．７３・・・アド
レス復号器、８２・・・制御器、１０５・・・偏向制御
回路、１１５・・・ビットマツプ制御回路。

Claims (1)

1. 【特許請求の範囲】 １）第１配置及び第２配置にそれぞれ配列された第１端
   部及び第２端部な有するファイバオプチツクス束、上記
   第１端部のファイバに於けるデータを表わす放射信号を
   導く手段、上記第２端部に於て上記ファイバと協働する
   利用手段、及び上記第２端部から出る上記信号を上記第
   １端部に於ける対応入力信号に、それらの間の干渉性を
   保存するような様式でもって関係付けるための電子制御
   手段の組合せ。 ２）上記第１端部のファイバを、直線配列を含む第１配
   置に束縛するための手段を含む特許請求の範囲第１項に
   記載の組合せ。 ３）上記第１端部のファイバを四辺形配列を含む第１配
   置に束縛するための手段を含むことを特徴とする特許請
   求の範囲第１項に記載の組合せ。 ４）上記第２端部のファイバを四辺形配列に束縛するた
   めの手段を含むことを特徴とする特許請求の範囲第２項
   に記載の組合せ。 ５）上記電子制御手段が、上記第２端部に於ける各ファ
   イバの位置を上記第１端部に於ける対応ファイバに関係
   付けるためのメモリ手段を含むことを特徴とする特許請
   求の範囲第４項１（記載の組合せ。 ６）上記制御手段が、ランダムアクセスメモリ（ＲＡＭ
   ）を含み、上記ＲＡＭが、放射に順次にさらされたその
   中の諸位置に於けるセルのアドレスを提供するために放
   射信号に応答し、上記メモリ手段は、第１信号に応答し
   て上記アドレスを順次に発生するための手段を含むこと
   を特徴とする特許請求の範囲第５項に記載の組合せ。 ７）上記第１端部のファイバに並置された手段であって
   上記第１信号に応答してこれらのファイバに対して相対
   的に書類を動かすための手段、及び上記第１信号を発生
   するために上記書類の少なくとも１つの直線部分をさら
   すための放射手段も含むことを特徴とする特許請求の範
   囲第６項に記載の組合せ。 ８）放射信号を上記四辺形量列のファイバの選択された
   シーケンスに導くための手段も含むことを特徴とする特
   許請求の範囲第３項に記載の組合せ。 ９）上記第２端部に於ける上記ファイバを直線的構成を
   有する第２配置に束縛するための手段も含むことを特徴
   とする特許請求の範囲第８項に記載の組合せ。 １０）上記第２端部の上記ファイバが、ゼログラフィド
   ラムに並置されていることを特徴とする蓉寺命尋懺壱ヰ
   ｉ特許請求の範囲第９項に記載の組合せ。 １１）放射を導くための上記手段が、陰極線管を含むこ
   とを特徴とする特許請求の範囲第１０項に記載の組合せ
   。 １２）上記第１端部の上記ファイバが、上記陰極線管の
   面に並置されていることを特徴とする特許請求の範囲第
   １１項に記載の組合せ。 １３）上記第１端部の上記ファイバが、レンズシステム
   を経由して上記陰極線管の面から像を受けることを特徴
   とする特許請求の範囲第１１項に記載の組合せ。 １４）上記第１端部の上記ファイバが、上記陰極線管の
   面に取り付けられていることを特徴とする特許請求の範
   囲第１１項に記載の組合せ。 １５）第１端部及び第２端部な有するファイバオプチク
   ス配列、上記ファイバの電磁放射に対してさらすことを
   行う様式でもって上記ファイバの第１端部な直線的配列
   に束縛するための手段、個別アドレスを有する複数の検
   知エレメントを含み且つ第１領域を有する面を有する配
   列に組織された放射検知手段であって、上記ファイバの
   上記第２端部が上記第１領域より少ないかあるいは等し
   い面積に任意に束ねられており且つ上記の表面に整列さ
   れている放射検知手段、及び上記直線的配列に於ける上
   記ファイバの第１端部の位置に対応する上記検知エレメ
   ントのアドレスを記憶するための記憶手段を含むエレメ
   ントの組合せ。 １６）上記直線的配列を初期直線基準位置に対して相対
   的に横方向に動かすための第１手段も含むことを特徴と
   する特許請求の範囲第１項に記載の組合せ。 １７）上記第１手段が、上記初期直線基準位置が定めら
   れている紙シートに対して相対的に増分的に動かすため
   の手段を含むことを特徴とする特許請求の範囲第１６項
   の組合せ。 １８）上記直線的配列の上記増分的移動の連続的移動の
   間のアドレスの上記シーケンスを上記記憶手段に供給す
   るための手段、及び上記アドレスに応答する手段であっ
   て関連のフアイバに於ける放射の有無を表わす上記セン
   サからの信号出力を記憶するための手段も含むことを特
   徴とする特許請求の範囲第１７項に記載の組合せ。 １９）第１端部及び第２端部な有する光学ファイバの束
   、上記ファイバの上記第、・１端部な第１直線配置に束
   縛するための手段、上記ファイバの上記ｖ、２い部な界
   ｔｒつた筑２配置を有する配列に束縛するための手段、
   上記第２端部に隣接した光検知手段であって、上記光検
   知手段は複数の光検知エレメントを含んでおり、少なく
   とも１つの光検知エレメントが上記ファイバの関連のフ
   ァイバの第１端部に導入された光を検知するべく配置さ
   れるような様式でもって、上記第２配置に対応する配列
   に組織された特定の位置基準ＩＣ従ってこの複数の光検
   知エレメントを読み出すことができる光検知手段、及び
   上記検知エレメントのあるエレメントと上記ファイバの
   内の関連のファイバとの一致を記憶して干渉性を供給才
   ろためのメモリ手段を含む光学トランスジューサ装置。 ２０）マイクロプロセッサ制御グラフィックデータイン
   タフェースシステムに於ける組合せに於て、ファイバが
   直線的に並べられた配置に束縛されている第１端部及び
   固定形状に束縛されている第２端部な有するファイバオ
   ブチクス束であって、上記第２端部のファイバが上記第
   １端部の順序に対する所定の順序関係を有していないフ
   ァイバオプチクス束、 上記第２端部の形状に対応する形状を有し且つ１本のフ
   ァイバの断面積より実質的には大きくない寸法を有する
   その上に画成された電子的にアドレス可能な光変換エレ
   メントを有する光変換デバイスであって、各ファイバが
   上記第２端部に於て上記デバイスの１つのエレメントに
   係合するように上記第２端部に係合している光変換デバ
   イス、及び 上記第２端部に於ける上記エレメントのアドレスを上記
   エレメントに対応する上記ファイバの上７、己第１端部
   に於ける順序に関係付けるための電子手段 を含むことを特徴とする組合せ。