JPS60183785A - 配線装置 - Google Patents
配線装置Info
- Publication number
- JPS60183785A JPS60183785A JP59038710A JP3871084A JPS60183785A JP S60183785 A JPS60183785 A JP S60183785A JP 59038710 A JP59038710 A JP 59038710A JP 3871084 A JP3871084 A JP 3871084A JP S60183785 A JPS60183785 A JP S60183785A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- matrix
- capacitance
- intersection
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimile Heads (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は光電変換装置に用いられるフォトセンサアレイ
のマトリックス配線板の改良に関する。
のマトリックス配線板の改良に関する。
従来、例えばファクシミリ装置の光電変換装置部として
はシリコンフォトダイオード型の１次元フォトセンサア
レイが一般的に知られている。又、近年においては、グ
ロー放電、スパッタリンク。
はシリコンフォトダイオード型の１次元フォトセンサア
レイが一般的に知られている。又、近年においては、グ
ロー放電、スパッタリンク。
イオンシレーティング、真空蒸着等真空装置を用いた膜
形成法、もしくは結着樹脂と混合して塗布する方法等を
用いて被着させた博膜もしくは厚膜を積層させて作製し
た、レンズ系で原稿を縮小することを必要としない長尺
化したフォトセンサアレイの開発が進んでいる。
形成法、もしくは結着樹脂と混合して塗布する方法等を
用いて被着させた博膜もしくは厚膜を積層させて作製し
た、レンズ系で原稿を縮小することを必要としない長尺
化したフォトセンサアレイの開発が進んでいる。
この様な長尺化したフォトセンサアレイの方式として、
大きく次の２つがある。つまシ、コプレーナ型の光導電
タイプとサンドイッチ型の光起電力タイプがあるが、コ
プレーナ型の光導電タイプはサンドインチ型光起電力タ
イプに比べ、光応答、速度では劣るものの、感度つまシ
光電流の大きさは、同面積画素、同一光量の場合光起電
力タイプよシ約１００倍大きいことが実験的にも理論的
にも示されている。
大きく次の２つがある。つまシ、コプレーナ型の光導電
タイプとサンドイッチ型の光起電力タイプがあるが、コ
プレーナ型の光導電タイプはサンドインチ型光起電力タ
イプに比べ、光応答、速度では劣るものの、感度つまシ
光電流の大きさは、同面積画素、同一光量の場合光起電
力タイプよシ約１００倍大きいことが実験的にも理論的
にも示されている。
この光電流が大きいという特性を利用して、実時間読出
し方式（光電流を蓄積しないで、実時間で光電流を増巾
出力する方式）が可能となる。さらに、実時間読出し方
式は１画素当シの読出し速度が速い（蓄積時間がいらな
い）ことから、−次元長尺フォトセンサアレイのセンサ
をある個数毎に分割して読出す方式つまシマトリックス
読出し方式が可能である。
し方式（光電流を蓄積しないで、実時間で光電流を増巾
出力する方式）が可能となる。さらに、実時間読出し方
式は１画素当シの読出し速度が速い（蓄積時間がいらな
い）ことから、−次元長尺フォトセンサアレイのセンサ
をある個数毎に分割して読出す方式つまシマトリックス
読出し方式が可能である。
前述したマ） ＩＪワックス出し方式は、第１図に示す
ようにｍＸｎ個の光電変換要素が１列アレイ状とされ、
この光電変換要素のｍ個に共通なブロック電極２がｎ個
あシ、ｍＸｎ個の光電変換要素毎に独立して設けられた
ｍＸｎ個の個別電極と前記共通なブロック電極２と前記
独立して設けられた個別電極との間に光電変換層とを有
する一次元長尺フオドセンサアレイ部４．前記ｎ個の共
通電極に順次電圧を印加する電圧印加回路５．ｍＸｎ個
の光電変換要素からｍ個ずつ並列に出力される光電流を
入力し直列に出力する走査回路部とマトリックス配線部
８とからなる。
ようにｍＸｎ個の光電変換要素が１列アレイ状とされ、
この光電変換要素のｍ個に共通なブロック電極２がｎ個
あシ、ｍＸｎ個の光電変換要素毎に独立して設けられた
ｍＸｎ個の個別電極と前記共通なブロック電極２と前記
独立して設けられた個別電極との間に光電変換層とを有
する一次元長尺フオドセンサアレイ部４．前記ｎ個の共
通電極に順次電圧を印加する電圧印加回路５．ｍＸｎ個
の光電変換要素からｍ個ずつ並列に出力される光電流を
入力し直列に出力する走査回路部とマトリックス配線部
８とからなる。
第２図はこのマトリックス読出しを行う為のマ”トリッ
クス回路部８が形成されたマトリックス配線板９の断面
図であシ、基板１０上に第１配線層１２、絶縁層１４、
第２配線層１６が形成され、第１配線層１２と第２配線
層１６を部分的にスルーホールコンタクト部１８で接続
させる。
クス回路部８が形成されたマトリックス配線板９の断面
図であシ、基板１０上に第１配線層１２、絶縁層１４、
第２配線層１６が形成され、第１配線層１２と第２配線
層１６を部分的にスルーホールコンタクト部１８で接続
させる。
第３図はマトリックス回路部８の構成図であシ、２０は
第１配線層１２（第２図）上の第１配線；２２は第２配
線層１６（第２図）上の第２配線である。
第１配線層１２（第２図）上の第１配線；２２は第２配
線層１６（第２図）上の第２配線である。
しかるにこのマトリックス読出し方式の場合、回路構成
は簡単となるが配線部が複雑とカシ配線部面積が大きく
なるという不都合を有する。
は簡単となるが配線部が複雑とカシ配線部面積が大きく
なるという不都合を有する。
特に、画素数が犬となりｍＸｎが大となった場合、例え
ばＡ４サイズを８ ｐｅ４／ｍ］ｎ＋で読取るときは、
ｍ Ｘ ｎ ＝ １７２８であり、読取り速度を最大と
するためにはｍりｎ二Ｖ；ヌ；−という関係から、一般
にはｍ−３２；ｎ−５４またはｍ＝４８；ｎ＝３６（ま
たはｍ ＝６４ 、 ｎ＝２７ ）が採用される。ｍの
値は回路部が何チャンネル集積可能かによって決定され
るが、回路部を低価格にするためにはなるべくチャンネ
ル数すなわちｍの値を小さくしたい。
ばＡ４サイズを８ ｐｅ４／ｍ］ｎ＋で読取るときは、
ｍ Ｘ ｎ ＝ １７２８であり、読取り速度を最大と
するためにはｍりｎ二Ｖ；ヌ；−という関係から、一般
にはｍ−３２；ｎ−５４またはｍ＝４８；ｎ＝３６（ま
たはｍ ＝６４ 、 ｎ＝２７ ）が採用される。ｍの
値は回路部が何チャンネル集積可能かによって決定され
るが、回路部を低価格にするためにはなるべくチャンネ
ル数すなわちｍの値を小さくしたい。
この結果、ｍ＝＝３２：ｎ＝５４程度の配分が一般的で
あるが、この場合には前記共通ブロック電極配線数が５
４本、個別電極側マトリックス配線部は、１７２８本の
個別電極とそれに交差する３２本の配線が必要となシ、
スルーホール数３２Ｘ５４＝１７２８個、及び絶縁を必
要とする交差点 このように−次元長尺フオドセンサアレイにおいてマト
リックス読出し方式を採用する場合、マトリックス回路
部８の配線部は配線本数及び配線密度の増加、さらに配
線長の増加をきたし、その結果読み出し線１本当りの分
布容量を増加し、ひいては後述するようにフォトセ／す
の出力誤差をｉＷ大゛させるという不都合が発生する。
あるが、この場合には前記共通ブロック電極配線数が５
４本、個別電極側マトリックス配線部は、１７２８本の
個別電極とそれに交差する３２本の配線が必要となシ、
スルーホール数３２Ｘ５４＝１７２８個、及び絶縁を必
要とする交差点 このように−次元長尺フオドセンサアレイにおいてマト
リックス読出し方式を採用する場合、マトリックス回路
部８の配線部は配線本数及び配線密度の増加、さらに配
線長の増加をきたし、その結果読み出し線１本当りの分
布容量を増加し、ひいては後述するようにフォトセ／す
の出力誤差をｉＷ大゛させるという不都合が発生する。
ここで分布容量と出力誤差の関係について考察してみる
。例えば、５ピツ）ＸＮブロックのマトリックス配線の
場合の等価回路を第４図に示す。
。例えば、５ピツ）ＸＮブロックのマトリックス配線の
場合の等価回路を第４図に示す。
第４図において、光電流読出し中のあるピットに対して
注目して、近似的に等価回路で示したのが第５図である
。
注目して、近似的に等価回路で示したのが第５図である
。
第５図において２４は選択センサ、２６は非選択センサ
、２８はマトリックス交差部、３０はマトリックス物間
部を表わし、Ｃ３がマトリックス交差部容量、Ｃ４がマ
トリックス線間容量を表わす。このマトリックス交差部
容量Ｃ３及びマトリックス線間容、ｔ Ｃ４はＡ４サイ
ズ（３２ビ、トメ５４ブロツク）の場合、次にボすよう
な６Ｆ初一式で表わされる。
、２８はマトリックス交差部、３０はマトリックス物間
部を表わし、Ｃ３がマトリックス交差部容量、Ｃ４がマ
トリックス線間容量を表わす。このマトリックス交差部
容量Ｃ３及びマトリックス線間容、ｔ Ｃ４はＡ４サイ
ズ（３２ビ、トメ５４ブロツク）の場合、次にボすよう
な６Ｆ初一式で表わされる。
Ｃ３−（１点当りの交差部容量）×（交差部の数）−（
１点描シの父差部容鼠）Ｘ（３２−１）Ｘ５４−（１点
描シの交差部容量）ｘｉ６７４ ・・・（１）′Ｃ４−
両隣りの配線に対する容量 次に交差部容量Ｃ３及びマトリックス線間容量 Ｃ４の
値の計算を行なう。
１点描シの父差部容鼠）Ｘ（３２−１）Ｘ５４−（１点
描シの交差部容量）ｘｉ６７４ ・・・（１）′Ｃ４−
両隣りの配線に対する容量 次に交差部容量Ｃ３及びマトリックス線間容量 Ｃ４の
値の計算を行なう。
２０と第２配線２２の交差部３２の拡大図を７Ｊ【シ、
□例えば８ ｐｅｔ／７“０画素密度０とき通常”１
６１線１慎３１２の配線巾ｔ！＝６５ｔｔｍｚ配置ｍ隙
間ｔ３＝６０μｍ程度となシ第２配線層１６の配線巾ｔ
２＝１５０μｍ１配線隙間２ｔ４＝ １５０μｍ、絶縁
層１４の厚さｄ＝２０μｍ絶縁層比誘導率εｒ ＝ ４
となる。よって交差部容量Ｃ３は（１）式によシ ｃ３＝ε０ε、ｘ１６７４ ＝８．８５４Ｘ１０ Ｘ４Ｘ６５Ｘ１０−６Ｘ１５０Ｘ
１０−６／（２０Ｘ１０−’）Ｘ１６７４＝２９ｐＦ となる。
□例えば８ ｐｅｔ／７“０画素密度０とき通常”１
６１線１慎３１２の配線巾ｔ！＝６５ｔｔｍｚ配置ｍ隙
間ｔ３＝６０μｍ程度となシ第２配線層１６の配線巾ｔ
２＝１５０μｍ１配線隙間２ｔ４＝ １５０μｍ、絶縁
層１４の厚さｄ＝２０μｍ絶縁層比誘導率εｒ ＝ ４
となる。よって交差部容量Ｃ３は（１）式によシ ｃ３＝ε０ε、ｘ１６７４ ＝８．８５４Ｘ１０ Ｘ４Ｘ６５Ｘ１０−６Ｘ１５０Ｘ
１０−６／（２０Ｘ１０−’）Ｘ１６７４＝２９ｐＦ となる。
又マ） ＩＪワックス間容量Ｃ４の（２ａ） 、 （２
ｂ）式におけるＣ４′をめる。
ｂ）式におけるＣ４′をめる。
Ｌは配線長
Ｘ（ｋ） 、、Ｋ′（ｋ）はｋを母数とする完全楕円積
分および補数、εＢは基板の比誘導率である。
分および補数、εＢは基板の比誘導率である。
ここにに＝−ノ１−
１２ ＋１４
よって（３）式においてｔ２ ＝１５０ ／ｊｍ 、
２１４ ＝１５０μｍ 、Ｌ＝２５０μｍを代入すると Ｃ４′キ１０ｐＦ となり （２ｍ） 、 （２ｂ）式にこれを代入してと
なる。
２１４ ＝１５０μｍ 、Ｌ＝２５０μｍを代入すると Ｃ４′キ１０ｐＦ となり （２ｍ） 、 （２ｂ）式にこれを代入してと
なる。
ここで実際の読取シを考えると、１画素当９１０μＢで
読取るとしてＡ４サイズ（１７２８ビツト）では１０μ
５Ｘ１７２８ビット−１７，２８ｍａＡｉｎｅの読取速
度となる。この読取速反では、第４図に示す回路の場合
、アンプの性能にも依存するが、およそ第７図に示すよ
うな入力容量ＣＩＮ対出力誤差の関係がシミーレーショ
ン及び実験で得られた。ここで入力容量ＣＩＮはＣ１〜
Ｃ５までのすべての容量を含めたものである。第７図に
示す如く、入力容量ＣＩＮが増加するにつれて出力誤差
の絶対値は直線的に増加する。
読取るとしてＡ４サイズ（１７２８ビツト）では１０μ
５Ｘ１７２８ビット−１７，２８ｍａＡｉｎｅの読取速
度となる。この読取速反では、第４図に示す回路の場合
、アンプの性能にも依存するが、およそ第７図に示すよ
うな入力容量ＣＩＮ対出力誤差の関係がシミーレーショ
ン及び実験で得られた。ここで入力容量ＣＩＮはＣ１〜
Ｃ５までのすべての容量を含めたものである。第７図に
示す如く、入力容量ＣＩＮが増加するにつれて出力誤差
の絶対値は直線的に増加する。
以上考案した如く、−次元長尺フオドセンサアレイにお
いてマトリックス読出し方式を採用する場合マトリック
ス回路部８の配線部は配線本数及び配線密度の増加、さ
らに配線長の増加の結果読み出し線１本当シの分布容量
が増加しフォトセンサの出力誤差が増大し、更に読み出
し線１本当りの分布容量にバラツキがある為、フォトセ
ンサの出力誤差にもバラツキが生じ、光電変換読取ｉ置
の読取シ梢度及び読取多速度に支障をきたした。
いてマトリックス読出し方式を採用する場合マトリック
ス回路部８の配線部は配線本数及び配線密度の増加、さ
らに配線長の増加の結果読み出し線１本当シの分布容量
が増加しフォトセンサの出力誤差が増大し、更に読み出
し線１本当りの分布容量にバラツキがある為、フォトセ
ンサの出力誤差にもバラツキが生じ、光電変換読取ｉ置
の読取シ梢度及び読取多速度に支障をきたした。
そこで本発明の目的は、光電変換読取装置の読取シ精度
及び読取多速度の向上を計９得る一次元長尺フオドセン
サアレイのマトリックス配線板を提供することにある。
及び読取多速度の向上を計９得る一次元長尺フオドセン
サアレイのマトリックス配線板を提供することにある。
前記目的を達成すべく本発明は、絶縁層を介して積層さ
れた配線層と、該配線層どうしを電気的に導通させるス
ルーホールコンタクト部とを有するマトリックス配線板
において；前記配線層の配線間隔を配線長が長い程広く
形成することを特徴とする。
れた配線層と、該配線層どうしを電気的に導通させるス
ルーホールコンタクト部とを有するマトリックス配線板
において；前記配線層の配線間隔を配線長が長い程広く
形成することを特徴とする。
〔実施例〕
以下図面に基づいて本発明の実施例を具体的かつ詳細に
説明する。
説明する。
第８図は本発明の第１実施例を示し、図に示す如く本実
施例では第１配線層１２における第１配線２０の配線間
隔を変えるものである。即ち、第１配線２０の配線長が
長いものから短いものになるに従い、配線間隔Ｕ１ ＋
Ｕｌ ｐ Ｕｓ ｒ Ｕ４は狭まる（Ｕｌ〉Ｕｌ〉Ｕ
３〉Ｕ４ ）。この為マトリックス線間容ｉ′Ｃ４の平
均化が成され、線間容量Ｃ４のバラツキを減少すること
が出来フォトセンサの出力誤差のバラツキを低減し得る
。
施例では第１配線層１２における第１配線２０の配線間
隔を変えるものである。即ち、第１配線２０の配線長が
長いものから短いものになるに従い、配線間隔Ｕ１ ＋
Ｕｌ ｐ Ｕｓ ｒ Ｕ４は狭まる（Ｕｌ〉Ｕｌ〉Ｕ
３〉Ｕ４ ）。この為マトリックス線間容ｉ′Ｃ４の平
均化が成され、線間容量Ｃ４のバラツキを減少すること
が出来フォトセンサの出力誤差のバラツキを低減し得る
。
第９図は本発明の第２実施例を示し、この第２実施例の
特徴とするところは、配線間隔を変える（ Ｕｌ ＞Ｕ
ｌ ＞Ｕ３ ＞Ｕ４ ）とともに、第１配線２０及び第
２配線２２の配線幅をスルーボールコンタクト部１８よ
シ小さくシ、交差部３２（Ｍ６図）の面積を小さくし交
差部容量ｃ３を小さくするものである。該交差部容量ｃ
３の低下に伴ないＣＩＮが減少する為７オトセ／すの出
力誤差を低減し得る。
特徴とするところは、配線間隔を変える（ Ｕｌ ＞Ｕ
ｌ ＞Ｕ３ ＞Ｕ４ ）とともに、第１配線２０及び第
２配線２２の配線幅をスルーボールコンタクト部１８よ
シ小さくシ、交差部３２（Ｍ６図）の面積を小さくし交
差部容量ｃ３を小さくするものである。該交差部容量ｃ
３の低下に伴ないＣＩＮが減少する為７オトセ／すの出
力誤差を低減し得る。
第１０図及び第１１図は本発明第３実施例及び第４実施
例を示し、この第３実施例及び第４実施例は夫々第１実
施例・第２実施例の第２配想２２の≧も外側の配線の両
性側にダミー配線３４ａ。
例を示し、この第３実施例及び第４実施例は夫々第１実
施例・第２実施例の第２配想２２の≧も外側の配線の両
性側にダミー配線３４ａ。
３４ｂを設けることにある。このダミー配線を設けるこ
とにより、第２配線層１６の第２配線２２の線間容量Ｃ
４は、全て両隣シの配線との線間容ｉ′（即ち（２ｂ）
式で表わされる容量）となり、配線分布容量のバラツキ
を除去できる＠これによって、出力誤差も各ビットで同
様となシ、出力誤差の補正も簡単に行なえる。
とにより、第２配線層１６の第２配線２２の線間容量Ｃ
４は、全て両隣シの配線との線間容ｉ′（即ち（２ｂ）
式で表わされる容量）となり、配線分布容量のバラツキ
を除去できる＠これによって、出力誤差も各ビットで同
様となシ、出力誤差の補正も簡単に行なえる。
以上詳細に説明した如く本発明によれば配線層の配線間
隔を配線長が長い程広く形成することに１って線間容量
のバラツキを減少することが出来、フォトセンサの出力
誤差のバラツキを低減し得る。
隔を配線長が長い程広く形成することに１って線間容量
のバラツキを減少することが出来、フォトセンサの出力
誤差のバラツキを低減し得る。
との為光電変換読取装置の読取シ精度向上及び読取速度
の向上を果たすことができる。
の向上を果たすことができる。
第１図は光電変換装置の概略回路図、第２図及び第３図
は夫々マ） ＩＪワックス線板の断面図及び構成図、第
４図はマトリックス回路部の等価回路図、第５図は第４
図中の任意のビットに対する近似的等価回路図、第６図
は第１配線層と第２配線層の交差部の拡大図、第７図は
出力誤差と入力容量の関係を示すグラフ、第８図・第９
図・第１０図・第１１図は夫々本発明第１実施例・第２
実施例・第３実施例・第４実施例に係る第１配線層と第
２配線層の交差部の拡大図である。 図において ９・・・マトリックス配線板、１０・・・基板、１２・
・・第１配線層、１４・・・絶縁層、１６・・・第２配
線層、１８・・・スルーホールコンタクト部、２０・・
・第１配線、２２・・・第２配線、３４ ＪＬ ｌ ３
４ ｂ・・・ダミー配線。 ＠ １ 図 ６ 第２図 ＄３ 図 第 ４ｒｙｊＩ 笥 ５ Ｉ 笛６図 ０ 笥 ７ 図 ＋０ ２０ ３０ ４０ ５０ ６０ ＣＩＮ （ＰＦ） 第８図 第９図 第 １０ 図 笥１１図 ３４１）
は夫々マ） ＩＪワックス線板の断面図及び構成図、第
４図はマトリックス回路部の等価回路図、第５図は第４
図中の任意のビットに対する近似的等価回路図、第６図
は第１配線層と第２配線層の交差部の拡大図、第７図は
出力誤差と入力容量の関係を示すグラフ、第８図・第９
図・第１０図・第１１図は夫々本発明第１実施例・第２
実施例・第３実施例・第４実施例に係る第１配線層と第
２配線層の交差部の拡大図である。 図において ９・・・マトリックス配線板、１０・・・基板、１２・
・・第１配線層、１４・・・絶縁層、１６・・・第２配
線層、１８・・・スルーホールコンタクト部、２０・・
・第１配線、２２・・・第２配線、３４ ＪＬ ｌ ３
４ ｂ・・・ダミー配線。 ＠ １ 図 ６ 第２図 ＄３ 図 第 ４ｒｙｊＩ 笥 ５ Ｉ 笛６図 ０ 笥 ７ 図 ＋０ ２０ ３０ ４０ ５０ ６０ ＣＩＮ （ＰＦ） 第８図 第９図 第 １０ 図 笥１１図 ３４１）
Claims (1)
- 絶縁層を介して積層された配線層と、該配線層どうしを
電気的に導通されるスルーホールコンタクト部とを有す
るマトリックス配線板において；前記配線層の配線間隔
を配勝長が長い程広く形成することを特徴とするマトリ
ックス配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038710A JPS60183785A (ja) | 1984-03-02 | 1984-03-02 | 配線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038710A JPS60183785A (ja) | 1984-03-02 | 1984-03-02 | 配線装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60183785A true JPS60183785A (ja) | 1985-09-19 |
| JPH0329198B2 JPH0329198B2 (ja) | 1991-04-23 |
Family
ID=12532870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59038710A Granted JPS60183785A (ja) | 1984-03-02 | 1984-03-02 | 配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183785A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62140461A (ja) * | 1985-12-13 | 1987-06-24 | Mitsubishi Electric Corp | イメ−ジセンサ |
-
1984
- 1984-03-02 JP JP59038710A patent/JPS60183785A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62140461A (ja) * | 1985-12-13 | 1987-06-24 | Mitsubishi Electric Corp | イメ−ジセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329198B2 (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313375B2 (ja) | センサマトリックス | |
| US4592029A (en) | Array apparatus for reading-out a two-dimensional charge image | |
| JPH03231560A (ja) | 光電変換装置 | |
| CN100431150C (zh) | 由光敏和/或x-射线敏传感器组成的传感器设备 | |
| KR930701834A (ko) | 고체 전자기 방사선 검출기 | |
| US5027176A (en) | Photo-electric converter with intervening wirings for capacitive shielding | |
| EP0148620B1 (en) | Image sensing device | |
| EP0297413B1 (en) | Photoelectric conversion device | |
| JPS60183785A (ja) | 配線装置 | |
| US4742239A (en) | Line photosensor with crosstalk suppression | |
| JPH0329197B2 (ja) | ||
| US4165514A (en) | Electrostatic recording multi-stylus electrode device | |
| EP0231265B1 (en) | Image sensor having normalized areal conductive elements to effect uniform capacitative loading | |
| US4914504A (en) | Opto-electronic image sensor arrangement | |
| JPS60182182A (ja) | マトリツクス配線板 | |
| JPS60218870A (ja) | フオトセンサアレイ | |
| JP2021052394A5 (ja) | ||
| JP2586317B2 (ja) | 原稿読取装置 | |
| GB2149963A (en) | Solid state semiconductor device | |
| JPS60170178A (ja) | フオトセンサアレイ | |
| JPH022676A (ja) | イメージセンサ | |
| JPH022165A (ja) | イメージセンサ | |
| US3999173A (en) | Serial core memory array | |
| JP3279094B2 (ja) | イメージセンサ | |
| JPS61131474A (ja) | 積層型半導体装置 |