JPS60183747A - 面取り付き電解チツプキヤリアの製造法 - Google Patents

面取り付き電解チツプキヤリアの製造法

Info

Publication number
JPS60183747A
JPS60183747A JP4063784A JP4063784A JPS60183747A JP S60183747 A JPS60183747 A JP S60183747A JP 4063784 A JP4063784 A JP 4063784A JP 4063784 A JP4063784 A JP 4063784A JP S60183747 A JPS60183747 A JP S60183747A
Authority
JP
Japan
Prior art keywords
shape
snap
beveling
chip carrier
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4063784A
Other languages
English (en)
Inventor
Naomiki Kato
直幹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Tokushu Togyo KK
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Nippon Tokushu Togyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd, Nippon Tokushu Togyo KK filed Critical NGK Spark Plug Co Ltd
Priority to JP4063784A priority Critical patent/JPS60183747A/ja
Publication of JPS60183747A publication Critical patent/JPS60183747A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807Ceramic parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電解メッキ后、ブレイクして多数個に分割した
個々の・製品に面取り形状を有する電解チップキャリア
の製造法に悶するものである。
従来、ブレイク用のスナップラインをもった多数個取り
チップキャリアを7+>解メッキ后、ブレイクして個々
の単品にしたものを第314に示し、A図は上面図、B
図は側面図である。図中1はチップキャリアであり、セ
ラミック2の上面に図示してないキャップを接合する金
属化部4及び電解メッキ用連結線4aと、セラミック2
の中間層に1記録金属化部5とセラミック2の下部層に
図示しない10票子の搭載位置である金I、j4化部6
よりなり、側面部はキャスタレーソヨン3により囲こま
れ、その内部に電気桿通をとる金属化部7が形成さ11
ている。
この製造方法の主工程一部断面[Xlを第414に示し
1図1中8は多数個取りチップキャリアS’S 11.
’j体であり、グリーンシート9aの上面にI C71
1子塔載i?(i 10及び電解メッキ用通j話線1O
aをW又はVJ−Mo系よりなる調製したペースト・に
て印刷形成し、また下面にはリード綿接合部11を印刷
する。グリーンシート9bの上a11に」1〕出し配線
部12.を印刷し、グリーン:/ −ト9 Cの上面に
はキャップ接合部13を印刷形成する。
各グリーンシートには牛ヤスタレージョンとなる孔14
が設けられ、この上記3枚を積層接着する。15は電気
導通をとるW又はW−Mo系よりなるペーストの塗イI
J部であり、16はブレイク用の溝である。
上記各配線印刷部は電解メッキ手法によるメッキのため
すべて連結したものである。この積層品を閘脂抜き后、
還元雰囲気中の1500〜1600°Cにて焼結し、電
解メッキにてニッケル及びAuをメッキ后、ブレイクし
て多数個に分jl;ji:し、その個々の分ν;1角隅
に血取りω1摩加工を行っていた。
この従来方法では血取り(計度加工工程で配イ、’jf
コ1;を断線させたり短絡させる等の重欠点不良の発生
が多く、その俣査費用の嵩みも太きかった0また研摩加
工に要する研、j、q 44と加工時間は太き(、製造
原価を高いものとした。
本発明は上記欠点を解決するためになされたものであり
、その要旨は生l用工工程で配線印刷后積層接着を終了
した表裏面のスナップを入れる線上に、そのスナツプ1
1j寸法より広いrlJ寸法にて■又はU形状の溝を加
圧形成し、その湾[1」の中央部にスナップ切り込みを
設けてjM・111’+i汲き后、還元雰囲気中にて焼
結し電解メッキ后ブレイクして面取り形状を有する多数
1[’ilを同時に製作することを特徴とする面取り付
き電解チップキャリアの製造法を提供するものである。
以下本発明につき詳、イ:i1に説明する。
第1図は本発明品のみ3°こ結して電解メッキ后、ブレ
イクしたチップキャリアを示し、A図は上面図、B図は
側面図、0図は一部下面図である。
図中21はチップキャリアであり、セラミック22の上
面にキャップを接合する釜属化部24及び霜解メッキ用
迎結線24aと、セラミック22の中間層に配線金属化
1ff) 25とセラミック22の下部層上面にIC素
子塔載用の金属化部26と下面にリード金具接合用の金
属化部27と、またチップキャリア側面部はキャスタレ
ーソヨン23により囲こま41.その内部に電気導通を
とる金属化部28が形成されており、かつ本発明である
面取り部29がブレイクした時点で四辺の上Fに形成さ
れたものである。
この製造方法の主工程一部断面図を第2図に示し1図中
30は多”数個取りチップキャリア積層体であり、グリ
ーンシート31aの上面にIC素子塔載部32及び連結
線32aをW又はW−Mo系よりなる1′J1要したペ
ーストにて印刷形1戊し。
また下面には金属リード線接合glj 33を印刷する
。グリーンソー)−3l bの上面に取出し配7.泉部
34を印刷し、グリーン7−ト31cの上面にはキャッ
プ接合部35を印:;;す形成する。各グリーンソート
にはキャスクレーンヨンとなる孔36か設けられ、この
上記加工シート3佼を債層接<r+する。孔36には!
、φ通をとる塗布L;μ37か形成さオ′1ている。以
上のA造法は従来と同じ手法で行はれる。
以上、配線部[1:すし積層接着を終了した多数個・R
り積層体のキャスタレーノヨンの各1L36上の中央部
表裏面のスナップを人tする掬)上に、そのスナツ−1
’ rl]寸法より広いr1寸法でかつキャスタレーソ
ヨン孔直径より+iJ小の寸法にて■又はU形状の溝3
8を金型にて加圧形成する。この1祭、積層体は金型内
で40〜80Cに加熱され、上下型にV又はU Ii’
、状の凸H15を有する父型を加圧力5〜1ooyにて
プレスして形成される。次にこの■又はU形状のij、
73811」の中央部に、他の金型を1史用して所望深
さ寸法でスナップ切り込み39を設ける。
以上の成形品を200〜280°C中にてj、Ii、J
脂抜き后、1500〜1600”Cの逅元雰囲1yc中
cc テJ、I’b結し、ニッケル及び八Uを竜7ハメ
ツキ后ブレイクして面取り)し状を有する多数11・!
1を同時に製作する。
以!は図面説明上平ヤスタレー/ヨンのあるチップキャ
リアにつき述べたか、ノド元明の製造法はキャスクレー
ンヨンのないチップキャリアやその池のセラミック基(
反の・製造法に適用出来るものである。
本方法で」作した面取り形状を有するチップキャリアは
、その面取り形状が研摩加工した従来品と変りな(良好
であり、従来品の研摩加工による配線の断線や短絡の不
良発生が本方法品は殆んどなく、検査工程を省略出来る
と同時に研摩加工がな(なり製造原価を大きく低減出来
て。
その効果は大きかった。
以下、実施例につき具体的に述べる。
実施例 第1図に示すチップキャリアと第2図に示す生の一部断
面図を参照して説明する。
Al2O3含有瓜9296の混合粉末にエチルセルロー
ズ、ジブチルフタレ−1・、トリクレン、分散剤等を加
へ撹拌混合した泥漿をドクターブレード工法にて0.7
 n′m厚さのグリーンシートを成jしした。
このグリーンシートを300 X 200 at;nに
裁断して3枚を作り、これに四辺の外周部に位置合せの
3φ脳孔16個と一辺21rIUnの正方形寸法外周位
置に0.9φ謹孔のキャスタレーション36を孔中心間
隔1.9調をもって1区画し、横10列と縦7列の計7
0個分を設けると共に各区画した正方形の四隅に角取り
面となる2rnJnの正方形孔を設けた。
この加工シートの1枚である318ソートの上面で上記
各pキ丁スタレーノヨン孔によす区画した各中央部にI
’C素子塔載gas 32及び電解メッキ用連結腺32
aをW j5)末よりなる調製したペーストにて印刷形
成し、また下面には金1.↑Sリード線接合部33を印
刷する。別の力1]工/−ト31bの上面にIC素子の
取出し配線部34を上記と同じくキャスタレーノヨン区
画内に印刷する。又1シ:]の加工シート31Cの上面
には上記と伺じキャスタレー7ヨン区画内にキャンプ1
シ合部35と図示していないメッキ用j土結:6毛を印
刷形成する。
上記の31aソートと31bソートとを接4剤ニて位置
合せ接着して、このキャスクレーンヨンの孔内にW粉末
よりなる液状ペーストを圧力により塗布した。この上面
に31Cのシートを重ね接着液と100°C加熱プレス
にて積層接?1した。
別に、金型の上型、F型に一辺か21 r、r=nの正
方形位置に、断面−辺が0.7 anの正三角ノi3の
角部に0.21amの面取りRGBをもつV形状の凸i
;i5を設け、これにて金型を横10列と縦7列に区画
して計70個分割に形成したものをQ(J::i L/
だ。
これをプレス機にセットして通電し金型温度を50℃に
加熱し、その中に上′記加工漬層したシートを位置合せ
戴置し圧力5 Q h14にて1分間/jll圧した。
脱型后債層ノートのV形状;(4は深さ寸法0.4 m
mで巾寸法は0.6 yr、mか形成さ〕また。
また別の上、F金型に一辺が21厩の正方形位置に、断
面高さが0.6rrax、根元厚さか0.5 rr=、
1のスナップ刃を設け、こA]にて金型を1黄10列と
縦7列に区;;ifl j、て計70個分割に形成した
ものを準備した。この上下金型をプレス(故にセットし
て、上記加工積層シートを位i!¥合せ戴置し加圧して
、スナップラインを設けた。上記加工積層シートの一部
断面図を第2図に示した。
この加工品を250℃中にて樹jli抜き后、窒素と水
素化の混合雰囲気中の1550 ’Cにてh見結した。
この焼結晶に’+li解ニッケルメッキ及びAuメッキ
を施し、ブレイクして第1図に示した曲取り形状を有す
るチップキャリアをり鵬1′I同時に製作した。
【図面の簡単な説明】
第1図は本製造法により製作したチップキャリアであり
、A図は上面図、B図は側面図、0図は一部下面図であ
る。第2図はその生’+ri ilF’r /J+1工
品の上品断jnj図、第3図は従来広によるナツプ千ヤ
リアでA図は上面[刈、B+、4はfliJ面1.」、
第4図はその生積層)J:I上品の一部iカ1面図であ
る。 21・・・チップキャリア、22・・・セラミック。 23・・・キャスタレーンヨン、24.24a、25゜
2G、27.28・・・金属化部、29・・・面JRQ
部。 30 ・・・生7jll工槓層i、i−,31a、31
b、31C・・・グリーンシート、32,32a、33
,34゜35.37・・・金Xj’iよりなるペースト
の配線又は塗布部、 36・・・キャスタレーションと
なる孔、38・・・■又はU形状溝、39・・・スナッ
プ切り込み。 第1 図 (A) 第2図 r4S3 図 (B) 1 1.1.¥ 4 し自

Claims (1)

  1. 【特許請求の範囲】 ブレイク用のスナップラインをもった多数個取り電解チ
    ップキャリアの製造法において、生7Jl]エエf■で
    配線印刷層積層接着を胚子した表:、14面のスナップ
    を人第1る線上に、そのスナップ11」寸法より広い「
    1】寸法にてV又はU形状のjt’tを加圧形成し、そ
    のii’lj IJの中央部【こスナップ切り込みを設
    けて;舅脂抜き后、」ユ元谷囲気宇にて焼結し電解メッ
    キ后ブレイクして面取りj1≦状を有する多数個を同時
    に製作することを9′、f徴とする面取り付き電解チッ
    プキャリアの製造法。
JP4063784A 1984-03-01 1984-03-01 面取り付き電解チツプキヤリアの製造法 Pending JPS60183747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4063784A JPS60183747A (ja) 1984-03-01 1984-03-01 面取り付き電解チツプキヤリアの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4063784A JPS60183747A (ja) 1984-03-01 1984-03-01 面取り付き電解チツプキヤリアの製造法

Publications (1)

Publication Number Publication Date
JPS60183747A true JPS60183747A (ja) 1985-09-19

Family

ID=12586068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4063784A Pending JPS60183747A (ja) 1984-03-01 1984-03-01 面取り付き電解チツプキヤリアの製造法

Country Status (1)

Country Link
JP (1) JPS60183747A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151749U (ja) * 1986-03-18 1987-09-26

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830118A (ja) * 1981-08-14 1983-02-22 ティーディーケイ株式会社 電子部品、その製造方法及び製造装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830118A (ja) * 1981-08-14 1983-02-22 ティーディーケイ株式会社 電子部品、その製造方法及び製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62151749U (ja) * 1986-03-18 1987-09-26
JPH0517887Y2 (ja) * 1986-03-18 1993-05-13

Similar Documents

Publication Publication Date Title
HK1035261A1 (en) Method for producing semiconductor device.
US8876996B2 (en) Method for the manufacture of double-sided metalized ceramic substrates
JP3673440B2 (ja) 半導体素子収納用パッケージおよびその製造方法ならびに半導体装置
CN102377406A (zh) 带贯通电极的玻璃基板的制造方法及电子部件的制造方法
CN101226890A (zh) 冲裁式无外引脚封装构造及其制造方法
JPS60183747A (ja) 面取り付き電解チツプキヤリアの製造法
US5200365A (en) System for achieving desired bondlength of adhesive between a semiconductor chip package and a heatsink
JPS6077434A (ja) 半導体装置
CN217822787U (zh) 一种集成电路用散热片防残胶的引线框架结构
CN101844333A (zh) 研磨工具及其制备方法
CN215659367U (zh) 用于金刚石单晶片平面研磨的固定工装及平面研磨装置
TW584585B (en) Beveling wheel for processing silicon wafer outer periphery and the manufacture method thereof
CN101359602B (zh) 单片折叠式表面粘着半导体组件组装方法
JPH07283179A (ja) 半導体装置の製造方法
CN218534171U (zh) 一种金刚石快速打磨加工用新型磨片
JP2617178B2 (ja) 時計用文字板
JP2684066B2 (ja) 高温用サーミスタ
JP3965422B2 (ja) ダイヤモンドペレット及びその製造方法並びに研削機用定盤
CN117936491A (zh) 一种双列直插高压隔离引线框架结构及封装方法
KR0145392B1 (ko) 금판이 접착된 시계케이스의 제조방법
JPS6354760A (ja) ピン・グリツド・アレイ用ピンの製造方法
JPH0631163B2 (ja) 接合用ain質焼結基板材及びその接合方法
JPS59101855A (ja) セラミツクicパツケ−ジの製造方法
JPS59102570A (ja) ウエハの研磨方法
JP2616026B2 (ja) 接合金属膜形成方法