JPS60180133A - 荷電ビ−ムによる電子デバイスの試験法 - Google Patents
荷電ビ−ムによる電子デバイスの試験法Info
- Publication number
- JPS60180133A JPS60180133A JP59034359A JP3435984A JPS60180133A JP S60180133 A JPS60180133 A JP S60180133A JP 59034359 A JP59034359 A JP 59034359A JP 3435984 A JP3435984 A JP 3435984A JP S60180133 A JPS60180133 A JP S60180133A
- Authority
- JP
- Japan
- Prior art keywords
- charged beam
- charged
- voltage
- acceleration voltage
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＶＬＳＩ等の電子デバイスの障害検出や特性評
価を、荷電ビーム照射によって非接触状態で行なう試験
法に関する。
価を、荷電ビーム照射によって非接触状態で行なう試験
法に関する。
今後の電子デバイスとりわけＶＬＳＩの実現には、サブ
ミクロン領域での各種プロセス技術と回路構成技術を開
発する必要がある。これと共にこれら微細加工技術を効
率的に実用化し高品質かつ低価格の電子デバイスを提供
するためには各製造段階における試験法の確立が不可欠
である。これまで電子・デバイスの試験には機械式探針
法が用いられてきたが、このような接触形試験法では、
主として空間分解能の点から、サブミクロン領域への適
用は困難である。これに対処して、近年、高分解能の非
接触形電子ビーム試験法が用いられるようになったが、
これは、電極配線パターンを形成した後のデバイス評価
には効力があるものの、単一ビームによる測定であるこ
とから、デバイス製造段階におけるプロセス評価に適用
することはほとんど不可能であるという問題がある。
ミクロン領域での各種プロセス技術と回路構成技術を開
発する必要がある。これと共にこれら微細加工技術を効
率的に実用化し高品質かつ低価格の電子デバイスを提供
するためには各製造段階における試験法の確立が不可欠
である。これまで電子・デバイスの試験には機械式探針
法が用いられてきたが、このような接触形試験法では、
主として空間分解能の点から、サブミクロン領域への適
用は困難である。これに対処して、近年、高分解能の非
接触形電子ビーム試験法が用いられるようになったが、
これは、電極配線パターンを形成した後のデバイス評価
には効力があるものの、単一ビームによる測定であるこ
とから、デバイス製造段階におけるプロセス評価に適用
することはほとんど不可能であるという問題がある。
本発明の目的は、従来技術での」二記した問題点を解決
し、電子デバイスの各製造段階における各種プロセスの
評価をも可能とする荷電ビームによる電子デバイス試験
法を提供することにある。
し、電子デバイスの各製造段階における各種プロセスの
評価をも可能とする荷電ビームによる電子デバイス試験
法を提供することにある。
本発明の特徴は、」−記目的を達成するために、−次荷
電ビームを第１及び第２の加速電圧源によりそれぞれ電
圧値可変に加速して得られる第１及び第２の荷電ビーム
を、電子デバイスの一部の導体パターン」二の第１の点
Ａ及び第２の点Ｂにそれぞれ照射し、上記導体パターン
材質の二次電子放出比をδとして上記第１の荷電ビーム
の加速電圧をδ〉１あるいはδ〈ｌとなるように設定し
上記第２の荷電ビームの加速電圧をδ−１となるように
設定したときの上記第２の荷電ビームの照射点Ｂの電位
レベルを二次電子検出器で検出することにより、電子デ
バイスの障害検出及び特性評価を行なう試験法とするこ
とにある。
電ビームを第１及び第２の加速電圧源によりそれぞれ電
圧値可変に加速して得られる第１及び第２の荷電ビーム
を、電子デバイスの一部の導体パターン」二の第１の点
Ａ及び第２の点Ｂにそれぞれ照射し、上記導体パターン
材質の二次電子放出比をδとして上記第１の荷電ビーム
の加速電圧をδ〉１あるいはδ〈ｌとなるように設定し
上記第２の荷電ビームの加速電圧をδ−１となるように
設定したときの上記第２の荷電ビームの照射点Ｂの電位
レベルを二次電子検出器で検出することにより、電子デ
バイスの障害検出及び特性評価を行なう試験法とするこ
とにある。
〔発明の実施例〕
以下、本発明の実施例を図面により説明する。
第１図は本発明の一実施例の説明図で、これは、電子デ
バイスの製造初期段階で発生する代表的障害モードであ
るゲート・リークを検証する場合である。第１図におい
て、１及び２はそれぞれ、図示されていない荷電ビーム
源からの一次荷電ビームを第１の加速電圧源２１及び第
２の加速電圧源２２によりそれぞれ別個に電圧値可変に
加速して得られる第１及び第２の荷電ビームであり、こ
れらが、電極配線パターン５上の第１の点Ａ及び第２の
点Ｂにそれぞれ照射される。３は第２の荷電ビーム２に
よって発生する二次電子、４はエネルギー分析器等を内
蔵して成る二次電子検出器、６は絶縁層、７は基板、８
は基板７の接地線、９はウェル層、１０及び月はそれぞ
れ絶縁層６内に発生したピンホールである。
バイスの製造初期段階で発生する代表的障害モードであ
るゲート・リークを検証する場合である。第１図におい
て、１及び２はそれぞれ、図示されていない荷電ビーム
源からの一次荷電ビームを第１の加速電圧源２１及び第
２の加速電圧源２２によりそれぞれ別個に電圧値可変に
加速して得られる第１及び第２の荷電ビームであり、こ
れらが、電極配線パターン５上の第１の点Ａ及び第２の
点Ｂにそれぞれ照射される。３は第２の荷電ビーム２に
よって発生する二次電子、４はエネルギー分析器等を内
蔵して成る二次電子検出器、６は絶縁層、７は基板、８
は基板７の接地線、９はウェル層、１０及び月はそれぞ
れ絶縁層６内に発生したピンホールである。
第１図に示すように絶縁層６内に電極配線パターン５と
接触してピンホール１０または１１が発生している場合
、電極配線パターン５は基板７と短絡した障害になる。
接触してピンホール１０または１１が発生している場合
、電極配線パターン５は基板７と短絡した障害になる。
このとき、もし絶縁層６がゲート層であれば、いわゆる
ゲート・リーク障害に相、３ ・ 当し、デバイス製造初期段階において検出することが極
めて重要である。このようなデバイス製造初期段階では
、非接触方式で測定を行なう試験法であることが要請さ
れる。即ち、デバイス製造完了時においては相互に接続
される電極配線パターンも、デバイス製造初期段階では
大部分のものがチップ内で互いに分離した状態で形成さ
れることから、特定の電源用パッドを設けて測定対象と
すべき全ての電極配線パターンに電流を供給して試験を
行なうことは事実上不可能である。従って、第１図に示
す障害を検出するためには、各パターンに対して順次、
荷電ビームを照射して障害をパターンごとに識別する非
接触形の試験法が必要になる。
ゲート・リーク障害に相、３ ・ 当し、デバイス製造初期段階において検出することが極
めて重要である。このようなデバイス製造初期段階では
、非接触方式で測定を行なう試験法であることが要請さ
れる。即ち、デバイス製造完了時においては相互に接続
される電極配線パターンも、デバイス製造初期段階では
大部分のものがチップ内で互いに分離した状態で形成さ
れることから、特定の電源用パッドを設けて測定対象と
すべき全ての電極配線パターンに電流を供給して試験を
行なうことは事実上不可能である。従って、第１図に示
す障害を検出するためには、各パターンに対して順次、
荷電ビームを照射して障害をパターンごとに識別する非
接触形の試験法が必要になる。
基板上に絶縁層を介して形成された電極配線パターンを
荷電ビームでチャージ・アップさせたとき、これによっ
て発生する電圧レベルとその極性は、パターン材質の二
次電子放出比δと、照射する荷電ビームの種類（電子ビ
ームかイオンビームか）によって決まることは良く知ら
れている。二・ ４ ・ 吹電子放出比δはパターン材質によって、第２図に示す
ように、照射される一次荷電ビームの加速電圧に依存し
て変化する。即ち、荷電ビームが電子ビームである場合
は、δ〉ｌの領域の加速電圧Ｅｘではパターンは正に帯
電し、δ〈１の領域の加速電圧Ｅｙでは負に帯電する。
荷電ビームでチャージ・アップさせたとき、これによっ
て発生する電圧レベルとその極性は、パターン材質の二
次電子放出比δと、照射する荷電ビームの種類（電子ビ
ームかイオンビームか）によって決まることは良く知ら
れている。二・ ４ ・ 吹電子放出比δはパターン材質によって、第２図に示す
ように、照射される一次荷電ビームの加速電圧に依存し
て変化する。即ち、荷電ビームが電子ビームである場合
は、δ〉ｌの領域の加速電圧Ｅｘではパターンは正に帯
電し、δ〈１の領域の加速電圧Ｅｙでは負に帯電する。
これに対し、荷電ビームがイオンビームである場合は、
これらの極性は逆になる。さらに、δ−１に対応する加
速電圧Ｅｏで加速した場合は、荷電ビームの種類を問わ
ず、パターンの総電荷量は荷電ビーム照射の前後で一定
であることから、初期電圧が保持される。
これらの極性は逆になる。さらに、δ−１に対応する加
速電圧Ｅｏで加速した場合は、荷電ビームの種類を問わ
ず、パターンの総電荷量は荷電ビーム照射の前後で一定
であることから、初期電圧が保持される。
本発明は上記の現象を積極的に活用したものであり、以
下、具体的に述べる。さて、第１図において、電極配線
パターン５に第１の荷電ビームｌをδ〜１の条件で照射
すると、正常状態では電極配線パターン５は上記理由に
基づいて帯電し、一定の電位が発生する。ところが例え
ば第１図に示すピンホール１０が形成されると、これを
介して照射電流がアースに流れ、電極配線パターン５は
接地電位レベルにクランプされる。従って、パターン上
の電位変化の有無を判定することでピンホール１０の存
在を検知できる。しかしながら、例えばに第１の荷電ビ
ーム１を照射するだけではその存在を見落すおそれがあ
る。以下この場合の検出法・を、電子ビームを照射する
場合を例に採って説明する。第１図において基板７がｐ
形の場合はウニまず第１の荷電ビームＪ（いまの場合は
電子ビーム）を前記した加速電圧Ｅｘで加速して電極配
線パターン５を照射すると電極配線パターン５→ピンホ
ール１１を介して前記ＰＮ接合は逆バイアスされ、この
接合容量に照射電荷が蓄積される。この結果、電極配線
パターン５には正の電位が発生し、ピンホール１１があ
るにもかかわらず正常パターンと見なしてしまう。これ
に対し第１の荷電ビームｌを加速電圧Ｅｙで加速すれば
前記ＰＮ接合は順バイアスになり、アース→接地線８→
基板７→ウェ回路が形成され、電極配線パターン５は接
地電位レベルにクランプされる。この結果、前記ピンホ
ール１０と同様にピンホール１１の存在を検知すること
が可能になる。
下、具体的に述べる。さて、第１図において、電極配線
パターン５に第１の荷電ビームｌをδ〜１の条件で照射
すると、正常状態では電極配線パターン５は上記理由に
基づいて帯電し、一定の電位が発生する。ところが例え
ば第１図に示すピンホール１０が形成されると、これを
介して照射電流がアースに流れ、電極配線パターン５は
接地電位レベルにクランプされる。従って、パターン上
の電位変化の有無を判定することでピンホール１０の存
在を検知できる。しかしながら、例えばに第１の荷電ビ
ーム１を照射するだけではその存在を見落すおそれがあ
る。以下この場合の検出法・を、電子ビームを照射する
場合を例に採って説明する。第１図において基板７がｐ
形の場合はウニまず第１の荷電ビームＪ（いまの場合は
電子ビーム）を前記した加速電圧Ｅｘで加速して電極配
線パターン５を照射すると電極配線パターン５→ピンホ
ール１１を介して前記ＰＮ接合は逆バイアスされ、この
接合容量に照射電荷が蓄積される。この結果、電極配線
パターン５には正の電位が発生し、ピンホール１１があ
るにもかかわらず正常パターンと見なしてしまう。これ
に対し第１の荷電ビームｌを加速電圧Ｅｙで加速すれば
前記ＰＮ接合は順バイアスになり、アース→接地線８→
基板７→ウェ回路が形成され、電極配線パターン５は接
地電位レベルにクランプされる。この結果、前記ピンホ
ール１０と同様にピンホール１１の存在を検知すること
が可能になる。
他方、基板７がｎ形の場合は、上記と同様の理由により
、第１の荷電ビームｌの加速電圧を第２図のＥｘに設定
することによりピンホール１１ノ存在を検知できる。
、第１の荷電ビームｌの加速電圧を第２図のＥｘに設定
することによりピンホール１１ノ存在を検知できる。
電極配線パターン５の電位レベルを非接触で測定するに
は、第２の荷電ビーム２の加速電圧をδ−ｉに対応する
加速電圧Ｅｏに設定する。これによって、第２の荷電ビ
ームが照射されるＢ点より発生する二次電子３のエネル
ギー分布は、δ−１のときに電極配線パターン５に生じ
る電圧変化と等しいエネルギーだけ変位する。これを二
次電子検出器４で測定すれば電極配線パターン５の電位
レベルを検知できる。
は、第２の荷電ビーム２の加速電圧をδ−ｉに対応する
加速電圧Ｅｏに設定する。これによって、第２の荷電ビ
ームが照射されるＢ点より発生する二次電子３のエネル
ギー分布は、δ−１のときに電極配線パターン５に生じ
る電圧変化と等しいエネルギーだけ変位する。これを二
次電子検出器４で測定すれば電極配線パターン５の電位
レベルを検知できる。
第３図は本発明の他の実施例の説明図で、これは、電子
デバイス製造後期段階における電極配線パターンのオー
プン障害の検出に本発明を適用した場合である。第３図
において、１２は拡散層であ・ ７ ・ す、その他の符号は第１図と同じである。第３図におい
て、第１の荷電ビーム１を電極配線パターン５上のＡ点
に照射し、これによって発生した電圧の有無を、第２の
荷電ビーム２をＢ点に照射して検出することによって、
電極配線パターン５のＡ点−Ｂ点間の断線の有無を検知
する。本実施例では電極配線パターン５が拡散層１２に
接続されているため同パターンを帯電させるためには、
拡散層１２と基板７で構成されるＰＮ接合を基板の種類
、 に応じて逆バイアスする加速電圧によって第１の荷
電ビーム１を照射する。即ち、第１の荷電ビーム１が電
子ビームであるとして、基板７がｐ形であれば加速電圧
をＥｘとし、ｎ形であれば加速電圧をＥｙとして得られ
る第１の荷電ビーム１を照射して断線障害の検出を行な
う。この場合、第２の荷電ビーム２の加速電圧はδ−１
に対応するＥ。
デバイス製造後期段階における電極配線パターンのオー
プン障害の検出に本発明を適用した場合である。第３図
において、１２は拡散層であ・ ７ ・ す、その他の符号は第１図と同じである。第３図におい
て、第１の荷電ビーム１を電極配線パターン５上のＡ点
に照射し、これによって発生した電圧の有無を、第２の
荷電ビーム２をＢ点に照射して検出することによって、
電極配線パターン５のＡ点−Ｂ点間の断線の有無を検知
する。本実施例では電極配線パターン５が拡散層１２に
接続されているため同パターンを帯電させるためには、
拡散層１２と基板７で構成されるＰＮ接合を基板の種類
、 に応じて逆バイアスする加速電圧によって第１の荷
電ビーム１を照射する。即ち、第１の荷電ビーム１が電
子ビームであるとして、基板７がｐ形であれば加速電圧
をＥｘとし、ｎ形であれば加速電圧をＥｙとして得られ
る第１の荷電ビーム１を照射して断線障害の検出を行な
う。この場合、第２の荷電ビーム２の加速電圧はδ−１
に対応するＥ。
に設定することは、前述した実施例の場合と同じである
。
。
以上説明したように、本発明によれば、電子デ・ ８
・ バイス製造の各段階においてプロセス評価のために必要
な各種測定を非接触で行なうことが可能になると共に、
デバイス製造後の機能検査においても、第１及び第２の
２本の荷電ビームを別個に動作させる方式であることか
ら、従来不可能であった測定が可能になり、これにより
、今後のサブミクロン領域の微細加工技術により形成さ
れる各種電子デバイスを高品質かつ低価格で提供するの
に多大の寄与が期待できる。
・ バイス製造の各段階においてプロセス評価のために必要
な各種測定を非接触で行なうことが可能になると共に、
デバイス製造後の機能検査においても、第１及び第２の
２本の荷電ビームを別個に動作させる方式であることか
ら、従来不可能であった測定が可能になり、これにより
、今後のサブミクロン領域の微細加工技術により形成さ
れる各種電子デバイスを高品質かつ低価格で提供するの
に多大の寄与が期待できる。
第１図は本発明の一実施例の説明図、第２図は二次電子
放出比δの一次荷電ビーム加速電圧依存性を示す図、第
３図は本発明の他の実施例の説明図である。 〈符号の説明〉 ■・・・第１の荷電ビーム ２・・・第２の荷電ビーム ３・・・二次電子 ４・・・二次電子検出器 ５・・・電極配線パターン ＝６・・・絶縁層 ７・・・基板 ８・・・接地線 ９・・・ウェル層 １０．１１・・・ピンホール １２・・・拡散層 ２１・・・第１の加速電圧源 ２２・・・第２の加速電圧源 特許出願人 日本電信電話公社 代理人弁理士 中村純之助 ・１１・ 米１ 図 １ＰＺ図 ≦
放出比δの一次荷電ビーム加速電圧依存性を示す図、第
３図は本発明の他の実施例の説明図である。 〈符号の説明〉 ■・・・第１の荷電ビーム ２・・・第２の荷電ビーム ３・・・二次電子 ４・・・二次電子検出器 ５・・・電極配線パターン ＝６・・・絶縁層 ７・・・基板 ８・・・接地線 ９・・・ウェル層 １０．１１・・・ピンホール １２・・・拡散層 ２１・・・第１の加速電圧源 ２２・・・第２の加速電圧源 特許出願人 日本電信電話公社 代理人弁理士 中村純之助 ・１１・ 米１ 図 １ＰＺ図 ≦
Claims (1)
- 一次荷電ビームを第１及び第２の加速電圧源によりそれ
ぞれ電圧値可変に加速して得られる第１及び第２の荷電
ビームを、電子デバイスの一部の導体パターン上の第１
の点Ａ及び第２の点Ｂにそれぞれ照射し、上記導体パタ
ーン材質の二次電子放出比をδとして上記第１の荷電ビ
ームの加速電圧をδ〉１あるいはδ〈ｌとなるように設
定し上記第２の荷電ビームの加速電圧をδ−１となるよ
うに設定したときの上記第２の荷電ビームの照射点Ｂの
電位レベルを二次電子検出器で検出することを特徴とす
る荷電ビームによる電子デバイスの試験法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59034359A JPS60180133A (ja) | 1984-02-27 | 1984-02-27 | 荷電ビ−ムによる電子デバイスの試験法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59034359A JPS60180133A (ja) | 1984-02-27 | 1984-02-27 | 荷電ビ−ムによる電子デバイスの試験法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60180133A true JPS60180133A (ja) | 1985-09-13 |
Family
ID=12411964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59034359A Pending JPS60180133A (ja) | 1984-02-27 | 1984-02-27 | 荷電ビ−ムによる電子デバイスの試験法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180133A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962867A (en) * | 1996-06-19 | 1999-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures |
-
1984
- 1984-02-27 JP JP59034359A patent/JPS60180133A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962867A (en) * | 1996-06-19 | 1999-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912052A (en) | Method of testing semiconductor elements | |
| US4296372A (en) | Techniques for impressing a voltage with an electron beam | |
| JP2007500954A (ja) | 高電流電子ビーム検査 | |
| TW201704766A (zh) | 加熱粒子束以識別缺陷 | |
| CA1236929A (en) | Photon assisted tunneling testing of passivated integrated circuits | |
| JP3185876B2 (ja) | 半導体装置のコンタクト開口検査方法 | |
| JPS60180133A (ja) | 荷電ビ−ムによる電子デバイスの試験法 | |
| JPH1187451A (ja) | 半導体装置の検査方法および半導体装置検査器 | |
| JP2959529B2 (ja) | 荷電粒子ビームによる半導体ウエハー検査装置及び検査方法 | |
| US7170056B2 (en) | Methodology and apparatus for leakage detection | |
| CA1271849A (en) | Electron beam testing of semiconductor wafers | |
| JP3654434B2 (ja) | 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 | |
| Hafer et al. | Electron Beam Inspection: Voltage Contrast Inspection to Characterize Contact Isolation | |
| JP2814953B2 (ja) | 故障モードの特定方法 | |
| KR20000077489A (ko) | 피시험 디바이스 시험장치 및 피시험 디바이스 시험방법 | |
| Reimer et al. | Electron Beam Induced Current Analysis of Voltage Breakdown Sites in Thin MOS Oxides | |
| JPS61207028A (ja) | 電子デバイスの試験方法 | |
| US6859061B2 (en) | Device for analyzing failure in semiconductor device provided with internal voltage generating circuit | |
| JPH0587789B2 (ja) | ||
| JPS61148309A (ja) | パタ−ン検出装置 | |
| JPS63122136A (ja) | 集積回路 | |
| JPH07120695B2 (ja) | 半導体集積回路の検査装置および検査方法 | |
| Findlay et al. | EFFECT OF METAL UNDERLAYER ON PLASMA INDUCED CHARGING. Yuri Karzhavin, Wei Wu. Advanced Products Research and Development Laboratory, Motorola 3501 Ed Bluestein Blvd., Austin, TX 78721, USA | |
| Norman et al. | SEM micro-irradiation techniques in semiconductor devices | |
| JPS61207027A (ja) | 電子デバイスの試験装置 |