JPS60178642A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60178642A JPS60178642A JP3352884A JP3352884A JPS60178642A JP S60178642 A JPS60178642 A JP S60178642A JP 3352884 A JP3352884 A JP 3352884A JP 3352884 A JP3352884 A JP 3352884A JP S60178642 A JPS60178642 A JP S60178642A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous
- several
- container
- adhered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）１発明の技術分野
本発明は半導体装置等の配線層に用いる高融点金属シリ
サイド層の形成に関する。
サイド層の形成に関する。
（ｂ）、技術の背景
集積回路の高集積化に伴い、最上層の配線材料としては
アルミニウム、中間層の配線材料としては２〜３層構造
のドープした多結晶珪素層が多用されている。特にＭＩ
Ｓ素子のゲートには多結晶珪素層を用いるため、ゲート
に接続されるメモリ素子のワード線等多結晶珪素層を極
めて広く使用している。
アルミニウム、中間層の配線材料としては２〜３層構造
のドープした多結晶珪素層が多用されている。特にＭＩ
Ｓ素子のゲートには多結晶珪素層を用いるため、ゲート
に接続されるメモリ素子のワード線等多結晶珪素層を極
めて広く使用している。
しかし集積回路の高速化に伴い、多結晶珪素層の抵抗が
金属より大きいため、配線抵抗と容量の積による遅延が
問題になる。このため配線材料として高融点金属が検討
されたが、 ｉ、イオン注入のマスクにならない。
金属より大きいため、配線抵抗と容量の積による遅延が
問題になる。このため配線材料として高融点金属が検討
されたが、 ｉ、イオン注入のマスクにならない。
ｉｉ、酸化しやすい。
ｉｉｉ 、耐薬品性が悪い。
ｉｖ、接触抵抗が大きい。
等の欠点を有する。
そのため高融点金属シリサイドが用いられるようになっ
た。例えばタングステン・シリサイド、モリブデン・シ
リサイド、チタン・シリサイド、タンタル・シリサイド
等が用いられる。これらのシリサイドの比抵抗はｌＯ〜
１００μΩｃｍで、多結晶珪素の最低値１０００μΩｃ
ｍより１〜２桁小さく、さらに珪素に対するオーム性接
合が形成され易い、比抵抗は例えばタングステン・シリ
サイド３０〜１００μΩＣ１１１ ４０〜１００μΩＣ―、タンタル・シリサイドは３０〜
６０μΩｃｔａｓチタン・シリサイドは１３〜３０μΩ
ｃｍである。
た。例えばタングステン・シリサイド、モリブデン・シ
リサイド、チタン・シリサイド、タンタル・シリサイド
等が用いられる。これらのシリサイドの比抵抗はｌＯ〜
１００μΩｃｍで、多結晶珪素の最低値１０００μΩｃ
ｍより１〜２桁小さく、さらに珪素に対するオーム性接
合が形成され易い、比抵抗は例えばタングステン・シリ
サイド３０〜１００μΩＣ１１１ ４０〜１００μΩＣ―、タンタル・シリサイドは３０〜
６０μΩｃｔａｓチタン・シリサイドは１３〜３０μΩ
ｃｍである。
シリサイドを素子に用いる場合、シリサイド単層で用い
る場合と、シリサイド層の下に多結晶珪素を敷く所謂ポ
リサイド構造をとる場合がある。
る場合と、シリサイド層の下に多結晶珪素を敷く所謂ポ
リサイド構造をとる場合がある。
ポリサイド構造は複合層のため、微細パターン形成のエ
ツチング条件の設定が難しい。しかしポリサイド構造は
珪素とオーム接合が形成され易く、珪素基板または二酸
化珪素膜と接する部分が多結晶珪素であるため、実績の
あるプロセスで、素子特性例えばしきい値電圧、立ち上
がり電圧等は従来と変わらず、また半導体素子製作上量
も複雑で、問題の多い界面についても新たな問題を引き
起こす心配は少ない。
ツチング条件の設定が難しい。しかしポリサイド構造は
珪素とオーム接合が形成され易く、珪素基板または二酸
化珪素膜と接する部分が多結晶珪素であるため、実績の
あるプロセスで、素子特性例えばしきい値電圧、立ち上
がり電圧等は従来と変わらず、また半導体素子製作上量
も複雑で、問題の多い界面についても新たな問題を引き
起こす心配は少ない。
（Ｃ）、従来技術と問題点
高融点金属としてタングステン、下地として珪素基板ま
たはその上に被着された二酸化珪素層を用い、高融点金
属シリサイド層形成の従来技術をつぎに説明する。
たはその上に被着された二酸化珪素層を用い、高融点金
属シリサイド層形成の従来技術をつぎに説明する。
ｉ、スパッタ法
珪素または多結晶珪素の上に直接金属を被着し、高温処
理で反応させてシリサイド層を形成する。
理で反応させてシリサイド層を形成する。
また珪素と金属を同時に被着させる方法もよく用いられ
る。この場合金属、珪素の被着方法としてスパッタ、蒸
着、鍍金等があるが、ここではスパッタで代表させる。
る。この場合金属、珪素の被着方法としてスパッタ、蒸
着、鍍金等があるが、ここではスパッタで代表させる。
スパッタによる被着は方向性があるため段差被覆が悪い
。またスパッタのターゲットとして用いる高融点金属中
に微量のウラン、トリウム等の放射性元素を含み、これ
らの不純物が配線材料中に含まれることによる半導体装
置特にメモリ素子のα線障害による記憶情報の喪失、所
謂ソフトエラーを起こすことがある。
。またスパッタのターゲットとして用いる高融点金属中
に微量のウラン、トリウム等の放射性元素を含み、これ
らの不純物が配線材料中に含まれることによる半導体装
置特にメモリ素子のα線障害による記憶情報の喪失、所
謂ソフトエラーを起こすことがある。
ｉｉ、六弗化タングステンとモノシランによる減圧気相
成長法 チャンバー中に六弗化タングステンとモノシランを別々
に導入し、チャンバー中で混合し、３００〜４５０℃で
反応させてシリサイド層を形成する。この場合は上記ガ
ス混合の近傍のみシリサイド層の形成が行われ、多数の
半導体ウェハにシリサイド層を形成することは困難であ
り、従って量産はできない。
成長法 チャンバー中に六弗化タングステンとモノシランを別々
に導入し、チャンバー中で混合し、３００〜４５０℃で
反応させてシリサイド層を形成する。この場合は上記ガ
ス混合の近傍のみシリサイド層の形成が行われ、多数の
半導体ウェハにシリサイド層を形成することは困難であ
り、従って量産はできない。
（ｄ）０発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
剥離し難く、段差被覆がよく、α線障害がなく、多数の
基板を同時に形成できる量産効果の大きい高融点金属シ
リサイド層の形成方法を提供することにある。
剥離し難く、段差被覆がよく、α線障害がなく、多数の
基板を同時に形成できる量産効果の大きい高融点金属シ
リサイド層の形成方法を提供することにある。
（ｅ）０発明の構成
上記の目的は本発明によれば、珪素基板またはその上に
被着された二酸化珪素層等の下地の上に、多結晶珪素層
、アモルファス珪素層を順次被着し、該アモルファス珪
素層を高融点金属の化合物と反応さゼて高融点金属シリ
サイド層を形成することを特徴とする半導体装置の製造
方法を提供することによって達成される。
被着された二酸化珪素層等の下地の上に、多結晶珪素層
、アモルファス珪素層を順次被着し、該アモルファス珪
素層を高融点金属の化合物と反応さゼて高融点金属シリ
サイド層を形成することを特徴とする半導体装置の製造
方法を提供することによって達成される。
本発明はアモルファス珪素中には多量の水素が含まれ、
このためシリサイド形成が容易に行われることを利用し
たものである。
このためシリサイド形成が容易に行われることを利用し
たものである。
例えばタングステンの場合ばつぎの反応式で容易にタン
グステン・シリサイド（５ｉｘＷ、 ）ができる。
グステン・シリサイド（５ｉｘＷ、 ）ができる。
ＳｉＨ＋ＷＦ＠→５ｉＸＷ、＋Ｈｐ
Ｓｉ＋ＷＦ＠→Ｗ＋ＳｉＦ＠
（ｆ）０発明の実施例
第１図は本発明の実施例を示す断面である。図において
ｌは下地、２は多結晶珪素層、３はアモルファス珪素層
を示す。
ｌは下地、２は多結晶珪素層、３はアモルファス珪素層
を示す。
第１図（ａｌにおいて、下地１として珪素基板上に被着
された二酸化珪素層を用い、その上に厚さ２０００Ａの
ドープした多結晶珪素層２を６２０℃で通常の気相成長
法により被着する。この層の形成は下地との密着性をよ
くし、かつ前記の理由により種々の利点をもつために行
う。
された二酸化珪素層を用い、その上に厚さ２０００Ａの
ドープした多結晶珪素層２を６２０℃で通常の気相成長
法により被着する。この層の形成は下地との密着性をよ
くし、かつ前記の理由により種々の利点をもつために行
う。
つぎにプラズマ気相成長法により、厚さ２０００〜３０
００人のアモルファス珪素層３を被着する。
００人のアモルファス珪素層３を被着する。
プラズマ気相成長は、第２図において、容器２１中に置
かれた珪素基板２２を接地し、かつ４５０℃に加熱し、
アルゴンで１〜５％に希釈したモフシランを容器２１内
に導入し、１３．５６ＭＨｚまたは数１００ＫＩＩｚの
電源２３を対向電極２４に接続して電力を数ｌＯ〜数１
００Ｗ加えて行う。
かれた珪素基板２２を接地し、かつ４５０℃に加熱し、
アルゴンで１〜５％に希釈したモフシランを容器２１内
に導入し、１３．５６ＭＨｚまたは数１００ＫＩＩｚの
電源２３を対向電極２４に接続して電力を数ｌＯ〜数１
００Ｗ加えて行う。
アモルファス珪素層３を成長後クリーニング・ガスとし
て５〜２０％の酸素を含んだ四弗化炭素または三弗化窒
素を流して洗浄する。
て５〜２０％の酸素を含んだ四弗化炭素または三弗化窒
素を流して洗浄する。
第１図（ｂｌにおいて、アモルファス珪素層３を六弗化
タングステンと反応させ、タングステン・シリサイド層
３Ａに変換する。
タングステンと反応させ、タングステン・シリサイド層
３Ａに変換する。
この反応に用いる装置は通常の気相成長装置で、第３図
に示す。図において、３１は容器、３２は基板、３３は
ヒータを示す。
に示す。図において、３１は容器、３２は基板、３３は
ヒータを示す。
容器３１内に多数の基板３２を並べ容器内を０゜２〜０
．３ Ｔｏｒｒに排気し、これらをヒータ３２により３
００〜５００℃に加熱し、流量３０ｃｃ／分の六弗化タ
ングステンと２００ｃｃ／分の水素を混合して導入する
。また別の導入口より、六弗化タングステンを薄め、か
つ容器内均等に配分する役目をするキャリア・ガスとし
て８００ｃｃ／分の窒素を流す。
．３ Ｔｏｒｒに排気し、これらをヒータ３２により３
００〜５００℃に加熱し、流量３０ｃｃ／分の六弗化タ
ングステンと２００ｃｃ／分の水素を混合して導入する
。また別の導入口より、六弗化タングステンを薄め、か
つ容器内均等に配分する役目をするキャリア・ガスとし
て８００ｃｃ／分の窒素を流す。
水素は実施例のように、下地が二酸化珪素層の場合は省
略してもよいが、下地が珪素の場合は下地の浸食防止の
ために必要となる。
略してもよいが、下地が珪素の場合は下地の浸食防止の
ために必要となる。
実施例では下地として二酸化珪素層を用いたが、これを
珪素または二酸化珪素と珪素の両方を、あるいは他の材
料をもちいてもよい。
珪素または二酸化珪素と珪素の両方を、あるいは他の材
料をもちいてもよい。
また実施例では高融点金属としてタングステンを用いた
が、これを他の金属例えばモリブデン等を用いても発明
の要旨は変わらない。
が、これを他の金属例えばモリブデン等を用いても発明
の要旨は変わらない。
（ｇ）１発明の効果
以上詳細に説明したように本発明によれば、剥離し難く
、段差被覆がよく、α線障害がなく、多数の基板を同時
に形成できる量産効果の大きい高融点金属シリサイド層
の形成方法を提供することができる。
、段差被覆がよく、α線障害がなく、多数の基板を同時
に形成できる量産効果の大きい高融点金属シリサイド層
の形成方法を提供することができる。
第１図は本発明の実施例を示す基板断面、第２図はアモ
ルファス珪素層形成装置、第３図はシリサイド層形成装
置を示す。 図において１は下地、２は多結晶珪素層、３はアモルフ
ァス珪素層、３Ａはシリサイド層、２１は容器、２２は
珪素基板、２３は電源、２４は電極、３１は容器、３２
は基板、３３はヒータを示す。 亨３呵
ルファス珪素層形成装置、第３図はシリサイド層形成装
置を示す。 図において１は下地、２は多結晶珪素層、３はアモルフ
ァス珪素層、３Ａはシリサイド層、２１は容器、２２は
珪素基板、２３は電源、２４は電極、３１は容器、３２
は基板、３３はヒータを示す。 亨３呵
Claims (1)
- 下地の上に、多結晶珪素層、アモルファス珪素層を順次
被着し、該アモルファス珪素層を高融点金属の化合物と
反応させて高融点金属シリサイド層を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3352884A JPS60178642A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3352884A JPS60178642A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60178642A true JPS60178642A (ja) | 1985-09-12 |
| JPH0530055B2 JPH0530055B2 (ja) | 1993-05-07 |
Family
ID=12389045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3352884A Granted JPS60178642A (ja) | 1984-02-24 | 1984-02-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178642A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315418A (ja) * | 1986-07-08 | 1988-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4737474A (en) * | 1986-11-17 | 1988-04-12 | Spectrum Cvd, Inc. | Silicide to silicon bonding process |
| JPS63260052A (ja) * | 1987-04-03 | 1988-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698872A (en) * | 1980-01-07 | 1981-08-08 | Nec Corp | Preparation of semiconductor device |
-
1984
- 1984-02-24 JP JP3352884A patent/JPS60178642A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698872A (en) * | 1980-01-07 | 1981-08-08 | Nec Corp | Preparation of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315418A (ja) * | 1986-07-08 | 1988-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4737474A (en) * | 1986-11-17 | 1988-04-12 | Spectrum Cvd, Inc. | Silicide to silicon bonding process |
| JPS63260052A (ja) * | 1987-04-03 | 1988-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0530055B2 (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5252518A (en) | Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane | |
| US4977106A (en) | Tin chemical vapor deposition using TiCl4 and SiH4 | |
| EP0070751B1 (en) | Method for lpcvd co-deposition of metal and silicon to form metal silicide | |
| TW309628B (ja) | ||
| US6399490B1 (en) | Highly conformal titanium nitride deposition process for high aspect ratio structures | |
| US4751101A (en) | Low stress tungsten films by silicon reduction of WF6 | |
| GB2148946A (en) | Metal-silicide deposition using plasma-enhanced chemical vapour deposition | |
| JPS62267472A (ja) | メタルシリサイドの低圧化学蒸着 | |
| US6436820B1 (en) | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å | |
| US4985371A (en) | Process for making integrated-circuit device metallization | |
| KR100427905B1 (ko) | 금속의 화학 증착에서 모서리 효과를 제거하기 위한 방법 | |
| JP2599560B2 (ja) | ケイ化タングステン膜形成方法 | |
| JPH08222569A (ja) | 銅配線製造方法、半導体装置、及び銅配線製造装置 | |
| JPS5948952B2 (ja) | 金属薄膜の形成方法 | |
| JPH066789B2 (ja) | 硼燐珪酸ガラスの蒸着法 | |
| KR100624351B1 (ko) | 금속 필름의 화학적 증착 방법 | |
| JPS60178642A (ja) | 半導体装置の製造方法 | |
| US5858183A (en) | Method of manufacturing semiconductor devices each including a semiconductor body with a surface provided with a metallization having a Ti layer and a TiN layer | |
| JPH09260306A (ja) | 薄膜形成方法 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100477813B1 (ko) | 반도체장치의텅스텐금속배선형성방법 | |
| JP3953244B2 (ja) | 薄膜形成方法 | |
| JP2559703B2 (ja) | 配線膜のエピタキシヤル成長方法 | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| JPS59169129A (ja) | 高融点金属あるいは高融点金属シリサイドの成膜方法 |