JPS60174069A - Bridge inverter circuit - Google Patents

Bridge inverter circuit

Info

Publication number
JPS60174069A
JPS60174069A JP59012822A JP1282284A JPS60174069A JP S60174069 A JPS60174069 A JP S60174069A JP 59012822 A JP59012822 A JP 59012822A JP 1282284 A JP1282284 A JP 1282284A JP S60174069 A JPS60174069 A JP S60174069A
Authority
JP
Japan
Prior art keywords
semiconductor switch
transistor
transistors
parallel
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59012822A
Other languages
Japanese (ja)
Other versions
JPH0410317B2 (en
Inventor
Yutaka Kuwata
豊 鍬田
Kazuhiko Sakakibara
榊原 一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59012822A priority Critical patent/JPS60174069A/en
Publication of JPS60174069A publication Critical patent/JPS60174069A/en
Publication of JPH0410317B2 publication Critical patent/JPH0410317B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

PURPOSE:To alleviate a switching loss by flowing a switching current to a semiconductor switch having high switching speed and a main current to a large power semiconductor switch. CONSTITUTION:Transistors 12, 13 having faster switching speed than transistors 2, 3, 4, 5 are connected in parallel with any of transistors 2, 3 (transistor 4, 5) disposed at a diagonal position, the transistors having fast switching speed are operated only at the switching time, a main current is flowed to other transistors to reduce the switching loss and to largely improve the efficiency, thereby reducing the size of a cooling fan and size and weight.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、直流電力を所望周波数の交流電力に変換する
ためのブリッジインバータ回路に関するものであり、更
に詳しくは、高効率にして、小形。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a bridge inverter circuit for converting direct current power to alternating current power of a desired frequency, and more specifically, to a bridge inverter circuit that is highly efficient and compact.

軽量なブリッジインバータ回路を得るための改良に関す
るものである。
This invention relates to improvements to obtain a lightweight bridge inverter circuit.

〔従来技術とその問題点〕[Prior art and its problems]

一般に、直流電源から交流電圧を得るために、半導体ス
イッチを用いて負荷に印加する電圧の極性を反転させて
交流電圧を発生する上述のブリッジインバータ回路が用
いられているOかかるブリッジインバータ回路において
は、駆動回路の出力で制御される半導体スイッチを直流
電源と負荷の間でブリッジ状に接続し、ブリッジを構成
する対角の半導体スイッチ対を交互にオン・オフさせ負
荷の両端に交流電圧を発生させている。
Generally, in order to obtain an alternating current voltage from a direct current power source, the above-mentioned bridge inverter circuit is used, which generates an alternating current voltage by inverting the polarity of the voltage applied to the load using a semiconductor switch. , semiconductor switches controlled by the output of the drive circuit are connected in a bridge configuration between the DC power source and the load, and the diagonal pairs of semiconductor switches that make up the bridge are alternately turned on and off to generate an AC voltage across the load. I'm letting you do it.

かかるブリッジインバータ回路の従来例を第1図に示す
。第1図では半導体スイッチとしてトランジスタを用い
た。
A conventional example of such a bridge inverter circuit is shown in FIG. In FIG. 1, a transistor is used as the semiconductor switch.

同図に示す回路は、トランジスタ2、トランジスタ3か
ら成るトランジスタ対とトランジスタ4゜トランジスタ
5から成るトランジスタ対を交互にオン・オフさせ、負
荷6の両端に直流電源1の直流電圧を交互に印加するこ
とにより交流電圧を発生する。
The circuit shown in the figure alternately turns on and off a transistor pair consisting of transistors 2 and 3 and a transistor pair consisting of transistors 4 and 5, and alternately applies a DC voltage from a DC power source 1 to both ends of a load 6. This generates an alternating current voltage.

この種の回路では半導体スイッチのターンオンあるいは
ターンオフ時に電圧と電流の交差する期間があり、スイ
ッチング損失を生じる。このスイッチング損失は半導体
スイッチのターンオン時間あるいはターンオフ時間によ
って左右される。
In this type of circuit, when a semiconductor switch is turned on or turned off, there is a period in which voltage and current cross, resulting in switching loss. This switching loss depends on the turn-on or turn-off time of the semiconductor switch.

出力容量を増加するために半導体スイッチに電流容!の
大きいものを使う場合には、一般にターンオン時間、タ
ーンオフ時間の長いものしか得られず、スイッチング損
失が大きくなって発熱量が増すため、半導体スイッチを
冷却するための冷却フィンが大形化し、小形軽量化がで
きず、又、効率が低いという問題点がある。
Add current capacity to semiconductor switches to increase output capacity! When using a semiconductor switch with a large There are problems in that the weight cannot be reduced and the efficiency is low.

また、この種の回路の動作周波数は半導体スイッチのタ
ーンオン時間、蓄積時間、下降時間による制限を受け、
現在の大容量の半導体スイッチでは特性の良いものが得
られず、高周波で動作できないという欠点も有していた
In addition, the operating frequency of this type of circuit is limited by the turn-on time, accumulation time, and fall time of the semiconductor switch.
Current large-capacity semiconductor switches do not have good characteristics, and they also have the disadvantage of not being able to operate at high frequencies.

〔発明の目的〕[Purpose of the invention]

本発明は、上述の如き従来技術の問題点および欠点を除
去するためになされたものであり、従って本発明の目的
は、スイッチング損失の軽減を図って小形化、軽量化を
可能とし、しかも高周波で動作可能なブリッジインバー
タ回路を提供することにある0 〔発明の要点〕 本発明の要点は、ブリッジインバータ回路において、各
半導体スイッチ対における何れかの半導体スイッチにス
イッチング速度の速い半導体スイッチを並列に付加し、
このスイセチに回路のスイッチング動作を分担させてス
イッチング損失の軽、 減を図った点にある〇 〔発明の実施例〕 次に図を参照して本発明の一実施例を説明する。
The present invention has been made in order to eliminate the problems and drawbacks of the prior art as described above, and therefore, an object of the present invention is to reduce switching loss, make it possible to reduce the size and weight, and also realize high frequency [Summary of the Invention] The main point of the present invention is to provide a bridge inverter circuit that can operate at a high switching speed in parallel with one of the semiconductor switches in each semiconductor switch pair in a bridge inverter circuit. add,
〇〇〇〇〇 Embodiment of the Invention An embodiment of the present invention will be described with reference to the drawings.

[2図は本発明の一実施例を示す回路図である。[Figure 2 is a circuit diagram showing an embodiment of the present invention.

同図において、第1図におけるのと同一のものは同一の
符号または記号を付して表示する。また半導体スイッチ
としてはトランジスタを用いた場合を示している。
In this figure, the same parts as in FIG. 1 are indicated with the same reference numerals or symbols. Further, a case is shown in which a transistor is used as the semiconductor switch.

第2図において、トランジスタ12.13としてはトラ
ンジスタ3.4よりスイッチング速度が速くかつオン電
圧の高いものを使用する。
In FIG. 2, transistors 12 and 13 have a faster switching speed and a higher on-voltage than transistors 3 and 4.

一般にスイッチング速度が速くなるにつれて、オン電圧
は高くなる傾向にある。トランジスタ2、トランジスタ
3、トランジスタ13で構成されるトランジスタ対につ
いて回路動作を説明する。
Generally, as the switching speed increases, the on-state voltage tends to increase. The circuit operation of a transistor pair including transistor 2, transistor 3, and transistor 13 will be described.

まず、トランジスタ2に図示せざる駆動回路から駆動信
号を供給するとトランジスタ2は導通状態となる。トラ
ンジスタ2が一全に導通した後、トランジスタ13に駆
動信号を与えると直流電源1の電圧が負荷6に印加され
尿。この時、トランジスタ2、トランジスタ13には過
渡的に上昇する電流が流れるが、電源電圧以後から導通
するトランジスタ13が分担するために、電流と電圧の
積であるスイッチング損失は主にトランジスタ13で生
じる。
First, when a drive signal is supplied to the transistor 2 from a drive circuit (not shown), the transistor 2 becomes conductive. After the transistor 2 is fully conductive, when a drive signal is applied to the transistor 13, the voltage of the DC power supply 1 is applied to the load 6. At this time, a transiently increasing current flows through transistor 2 and transistor 13, but since transistor 13, which becomes conductive after the power supply voltage, shares the burden, switching loss, which is the product of current and voltage, mainly occurs in transistor 13. .

トランジスタ13が完全に導通した直後にトランジスタ
3に駆動信号を与えると、トランジスタ13に流れてい
た電流がオン電圧の低いトランジスタ3に移る。以後、
負荷への電力供給は直流電源1、トランジスタ2、負荷
6、トランジスタ3の経路で行なわれる。
When a drive signal is applied to the transistor 3 immediately after the transistor 13 becomes completely conductive, the current flowing through the transistor 13 is transferred to the transistor 3 having a lower on-voltage. From then on,
Power is supplied to the load through a path of DC power supply 1, transistor 2, load 6, and transistor 3.

次に、直流電11から負荷6への供給電力をしゃ断する
時には、トランジスタ3を先にしゃ断し、電流がトラン
ジスタ13に移りきった直後にトランジスタ13をしゃ
断し、トランジスタ13によりスイッチングを行なうの
でスイッチング損失は主にトランジスタ13で生じるo
 トランジスタ13のしゃ後後、トランジスタ2をしゃ
断する。トランジスタ2には電流は流れていないためス
イッチング損失は生じない。
Next, when cutting off the power supplied from the DC power 11 to the load 6, the transistor 3 is cut off first, and immediately after the current has transferred to the transistor 13, the transistor 13 is cut off, and switching is performed by the transistor 13, so there is a switching loss. is mainly generated in the transistor 13.
After transistor 13 is turned off, transistor 2 is turned off. Since no current flows through transistor 2, no switching loss occurs.

以上が半サイクルの動作である。次の半サイクルの動作
はトランジスタ4、トランジスタ12、トランジスタ5
で構成されるトランジスタ対により行なう。
The above is a half-cycle operation. The operation of the next half cycle is transistor 4, transistor 12, transistor 5.
This is done using a transistor pair consisting of.

まず、トランジスタ12が並列に接続されていないトラ
ンジスタ5を導通させる。次にトランジスタ12を導通
させ、直流電源1の電圧を負荷6に印加する。トランジ
スタ12、負荷6、トランジスタ5には過渡的に上昇す
る電流が流れる。スイッチング動作は後で導通するトラ
ンジスタ12が行なうため、電流と電圧の積であるスイ
ッチング損失は主K)ランジスタ12で生じる。トラン
ジスタ12が完全に導通した直後にトランジスタ4に駆
動信号を与えるとトランジスタ12に流れていた電流が
オン電圧の低いトランジスタ4に移る◇負荷6への電力
供給は直流電源−1、トランジスタ4、負荷6、トラン
ジスタ5のルートで行なわれる。流れている電流をしゃ
断する時は、前の半サイクルと同様、スイッチング速度
の速い′トランジスタ12が並列に接続されている方の
トランジスタ4をまずしゃ断し、電流がトランジスタ4
からトランジスタ12へ移りきった直後にトランジスタ
12をしゃ断し、これに、より電流のスイッチングを行
なう。トランジスタ・12が完全にしゃ断した後にトラ
ンジスタ5をしゃ断し、後の半サイクルが終了する。
First, the transistors 5 to which the transistor 12 is not connected in parallel are made conductive. Next, the transistor 12 is turned on and the voltage of the DC power supply 1 is applied to the load 6. A transiently rising current flows through the transistor 12, the load 6, and the transistor 5. Since the switching operation is performed by the transistor 12 which becomes conductive later, switching losses, which are the product of current and voltage, occur mainly in the transistor 12. Immediately after the transistor 12 becomes completely conductive, when a drive signal is applied to the transistor 4, the current flowing through the transistor 12 is transferred to the transistor 4, which has a lower ON voltage 6. This is done through the route of transistor 5. When cutting off the flowing current, as in the previous half cycle, the transistor 4 with the faster switching speed transistor 12 connected in parallel is first cut off, and the current flows through the transistor 4.
Immediately after the current is transferred from the current to the transistor 12, the transistor 12 is cut off, and the current is further switched. After transistor 12 is completely cut off, transistor 5 is cut off and the next half cycle is completed.

このように、対角位置にあるトランジスタ2゜3(トラ
ンジスタ4,5)のうちどちらか一方にトランジスタ2
,3,4.5よりもスイッチング速度の速いトランジス
タを並列に接続し、スイッチング時のみスイッチング速
度の速いトランジスタを動作させ、主電流は他のトラン
ジスタに流すことにより、スイッチング損失が減少し、
効率が大幅に向上するとともに、階動フィンが小形化し
、大幅な小形・軽量化が図れる。
In this way, one of the transistors 2 and 3 (transistors 4 and 5) located diagonally is connected to the transistor 2.
, 3, 4.5, switching losses are reduced by connecting transistors with faster switching speeds in parallel, operating the transistors with faster switching speeds only during switching, and allowing the main current to flow through the other transistors.
In addition to greatly improving efficiency, the stepwise fins are also smaller, making it possible to achieve significant reductions in size and weight.

第2図ではトランジスタ3,4にスイッチング速度の速
いトランジスタ12.13を並列に゛接続しているが、
トランジスタ2,5.)ランジスタ2.4.)ランジス
タ3,5のいずれの組にスイッチング速度の速いトラン
ジスタ12.13を並列に接続した場合でも同様の効果
が得られることは明らかである。
In Figure 2, transistors 12 and 13 with high switching speed are connected in parallel to transistors 3 and 4.
Transistors 2, 5. ) transistor 2.4. ) It is clear that the same effect can be obtained no matter which set of transistors 3 and 5 is connected in parallel with transistors 12 and 13 having a high switching speed.

第3図に各トランジスタの駆動信号波形を示す。FIG. 3 shows the drive signal waveforms of each transistor.

同図において、トランジスタ2の駆動信10パルス幅が
最大であり、そのパルス幅の範囲内にトランジスタ13
の駆動信号のパルス幅が納まり、更にそのパルス幅の範
囲内にトランジスタ3の駆動信号のパルス幅が位置して
いることが認められるであろう。これにより、導通に際
してハ、トランジスタ2,13.3の順に、またしゃ断
に際しては、トランジスタ3,13.2の順に、それぞ
れ行なわれることが容易に理解されるであろう。
In the figure, the drive signal 10 pulse width of transistor 2 is the maximum, and within the range of that pulse width, transistor 13
It will be recognized that the pulse width of the drive signal for the transistor 3 is within the range of the pulse width, and that the pulse width of the drive signal for the transistor 3 is located within the range of the pulse width. As a result, it will be easily understood that conduction is performed in the order of transistors 2 and 13.3, and transistors 3 and 13.2 are turned off in this order.

トランジスタ5,12.4についても全く同様のことが
云える0 第4図に[3図に示した駆動信号波形を実現するための
信号回路を示す0また第5図に第4図の各部信号波形を
示す。
The same thing can be said about the transistors 5 and 12.4. Figure 4 shows a signal circuit for realizing the drive signal waveform shown in Figure 3. Figure 5 shows the signals of each part in Figure 4. Shows the waveform.

これらの図において、発振器20の出力Pは単安定マル
チバイブレータ21.22.23及び双安定マルチバイ
ブレータ24に対する共通のトリガ出力である。単安定
マルチバイブレータ21゜22.23各々の出力パルス
幅l111y T2 t ’raがTI >T2 >T
3の関係と゛なるよう←各バイブレータを構成する。単
安定マルチバイブレータ22.23の出力は各々積分回
路25 、26により波形整形される。積分回路25の
時定数R1a clは積分回路26の時定数R2e c
lより小さく設定し、スレツシエホールドレベルを有す
る次段のアンド回路の一方の入力とする。半サイクルご
とにオン、オフパルスを出力する双安定マルチバイブレ
ータ24の出力Q、Qを次段の前記アンド回路の他の入
力とすることにより、゛第5図に示すような駆動信号波
形が得られることは容易に理解されるであろう。
In these figures, the output P of the oscillator 20 is the common trigger output for the monostable multivibrator 21, 22, 23 and the bistable multivibrator 24. Monostable multivibrator 21゜22.23 Each output pulse width l111y T2 t 'ra is TI > T2 > T
← Configure each vibrator so that the relationship shown in 3 is satisfied. The outputs of the monostable multivibrators 22 and 23 are waveform-shaped by integrating circuits 25 and 26, respectively. The time constant R1a cl of the integrating circuit 25 is the time constant R2e c of the integrating circuit 26.
It is set smaller than l, and is used as one input of the next-stage AND circuit having a threshold hold level. By using the outputs Q and Q of the bistable multivibrator 24, which outputs ON and OFF pulses every half cycle, as other inputs of the AND circuit in the next stage, a drive signal waveform as shown in FIG. 5 can be obtained. This will be easily understood.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、大電流を流す大電力半導体スイッ
チは上昇時間、下降時間が大きいのでこれらに起因する
損失が大きく、効率が低下するとともに、半導体スイッ
チ冷却用フィンが大形化し、小形、軽量化が困難である
という問題があった。
As explained above, high-power semiconductor switches that flow large currents have a long rise time and fall time, resulting in large losses due to these, resulting in a decrease in efficiency. There was a problem that it was difficult to

一般にスイッチングの速い高耐圧の大電力半導体スイッ
チはオン電圧が高く、主電流による損失が大きくなる。
Generally, high-voltage, high-power semiconductor switches that switch quickly have a high on-voltage, resulting in large losses due to main current.

そこで、本発明では、大電力半導体スイッチに並列にス
イッチング速度の速い半導体スイッチを接続し、過渡的
なスイッチングをスイッチング速度の速い半導体スイッ
チで行ない、大電力半導体スイッチはスイッチングを行
なわず、そこには主電流を流すようにして上記問題点の
解消を図った。
Therefore, in the present invention, a semiconductor switch with a fast switching speed is connected in parallel to a high power semiconductor switch, and transient switching is performed by the semiconductor switch with a fast switching speed, and the high power semiconductor switch does not perform switching. The above problem was solved by allowing the main current to flow.

ここに用いる大電力半導体スイッチにはオン電圧が低く
、スイッチング速度の遅いものでよい。
The high-power semiconductor switch used here may have a low on-voltage and a slow switching speed.

また、並列に接続するスイッチング速度の速い半導体ス
イッチは過渡的なスイッチング動作を行なうだけで、主
電流は流さないため許容損失の小さな半導体スイッチを
用いれば十分である。並列に接続するスイッチング速度
の速い半導体スイッチとしては、そのスイッチング速度
が速ければ速いほど損失が小さくでき、小容量の半導体
スイッチでよい。スイッチング速度の速い半導体スイッ
チとしてはFBT、SIT等も使用可能であることは言
うまでもない。
In addition, semiconductor switches connected in parallel with high switching speeds only perform transient switching operations and do not allow main current to flow, so it is sufficient to use semiconductor switches with low power dissipation. As for semiconductor switches connected in parallel with a high switching speed, the faster the switching speed, the smaller the loss can be, and a small-capacity semiconductor switch may be used. It goes without saying that FBT, SIT, etc. can also be used as semiconductor switches with high switching speed.

このように、スイッチング電流をスイッチング速度の速
い半導体スイッチに、主電流を大電力半導体スイッチに
それぞれ流すことによりスイッチング損失を減少できる
ため、本発、明によるインバータ回路は効率が向上し、
冷却フィンも小形化する。本発明は特に大容量の電力変
換を行なう高効率で小形、軽量なブリッジインバータ回
路に適用して有効である。
In this way, switching loss can be reduced by flowing the switching current through a semiconductor switch with a high switching speed and the main current through a high-power semiconductor switch, so that the efficiency of the inverter circuit according to the present invention is improved.
Cooling fins are also made smaller. The present invention is particularly effective when applied to highly efficient, compact, and lightweight bridge inverter circuits that perform large-capacity power conversion.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のブリッジインバータ回路を示す回路図、
第2図は本発明の一実施例を示す回路図、第3図は第2
図に示したブリッジインバータ回路に対する駆動信号例
を示した波形図、第4図は前記駆動信号を発生する信号
回路の一例を示す回路図、第5図は第4図の各部信号波
形を示す波形図、である。 符号説明 1・・・・・・直流電源、2・・・:・・第1のトラン
ジスタ、3・・・・・・第2のトランジスタ、4・・・
・・・第3のトランジスタ、5・・・・・・第4のトラ
ンジスタ、6・・・・・・負荷、12.13・・・・・
・スイッチング速度の速いトランジスタ(FIT、SI
T等)、20・・・・・・発振器、21.22,23・
・・・・・単安定マルチバイブレータ、24・・・・・
・双安定マルチバイブレータ、25,26・・・・・・
積分回路 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 1 図 第 2 図 1jE3図
Figure 1 is a circuit diagram showing a conventional bridge inverter circuit.
Fig. 2 is a circuit diagram showing one embodiment of the present invention, and Fig. 3 is a circuit diagram showing an embodiment of the present invention.
A waveform diagram showing an example of a drive signal for the bridge inverter circuit shown in the figure, FIG. 4 is a circuit diagram showing an example of a signal circuit that generates the drive signal, and FIG. 5 is a waveform diagram showing signal waveforms of each part of FIG. 4. Figure. Description of symbols 1: DC power supply, 2: First transistor, 3: Second transistor, 4...
...Third transistor, 5...Fourth transistor, 6...Load, 12.13...
・Transistors with high switching speed (FIT, SI
T, etc.), 20... Oscillator, 21.22, 23.
...Monostable multivibrator, 24...
・Bistable multivibrator, 25, 26...
Integral circuit representative Patent attorney Akio Namiki Patent attorney Kiyoshi Matsuzaki Figure 1 Figure 2 Figure 1jE3

Claims (1)

【特許請求の範囲】[Claims] 1)第1の半導体スイッチと[2の半導体スイッチの間
に負荷を接続して感る回路を直流電源に並列に接続し、
上記第1の半導体スイッチと上記直流電源との接続点と
上記第2の半導体スイッチと上記負荷との接続点との間
に第3の半導体スイッチを、上記第1の半導体スイッチ
と上記負荷とのi読点と上記第2の半導体スイッチと上
記直流電源との接続点との間に第4の半導体スイッチを
それぞれ接続し、上記第1.第2の半導体スイッチ対、
上記第3.第4の半導体スイッチ対を交互に導通、しゃ
断し、上記負可に交流電圧を印加するようにしたブリッ
ジインバータ回路において、上記#!1.lI2の半導
体スイッチのいずれか一方及び上記第3.第4の半導体
スイッチのいずれか一方に上記第1.第2.第3.第4
の各半導体スイッチよりスイッチング速度の速い高速の
半導体スイッチを並列に接続し、上記半導体スイッチ対
を導通する際は上記高速の半導体スイッチが並列に接続
されていない上記半導体スイッチ、上記高速の半導体ス
イッチ、上記高速の半導体スイッチが並列に接続されて
いる上記半導体スイッチの順に導通し、しゃ断時には上
記高速の半導体スイツ〜チが並列に接続されている上記
半導体スイッチ、上記高速の半導体スイッチ、上記高速
の半導体スイッチが並列に接続されていない上記半導体
スイッチの順にしゃ断するようにしたことを特徴とする
ブリッジインバータ回路。
1) Connect a load between the first semiconductor switch and the second semiconductor switch and connect the sensing circuit in parallel to the DC power supply,
A third semiconductor switch is provided between a connection point between the first semiconductor switch and the DC power supply and a connection point between the second semiconductor switch and the load, and a third semiconductor switch is connected between the first semiconductor switch and the load. A fourth semiconductor switch is connected between the i reading point and the connection point between the second semiconductor switch and the DC power supply, and the first semiconductor switch is connected between the second semiconductor switch and the DC power supply. a second pair of semiconductor switches;
3 above. In the bridge inverter circuit in which the fourth semiconductor switch pair is alternately turned on and off to apply an alternating current voltage to the negative and negative terminals, the #! 1. either one of the semiconductor switches of lI2 and the third. Either one of the fourth semiconductor switches is connected to the first. Second. Third. Fourth
A high-speed semiconductor switch having a faster switching speed than each semiconductor switch is connected in parallel, and when the semiconductor switch pair is made conductive, the high-speed semiconductor switch is not connected in parallel, the high-speed semiconductor switch, The above-mentioned high-speed semiconductor switches are connected in parallel, and the above-mentioned high-speed semiconductor switches are connected in parallel, and when they are turned off, the above-mentioned high-speed semiconductor switches are connected in parallel. A bridge inverter circuit characterized in that the switches are cut off in the order of the semiconductor switches that are not connected in parallel.
JP59012822A 1984-01-28 1984-01-28 Bridge inverter circuit Granted JPS60174069A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59012822A JPS60174069A (en) 1984-01-28 1984-01-28 Bridge inverter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59012822A JPS60174069A (en) 1984-01-28 1984-01-28 Bridge inverter circuit

Publications (2)

Publication Number Publication Date
JPS60174069A true JPS60174069A (en) 1985-09-07
JPH0410317B2 JPH0410317B2 (en) 1992-02-24

Family

ID=11816074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59012822A Granted JPS60174069A (en) 1984-01-28 1984-01-28 Bridge inverter circuit

Country Status (1)

Country Link
JP (1) JPS60174069A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0284021A2 (en) * 1987-03-24 1988-09-28 Zaidan Hojin Handotai Kenkyu Sinkokai PWM power converter
US6208541B1 (en) 1999-07-05 2001-03-27 Tdk Corporation PWM inverter apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105684136A (en) * 2013-11-26 2016-06-15 夏普株式会社 Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0284021A2 (en) * 1987-03-24 1988-09-28 Zaidan Hojin Handotai Kenkyu Sinkokai PWM power converter
US5021936A (en) * 1987-03-24 1991-06-04 Zaidan Hojin Handotai Kenkyu Sinkokai PWM power converter using mixed bipolar and static induction transistors
US6208541B1 (en) 1999-07-05 2001-03-27 Tdk Corporation PWM inverter apparatus

Also Published As

Publication number Publication date
JPH0410317B2 (en) 1992-02-24

Similar Documents

Publication Publication Date Title
JP2711315B2 (en) Switching power supply
Empringham et al. Intelligent commutation of matrix converter bi-directional switch cells using novel gate drive techniques
KR910000543B1 (en) Pwm power converter
JP2979923B2 (en) Semiconductor device
JPS62501393A (en) How to operate semiconductor switch elements connected in parallel
US4095128A (en) Push-pull switching circuit with minority carrier storage delay
JPH07222493A (en) Control equipment for dc actuator in electronic equipment for electric power
EP0473192B1 (en) A circuit for reducing resonance voltage
JPH05211776A (en) Inverter
JPS6249827B2 (en)
JPS60174069A (en) Bridge inverter circuit
JPS63262062A (en) Main circuit of inverter
JPH06165511A (en) Inverter circuit
US4105957A (en) Full wave bridge power inverter
Dewan et al. Microprocessor-based optimum control for four-quadrant chopper
JPH10209832A (en) Semiconductor switch circuit
JP4074991B2 (en) AC-AC power converter
JPH0638507A (en) Power converter
JPS60144143A (en) Dc voltage converter circuit
JPH07163137A (en) Gate drive circuit for igbts connected in parallel
JPH07337022A (en) Power converter employing auxiliary resonance commutation circuit
JPS62285676A (en) Power converter
JP2555621B2 (en) Inverter energy recovery circuit
JPS625539B2 (en)
JPH0645057A (en) Induction heating power source