JPS62285676A - Power converter - Google Patents
Power converterInfo
- Publication number
- JPS62285676A JPS62285676A JP61127502A JP12750286A JPS62285676A JP S62285676 A JPS62285676 A JP S62285676A JP 61127502 A JP61127502 A JP 61127502A JP 12750286 A JP12750286 A JP 12750286A JP S62285676 A JPS62285676 A JP S62285676A
- Authority
- JP
- Japan
- Prior art keywords
- cascode
- circuit
- semiconductor switch
- signal
- switch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010304 firing Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000001629 suppression Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 241001062872 Cleyera japonica Species 0.000 description 1
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔発明の属する技術分野〕
この発明は、バイポーラトランジスタと酸化金m $
+W J+乍t νζ 2本 里 随 4−ノ 、
・) ブ j L ズ一 幽 呼 −−しφ 七工
律
続することで構成されているカスコード接続手♂スイ、
チ回路を使用した電力変換装置に関する。[Detailed description of the invention] 3. Detailed description of the invention [Technical field to which the invention pertains] This invention relates to a bipolar transistor and a gold oxide m $
+W J+乍t νζ 2 books ri 4-ノ,
・) Cascode connection device ♂swie, which is composed of three consecutive cascode connections,
The present invention relates to a power conversion device using a circuit.
たとえば直流を交流に変換する電力変換装置、いわゆる
インバータは、ブリッジ接続されているスイッチング素
子を順次オン・オフ動作させることで電力変換動作をす
るのであるが、パルス幅変調制御を行うインバータなど
では、特に高い周波数でのスイッチングが可能なスイッ
チング素子が望まれる。For example, a power conversion device that converts direct current to alternating current, a so-called inverter, performs power conversion by sequentially turning on and off switching elements connected in a bridge, but inverters that perform pulse width modulation control, etc. In particular, a switching element capable of switching at high frequencies is desired.
第3図はカスコード接続半導体スイッチ回路の例を示す
回路図であって、大電流特注の良好なバイポーラトラン
ジスタ3と、高速スイッチング特性が良好な酸化金属半
導体電界効果トランジスタ(以下ではMOS FET
と略記する)4とを直列に接続し、さらにダイオード5
(あるいは定電圧ダイオードでも可)とフライホイール
ダイオード6とを図示のように接続することでカスコー
ド接続半導体スイッチ回路2を形成している。FIG. 3 is a circuit diagram showing an example of a cascode-connected semiconductor switch circuit, which includes a high-current custom-made good bipolar transistor 3 and a metal oxide semiconductor field effect transistor (hereinafter MOS FET) with good high-speed switching characteristics.
(abbreviated as ) 4 are connected in series, and a diode 5 is connected in series.
A cascode-connected semiconductor switch circuit 2 is formed by connecting a flywheel diode 6 (or a constant voltage diode may be used) and a flywheel diode 6 as shown in the figure.
このカスコード接続半導体スイッチ回路2のオン・オフ
動作は次のようにして行われる。すなわちペース駆動回
路7を介してバイポーラトランジスタ3に点弧信号を与
えると同時にゲート駆動回路8を介してMOS FE
’l’ 4に点弧信号を与えることにより両者をターン
オンさせると当該カスコード接続半導体スイッチ回路2
の正極個から負極憫へil!流が流れる。この電流を遮
断するために、バイポーラトランジスタ3とMOS
FET 4 とに与えている点弧信号を取去ると、高速
スイッチング動作のMOS FE’r4が先にターン
オフするので、いままで流れていた電流はこのMOS
FETをバイパスする経路、すなわちバイポーラトラ
ンジスタ3のコレクターバイポーラトランジスタ3のペ
ース−ダイオード5→MO8FET4のソース側なる経
路で茄、れるので、バイポーラトランジスタ3も安全に
かつ高速でターンオフすることができる。The on/off operation of the cascode-connected semiconductor switch circuit 2 is performed as follows. That is, a firing signal is applied to the bipolar transistor 3 via the pace drive circuit 7, and at the same time, the ignition signal is applied to the MOS FE via the gate drive circuit 8.
When both are turned on by giving an ignition signal to 'l' 4, the cascode-connected semiconductor switch circuit 2
From the positive pole to the negative pole! The flow flows. In order to cut off this current, bipolar transistor 3 and MOS
When the ignition signal applied to FET 4 is removed, MOS FE'r4 with high-speed switching operation is turned off first, so the current that was flowing until now is transferred to this MOS.
The bipolar transistor 3 can also be turned off safely and at high speed because it is turned off in a path that bypasses the FET, that is, a path from the collector of the bipolar transistor 3 to the pace diode 5 of the bipolar transistor 3 to the source side of the MO8FET 4.
しかしながら、オン状態にあるカスコード接続半導体ス
イッチ回路2をターンオフする以前に、この回路に流れ
ていた電流が零になっていると、点弧信号を取去ること
でMO8FET4がターンオフした後に、バイポーラト
ランジスタ3はそのコレクタからペースへ流れるべき電
流が零であるために、ペースから注入されたキャリヤが
素早く消滅しないので、当該バイポーラトランジスタ3
のターンオフ時間が長くなる。そのためにこのバイポー
ラトランジスタ3がターンオフ完了以前に直列に接続さ
れた他方のアームのカスコード接続半導体スイッチ回路
が点弧すると、いわゆるブーム短絡状態となって過大な
電流が流れることがあり、素子を破損させるなどの不都
合を発生することとなる。そこでこのようなアーム短絡
事故を防止するために、一方のアームの点弧信号を取去
ってから一定時間が経ポしなければ他方のアームに点弧
信号が二えられないような信号遅延要素を設けると、高
い周波数でのスイッチング動作が阻害されることになり
、バイポーラトランジスタ3とMQSFET4とで構成
されたカスコード接続半導体スイッチ回路2の特徴が失
われるという欠点を生ずる。However, if the current flowing through this circuit becomes zero before turning off the cascode-connected semiconductor switch circuit 2 in the on state, after the MO8FET4 is turned off by removing the ignition signal, the bipolar transistor 3 Because the current that should flow from its collector to the pace is zero, the carriers injected from the pace do not disappear quickly, so the bipolar transistor 3
The turn-off time becomes longer. Therefore, if the cascode-connected semiconductor switch circuit of the other arm connected in series is fired before the bipolar transistor 3 is turned off, a so-called boom short circuit may occur, causing excessive current to flow, damaging the element. Such inconveniences may occur. Therefore, in order to prevent such arm short-circuit accidents, a signal delay element is installed so that the firing signal is not applied to the other arm until a certain period of time has passed after the firing signal of one arm is removed. If this is provided, the switching operation at high frequencies will be inhibited, resulting in the disadvantage that the characteristics of the cascode-connected semiconductor switch circuit 2 composed of the bipolar transistor 3 and the MQSFET 4 will be lost.
この発明は、バイポーラトランジスタとMO8F E
i”との(支)列従続で構成されたカスコードiff半
導体スイヅチ1ai路を使用して、アーム短絡を生じる
ことなく高い周波数でスイッチング動作をさせることが
できる電力変換!!置を提倶することを目的とする。This invention uses bipolar transistors and MO8F E
To provide a power conversion system that can perform switching operations at high frequencies without causing arm short circuits by using a cascode IF semiconductor switch 1ai path configured in (support) column concatenation with "i". The purpose is to
この発明は、バイポーラトランジスタと工〜IC)SF
ED”との直列接続で構成されたカスコード接続半導体
スイッチ回路の2組を電源に対して直列接続し、一方の
カスコード接続半嬶体スイッチ回路がオンのときは他方
のそれをオフさせる動作を交互に繰返させることにより
重力変換を行わせるにあたhて、信号遅延要素f?設け
ることなく、一方のカスコード従続半導体スイノナ回路
にオフ信号を与えてターンオフ期間中にあるときに他方
のそれにオン信号を与えることで、ターンオフ中のバイ
ポーラトランジスタのキャリヤを素早く消滅させ゛るよ
うにして高い8波数でのスイッチング動作を実現させる
とともに、このような高速スイッチング動作に伴って生
ずるアーム短絡*aは、これらカスコード接続半導体ス
イヴチ回路に直列に挿入される電流抑制手段たとえばリ
アクトルにより抑制しようとするものである。This invention is based on bipolar transistors and
Two sets of cascode-connected semiconductor switch circuits configured in series with "ED" are connected in series to a power supply, and when one cascode-connected semi-conductor switch circuit is on, the other one is turned off alternately. In order to perform the gravity conversion by repeating , without providing a signal delay element f?, an OFF signal is given to one cascode follow-on semiconductor circuit and the other is turned on during the turn-off period. By applying a signal, the carriers of the bipolar transistor during turn-off are quickly annihilated to realize switching operation at a high 8 wave number, and the arm short circuit*a that occurs due to such high-speed switching operation can be The current is suppressed by means of current suppressing means, such as a reactor, inserted in series with these cascode-connected semiconductor switch circuits.
第1図は本発明の実施例を示す回路図である。 FIG. 1 is a circuit diagram showing an embodiment of the present invention.
この第1図において、4組のカスコード榊続スイッチ回
路30 、40 、50 、 t5L)を単相ブリ、ッ
ジ接続し、各カスコード接続スイッチ回路をJ+@次オ
ン昏オフ動作させることにより、直流電源10からの直
流電力は交流電力に変換されて負荷″21)に供給され
る。ここでそれぞれのカスコード接続スイッチ回路は第
3図に示す回路図と同じ構成であり、また11L流抑制
手段としてのりアクドル31,41,51.61がそれ
ぞれのカスコード接続スイッチ回路に直列に接続されて
いる。In Fig. 1, four sets of cascode Sakaki switch circuits (30, 40, 50, t5L) are connected in a single-phase bridge, and each cascode connected switch circuit is operated to turn on and off, thereby generating direct current. The DC power from the power source 10 is converted into AC power and supplied to the load "21). Here, each cascode connection switch circuit has the same configuration as the circuit diagram shown in FIG. A glue handle 31, 41, 51, 61 is connected in series to each cascode connected switch circuit.
直流電源10の正極1a11に接続されているカスコー
ド接続スイッチ回路刃へのオン・オフ信号は信号絶縁回
路シを介してバイポーラトランジスタへはベース駆動回
路5zから、またMOS FETへはゲート駆動回路
53から与えられる。また直流電源1゜の負極側に接続
されているカスコード接続スイッチ回路間へは上記と同
一のオン・オフ信号が反転集子65と信号絶縁回路−と
を介してペース駆動回路62とゲート駆動回路63とか
ら与えられる。他のカスコード接続スイッチ回路Iと4
0とにも、図示は省略しているがスイッチ回路50.6
0に対するのと同様な構成の回路によりオン・オフ信号
ノ)ζ与えられるようになっている。The on/off signal to the cascode connection switch circuit blade connected to the positive electrode 1a11 of the DC power supply 10 is sent to the bipolar transistor from the base drive circuit 5z via the signal isolation circuit, and from the gate drive circuit 53 to the MOS FET. Given. Furthermore, the same on/off signal as above is transmitted between the cascode-connected switch circuits connected to the negative pole side of the DC power source 1° via the inverting collector 65 and the signal insulating circuit to the pace drive circuit 62 and the gate drive circuit. It is given from 63. Other cascode connection switch circuits I and 4
0 and 5, although not shown, a switch circuit 50.6
The on/off signal (ζ) is provided by a circuit having the same configuration as that for 0.
第1図に示す回路構成により、たとえばオン状態にある
正極側のカスコード接続スイッチ回路(3)への点弧信
号が取去られてターンオフ動作が始まると同時に、負極
側のカスコード接続スイッチ回路6〕には点弧M号が与
えられることになるので、かりにこの直前に正極側のカ
スコード接続スイッチ回路刃に随れる電流が零であるた
めに、バイポーラトランジスタのベースから圧入された
キャリヤの消滅が素早くなくてターンオフ時間が長くな
っても、負極1u11のカスコード接続スイッチ回路間
が点弧することにより積極的に電流を流して前記のバイ
ポーラトランジスタの素早いターンオフを実現させる。With the circuit configuration shown in FIG. 1, for example, when the ignition signal to the positive side cascode connection switch circuit (3) in the on state is removed and the turn-off operation begins, the negative side cascode connection switch circuit 6] Since ignition M is given to , the current flowing through the positive side cascode connection switch circuit blade immediately before this is zero, so the carriers press-fitted from the base of the bipolar transistor disappear quickly. Even if the turn-off time becomes longer due to the negative electrode 1u11 being turned off, current is actively caused to flow by firing between the cascode-connected switch circuits of the negative electrode 1u11, thereby realizing quick turn-off of the bipolar transistor.
しかしてこのときに流れるアーム短絡電流はそれぞれの
カスコード接続スイッチ回路に直列に挿入されたりアク
ドル51と61とにより抑制されるので過大電流の通流
による素子破壊のおそれも生じない。However, since the arm short-circuit current that flows at this time is inserted in series with each cascode-connected switch circuit and is suppressed by the handles 51 and 61, there is no risk of element destruction due to excessive current flow.
第2図は本発明の第2の実施例を示す回路図である。こ
の第2図において、4組のカスコード接続スイッチ回路
30 、40 、50 、60で単相インバータを形成
させて直流電源10からの直流′成力を交流電力に変換
して負荷加に供給することと、直流電源10の正極側の
カスコード接続スイッチ回路刃には信号Mh級回路54
を介してペース駆動回路52とゲート駆動回路53とか
らオン・オフ信号が与えられること、また負極側のカス
コード接続スイッチ回路60へは反転素子65と信号絶
縁回路−とを介してペース駆動回路62とゲート駆動回
路63とからオン−オフ信号が与えられるようになって
いるのは、第1図に示す実施例の場合と同じである。FIG. 2 is a circuit diagram showing a second embodiment of the present invention. In FIG. 2, four sets of cascode-connected switch circuits 30, 40, 50, and 60 form a single-phase inverter to convert the direct current output from the direct current power source 10 into alternating current power and supply it to the load. A signal Mh class circuit 54 is connected to the cascode connection switch circuit blade on the positive side of the DC power supply 10.
On/off signals are supplied from the pace drive circuit 52 and the gate drive circuit 53 via the pace drive circuit 52 and the gate drive circuit 53, and the pace drive circuit 62 is supplied to the negative side cascode connection switch circuit 60 via an inverting element 65 and a signal isolation circuit. As in the embodiment shown in FIG. 1, on-off signals are applied from the gate drive circuit 63 and the gate drive circuit 63.
第2図に示す第2の実施例回路においては、電流抑制手
段きしてのりアクドル31と51がそれぞれ正極+11
11のカスコード接続スイッチ回路Iと狛に直列に挿入
されているのであって、負也I+111のカスコード接
続スイッチ回路40とtjl、1にはりアクドルを直列
に挿入していないが、この第2図Iこ示す回路構成でも
、アーム短絡時の電流を適正な値に抑^11できるこ、
!:(ズ勿論である。In the second embodiment circuit shown in FIG.
The cascode connection switch circuit I of 11 is inserted in series with the cascode connection switch circuit I, and the acdle is not inserted in series with the cascode connection switch circuit 40 of negative I+111 and tjl,1. Even with this circuit configuration, the current when the arm is short-circuited can be suppressed to an appropriate value.
! :(Of course.
この発明によれば、バイポーラトランジスタとMOS
FETとを直列供続して構成されているカスコード接
続半導体スイッチ回路をブリッジ接続することで電力変
換装置を形成させ、Ml源に対して直列に接続された2
絹のカスコード接続半導本スイヅチ回゛路を交互にオン
・オフ動作させるにあたって、一方がターンオフ期間中
にある間に他方をターンオンさせることにより、強制的
に直流を通流させて素早いターンオフを実現させるとと
もにアーム短絡による大*aはこれらカスコード接続半
導体スイッチ回路に直列に挿入させた電流抑制手段で抑
制することができるので、カスコード接続半導体スイッ
チ回路の特徴である高い周波数でのスイッチング動作を
十分に活用した高性能の電力変換装置を実現できる。According to this invention, a bipolar transistor and a MOS
A power converter is formed by bridge-connecting cascode-connected semiconductor switch circuits configured by connecting FETs in series, and two
When operating a silk cascode-connected semiconductor main switch circuit alternately on and off, by turning on one side while the other is in the turn-off period, direct current is forced to flow and quick turn-off is achieved. At the same time, the large *a caused by arm short circuit can be suppressed by current suppressing means inserted in series with these cascode-connected semiconductor switch circuits, so that the switching operation at high frequencies, which is a characteristic of cascode-connected semiconductor switch circuits, can be sufficiently suppressed. It is possible to realize a high-performance power conversion device using this technology.
第1図は本発明の実施例を示す回路図であり、第2図は
本発明の第2の実施例を示す回路図、第3図はカスコー
ド接続半導体スイッチ回路の例を示す回路図である。
2.30,40,50.60・・・カスコード接続スイ
ッチ回路、3・・・バイポーラトランジスタ、4・・・
MOS FET。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a second embodiment of the invention, and FIG. 3 is a circuit diagram showing an example of a cascode-connected semiconductor switch circuit. . 2.30,40,50.60...Cascode connection switch circuit, 3...Bipolar transistor, 4...
MOS FET.
Claims (1)
トランジスタとをカスコード接続し、これらバイポーラ
トランジスタのベースと酸化金属半導体電界効果トラン
ジスタのゲートとに点弧信号を与えることでターンオン
させ、またターンオフは両者に与えられている点弧信号
を取去ることでなされるよう構成されているカスコード
接続半導体スイッチ回路の2組と電流抑制手段とを電源
に対して直列に接続し、一方のカスコード接続半導体ス
イッチ回路がターンオフ期間中に他方のカスコード接続
半導体スイッチ回路をターンオンさせる動作を交互に繰
返させる手段とを備えていることを特徴とする電力変換
装置。1) A bipolar transistor and a metal oxide semiconductor field effect transistor are connected in cascode, and a firing signal is applied to the base of these bipolar transistors and a gate of the metal oxide semiconductor field effect transistor to turn them on, and a turn-off signal is applied to both of them. two sets of cascode-connected semiconductor switch circuits and a current suppression means configured to perform firing by removing the ignition signal of the cascode-connected semiconductor switch circuit are connected in series with respect to a power supply, and one of the cascode-connected semiconductor switch circuits is configured to perform a turn-off period. 1. A power conversion device comprising means for alternately repeating an operation of turning on the other cascode-connected semiconductor switch circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61127502A JPS62285676A (en) | 1986-06-02 | 1986-06-02 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61127502A JPS62285676A (en) | 1986-06-02 | 1986-06-02 | Power converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62285676A true JPS62285676A (en) | 1987-12-11 |
Family
ID=14961561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61127502A Pending JPS62285676A (en) | 1986-06-02 | 1986-06-02 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62285676A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2448102A4 (en) * | 2009-06-26 | 2017-11-29 | Kabushiki Kaisha Toshiba | Power conversion device |
-
1986
- 1986-06-02 JP JP61127502A patent/JPS62285676A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2448102A4 (en) * | 2009-06-26 | 2017-11-29 | Kabushiki Kaisha Toshiba | Power conversion device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
EP0207145A4 (en) | Method of operating parallel-connected semiconductor switch elements. | |
JP2004527975A (en) | Half-bridge gate driver circuit | |
US4128793A (en) | Power circuit for variable frequency, variable magnitude power conditioning system | |
JPH07222493A (en) | Control equipment for dc actuator in electronic equipment for electric power | |
JPS62285676A (en) | Power converter | |
CN208241591U (en) | A kind of novel double electrical level inverters using thyristor and IGBT | |
JP2019024289A (en) | Driving method of electric power conversion system | |
JPS5822944B2 (en) | Inverter Gate Seigiyohouhou | |
US2985772A (en) | Switching circuit | |
JPH0410317B2 (en) | ||
US3041472A (en) | Transistor switching circuits | |
JP2551089Y2 (en) | Parallel connection circuit of switching elements with improved current balance | |
CN221467560U (en) | Switching tube control circuit and inverter | |
JPS59167119A (en) | Small-loss high-speed transistor | |
JPS63140672A (en) | Power converter | |
SU1508339A1 (en) | Bridge amplifier | |
JPS59148559A (en) | Drive circuit for semiconductor switching element | |
JPS63501466A (en) | Driver circuit for high-speed switching of Darlington-connected transistors | |
JPH02299315A (en) | Darlington connection circuit for transistors | |
JPH0210661Y2 (en) | ||
SU785960A1 (en) | Trigger device | |
JP2875563B2 (en) | Bridge type conversion circuit | |
JPS6313673A (en) | Arc welding power source | |
SU1487135A1 (en) | Phase shifter |