JPS6017113B2 - Display control method of display device - Google Patents

Display control method of display device

Info

Publication number
JPS6017113B2
JPS6017113B2 JP54047292A JP4729279A JPS6017113B2 JP S6017113 B2 JPS6017113 B2 JP S6017113B2 JP 54047292 A JP54047292 A JP 54047292A JP 4729279 A JP4729279 A JP 4729279A JP S6017113 B2 JPS6017113 B2 JP S6017113B2
Authority
JP
Japan
Prior art keywords
data
display
screen
display area
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54047292A
Other languages
Japanese (ja)
Other versions
JPS55140879A (en
Inventor
浩 井口
信夫 牛場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP54047292A priority Critical patent/JPS6017113B2/en
Publication of JPS55140879A publication Critical patent/JPS55140879A/en
Publication of JPS6017113B2 publication Critical patent/JPS6017113B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Character Discrimination (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 本発明はディスプレイ装置の表示制御方式に関し、特に
、ディスプレイ装置の1画面で表示不可能な帳票等をO
CR(Optical CharacterReade
r:光学式文字謙取装置)にて議出してデ/「スプレィ
装置に表示する際の表示制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display control method for a display device, and in particular, a method for controlling the display of documents that cannot be displayed on one screen of a display device.
CR (Optical Character Read
r: Optical character display device) and de/``Relates to a display control method when displaying on a spray device.

一般に、ディスプレイ装置の1画面の表示構成として、
帳票等のデータを表示するデータ表示部分に加えて、通
常、この部分の下方にガイダンス表示部分がある。
Generally, the display configuration of one screen of a display device is as follows:
In addition to a data display section that displays data such as forms, there is usually a guidance display section below this section.

このガイダンス表示部分には、帳票等の読取不可能箇所
の訂正指令あるいは合計金額の誤り訂正指令等のオペレ
ータに対する指令が表示される。従来、このような表示
構成に対応してメモリエリアを1画面毎に設けている、
すなわちデータ表示部分たとえば22行×8に字とガイ
ダンス表示部分たとえば2行×8年字とを一諸にした1
画面2軒庁x80字毎にメモリエリアを設けている。従
って、1画面2釘行×8正宇より大きい、たとえば66
行×90字の帳票をOCRにて謙取って記憶する場合に
は、アドレス空間の相異なる4つのメモリエリアに記憶
し、これらの記憶内容を画面表示する際には、各メモリ
エリアのアドレス指定を順次変更して複数の画面を表示
していた。しかしながら、ガイダンス表示部分は常時変
更され且つ複数の画面間においても共通なものであると
いう性質から、前述の従来方式においては、たとえば、
1枚目の画面表示から2枚目の画面表示に移る前に、1
枚目の画面に対応するメモリエリアの中のガイダンス表
示エリアのデータを2枚目の画面に対応するメモリエリ
アの中のガイダンス表示エリアに転送しなければならず
、この結果、制御が複雑となって画面表示の処理時間が
長くなり、また、画面メモ川こ画面の数に相当するガイ
ダンス表示エリアが含まれているためにメモリ全体の容
量が大きい等の問題点がある。本発明の目的は複数のデ
ータ表示エリアに対して共通のガイダンス表示エリアを
設けるという構想にもとづき、同一のアドレス空間に複
数のデータ表示エリアを設け、前記同一のアドレス空間
と異なる、たとえば隣接するアドレス空間に共通のガイ
ダンス表示エリアを設けて前記複数のデータ表示エリア
を選択することにより表示画面のデータ表示部分のみを
切替えるようにし、これにより、ガイダンス表示エリア
の中のデータ転送を不要にして画面表示の処理時間を短
縮し、また、ガイダンス表示エリアを少なくしてメモリ
全体を小容量化し、前述の従来方式における問題点を解
決することにある。
This guidance display section displays instructions for the operator, such as an instruction to correct unreadable parts of a form or an error correction instruction for the total amount. Conventionally, a memory area is provided for each screen to accommodate this kind of display configuration.
In other words, the data display part, for example, 22 lines x 8 characters, and the guidance display part, for example, 2 lines x 8 characters, are combined into one.
A memory area is provided for every 2 screens x 80 characters. Therefore, one screen is larger than 2 rows x 8 squares, for example 66
When storing a form with 90 lines x 90 characters using OCR, it is stored in four different memory areas in the address space, and when displaying these stored contents on the screen, the address specification for each memory area is required. was changing sequentially to display multiple screens. However, because the guidance display part is constantly changing and is common among multiple screens, in the conventional method described above, for example,
Before moving from the first screen display to the second screen display,
Data in the guidance display area in the memory area corresponding to the second screen must be transferred to the guidance display area in the memory area corresponding to the second screen, resulting in complicated control. This increases the processing time for displaying the screen, and since it includes guidance display areas corresponding to the number of screen memo screens, there are problems such as the overall memory capacity is large. An object of the present invention is to provide a plurality of data display areas in the same address space based on the idea of providing a common guidance display area for a plurality of data display areas, and to provide a plurality of data display areas in the same address space, for example, adjacent addresses. By providing a common guidance display area in the space and selecting the plurality of data display areas, only the data display portion of the display screen can be switched, thereby eliminating the need to transfer data within the guidance display area and improving screen display. The purpose of the present invention is to shorten the processing time, reduce the guidance display area, reduce the overall memory capacity, and solve the above-mentioned problems in the conventional method.

以下、図面により本発明を説明する。The present invention will be explained below with reference to the drawings.

第1図は従来のディスプレイ装置の表示制御装置のブロ
ック回路図である。
FIG. 1 is a block circuit diagram of a display control device for a conventional display device.

第1図における画面メモリ3はディスプレイ装置4の4
画面分のデータを記憶する容量であるとする。この場合
、データ表示エリア31aおよびガイダンス表示エリア
31bが1枚目の画面に対応するデータを記憶し、デー
タ表示エリア32aおよびガイダンス表示エリア32b
が2枚目の画面に対応するデータを記憶し、データ表示
エリア33aおよびガイダンス表示エリア33bが3枚
目の画面に対応するデータを記憶し、データ表示エリア
34aおよびガイダンス表示エリア34bが4枚目の画
面に対応するデータを記憶する。また、各データ表示エ
リア31a,32a,33aおよび34aはデイスプレ
ィ装置4のデータ表示部分41に対応し、各ガイダンス
表示エリア31b,32b,33bおよび34bはディ
スプレイ装置4のガイダンス表示部分42に対応する。
ディスプレイ装置4の4画面相当分の帳票等を読取って
画面表示する場合を想定すると、始めに、帳票等をOC
RIによって読取り、これらの読取られたデータはCP
U(CentralProcessingUnit:中
央処理装置)2によって順次、アドレス指定されたデー
タ表示エリア31a,32a,33a,34aにデータ
パス12を介して転送されて記憶される。このように記
憶されたデータをディスプレイ装置4に画面表示する際
には、第1枚目の画面として、データ表示エリア31a
およびガイダンス表示エリア31bをCPU2によって
アドレス指定して、各エリアのデータがデータバス13
を介して画面表示される。次に、第2枚目の画面を表示
する前に、CPU2によってガイダンス表示エリア31
bのデータをガイダンス表示エリア32bに転送する。
しかる後に、CPU2によってアドレス指定されたデー
タ表示エリア32aおよびガイダンス表示エリア32b
のデータがディスプレイ装置4の画面に表示される。以
下、同様に、第3枚目あるし・は第4枚目の画面を表示
する前に、予め、ガイダンス表示エリア32bあるいは
ガイダンス表示エリア33bのデータをガイダンス表示
エリア33bあるいはガイダンス表示エリア34bに転
送する。このように、ディスプレイ装置4の1画面より
大きい帳票等を表示する場合に、表示画面を変更する前
に、予めガイダンス表示エリアのデータを転送する必要
があり、この結果、処理時間が〈なり、また、画面メモ
リ3には複数のガイダンス表示エリア31b,32b,
33bおよび34bが含まれているためにメモリ全体の
容量が大いという問題点がある。なお、11はアドレス
パスである。第2図は本発明の一実施例としての方式が
適用されるディスプレイ装置の表示制御装置のブロック
回路図であって、上述の問題点を解決したものである。
The screen memory 3 in FIG.
Assume that the capacity is to store data for a screen. In this case, data display area 31a and guidance display area 31b store data corresponding to the first screen, data display area 32a and guidance display area 32b
stores data corresponding to the second screen, data display area 33a and guidance display area 33b store data corresponding to the third screen, and data display area 34a and guidance display area 34b store data corresponding to the fourth screen. Store data corresponding to the screen. Further, each data display area 31a, 32a, 33a and 34a corresponds to a data display portion 41 of display device 4, and each guidance display area 31b, 32b, 33b and 34b corresponds to guidance display portion 42 of display device 4.
Assuming a case where documents, etc. equivalent to four screens of the display device 4 are read and displayed on the screen, first, the documents, etc. are
read by RI, these read data are sent to CP
The data is sequentially transferred to and stored in the addressed data display areas 31a, 32a, 33a, and 34a by the U (Central Processing Unit) 2 via the data path 12. When displaying the data stored in this way on the display device 4, the data display area 31a is used as the first screen.
and the guidance display area 31b are addressed by the CPU 2, and the data in each area is transferred to the data bus 13.
displayed on the screen via. Next, before displaying the second screen, the guidance display area 31 is
The data of b is transferred to the guidance display area 32b.
After that, the data display area 32a and guidance display area 32b addressed by the CPU 2
data is displayed on the screen of the display device 4. Similarly, before displaying the third or fourth screen, the data in the guidance display area 32b or 33b is transferred to the guidance display area 33b or 34b. do. In this way, when displaying a form or the like that is larger than one screen of the display device 4, it is necessary to transfer the data in the guidance display area in advance before changing the display screen, and as a result, the processing time becomes The screen memory 3 also includes a plurality of guidance display areas 31b, 32b,
Since 33b and 34b are included, there is a problem that the total memory capacity is large. Note that 11 is an address path. FIG. 2 is a block circuit diagram of a display control device for a display device to which a method according to an embodiment of the present invention is applied, and the above-mentioned problems are solved.

第2図において、第1図における同一構成要素について
は同一の参照番号を付してある。第1図の場合と異なり
、データ表示エリア31′a,32′a,33′aおよ
び34′aは同一のアドレス空間に配置され、従って、
これらリエリアの選択はCPU2によるアドレス指定と
共に、エリア選択部5の選択動作によって行われる。ま
た、ガイダンス表示エリアとして1つのガイダンス表示
エリア3′bを共通に設けてある。始めに、帳票等をO
CRIによって読取り、これらの読取られたデータはC
PU2によってアドレス指定されたデータ表示エリア3
1′a,32′a,33′aおよび34′aのうち、エ
リア選択部5によって選択されたエリアに転送されて記
憶される。この場合、エリア選択部5はデータ表示エリ
ア31′a,32′a,33′aおよび34′aを選択
線51,52,53および54を介して順次選択する。
このようにして各データ表示ェIJァに記憶されたデー
タをディスプレイ装置4に画面表示する際には、第1枚
目の画面として、エリア選択部5によってデータ表示エ
リア31′aを選択し、CPU2によってデータ表示エ
リアの共通アドレスとガイダンス表示エリア3′bのア
ドレスとを順次指定すると、データ表示エリア31′a
およびガイダンス表示エリア3′bのデータがディスプ
レイ装置4の画面に表示される。次に、第2枚目の画面
を表示する場合には、エリア選択部5によってデータ表
示エリア32′aを選択し、CPU2によってデータ表
示エリアの共通アドレスとガイダンス表示エリア3′b
のアドレスとを順次指定すると、データ表示エリア32
′aおよびガイダンス表示エリア3′bのデータがディ
スプレイ装置4の画面に表示される。以下、第3枚目お
よび第4枚目の画面を表示する場合には、エリア選択部
5の選択のみが異なる外は全く同様に行なわれる。この
ように、複数の画面を表示する場合には、エリア選択部
5によって共通アドレス空間にに設けられたデ−タ表示
エリア群から所望のデータ表示エリアを選択し、CPU
2によって順次、データ表示エリアおよび1つのガイダ
ンス表示エリアをアドレス指定することにより画面が順
次切替えられる。なお、第2図においては、データ表示
エリアおよびガイダンス表示エリアを画面メモリ3′の
エリアとして設けてあるが、独立したメモリとして設け
ることもできる。
In FIG. 2, the same components as in FIG. 1 are given the same reference numerals. Unlike the case in FIG. 1, data display areas 31'a, 32'a, 33'a and 34'a are arranged in the same address space, and therefore,
Selection of these areas is performed by the address designation by the CPU 2 and the selection operation of the area selection section 5. Further, one guidance display area 3'b is provided in common as a guidance display area. First, open the forms etc.
read by CRI, these read data are
Data display area 3 addressed by PU2
1'a, 32'a, 33'a and 34'a, the data is transferred to and stored in the area selected by the area selection unit 5. In this case, the area selection section 5 sequentially selects the data display areas 31'a, 32'a, 33'a and 34'a via the selection lines 51, 52, 53 and 54.
When displaying the data stored in each data display IJ in this way on the display device 4, the area selection unit 5 selects the data display area 31'a as the first screen, When the CPU 2 sequentially specifies the common address of the data display area and the address of the guidance display area 3'b, the data display area 31'a
and the data in the guidance display area 3'b are displayed on the screen of the display device 4. Next, when displaying the second screen, the area selection unit 5 selects the data display area 32'a, and the CPU 2 selects the common address of the data display area and the guidance display area 3'b.
When you specify the addresses in sequence, the data display area 32
'a and the data in the guidance display area 3'b are displayed on the screen of the display device 4. Hereinafter, when the third and fourth screens are to be displayed, they are performed in exactly the same way, except that the selection made by the area selection section 5 is different. In this way, when displaying a plurality of screens, the area selection unit 5 selects a desired data display area from a group of data display areas provided in the common address space, and the CPU
2, the screens are sequentially switched by sequentially addressing the data display area and one guidance display area. In FIG. 2, the data display area and the guidance display area are provided as areas of the screen memory 3', but they may also be provided as independent memories.

この場合にも、各データ表示メモリのアドレスは共通に
してある。本発明によれば、ガイダンス表示エリアのデ
ータ転送を不要にすることができ、これにより、画面表
示の処理時間を短縮することができ、また、画面メモリ
内のガイダンス表示エリアを少なくることができ、従っ
て、メモリ全の容量を小さくすることができ、前述の従
来方式における問題点の解決に役立つものである。
In this case as well, the addresses of each data display memory are shared. According to the present invention, it is possible to eliminate the need for data transfer of the guidance display area, thereby reducing the screen display processing time and reducing the guidance display area in the screen memory. , Therefore, the total memory capacity can be reduced, which is useful for solving the problems of the above-mentioned conventional system.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のディスプレイ装置の表示制御装置のブロ
ック回路図、第2図は本発明の一実施例としての方式が
適用されるディスプレイ装置の表示制御装置のブロック
回路図である。 符号の説明、1:OCR(光学式文字読取装置)、2:
CPU(中央処理装置)、3,3′:画面メモリ、4:
ディスプレイ装置、5:エリア選択部、11,11′:
アドレスバス、12,13,12′,13′:データバ
ス、31a〜34a,31′a〜34′a:データ表示
エリア、31b〜34b,3′b:ガイダンス表示エリ
ア、41:データ表示部分、42:ガイダンス表示部分
、51,52,53,54:選択線。 第1図 第2図
FIG. 1 is a block circuit diagram of a conventional display control device for a display device, and FIG. 2 is a block circuit diagram of a display control device for a display device to which a system according to an embodiment of the present invention is applied. Explanation of codes, 1: OCR (optical character reader), 2:
CPU (Central Processing Unit), 3, 3': Screen memory, 4:
Display device, 5: Area selection section, 11, 11':
Address bus, 12, 13, 12', 13': Data bus, 31a to 34a, 31'a to 34'a: Data display area, 31b to 34b, 3'b: Guidance display area, 41: Data display part, 42: Guidance display portion, 51, 52, 53, 54: Selection line. Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 1 画面がデータ表示部分およびガイダンス表示部分の
2区分に分割されたデイスプレイ装置において、前記デ
ータ表示部分にそれぞれ対応し且つ同一のアドレス空間
に位置する複数のメモリと、前記ガイダンス表示分に対
応し且つ前記アドレス空間と異なるアドレス空間に位置
する1つのガイダンス用メモリ、とを具備し、前記各複
数のメモリを順次選択するとにより前記データ表示部分
のみを順次切替えるようにしたことを特徴とするデイス
プレイ装置の表示制御方式。
1. In a display device whose screen is divided into two sections, a data display section and a guidance display section, a plurality of memories each corresponding to the data display section and located in the same address space, and a plurality of memories corresponding to the guidance display section and arranged in the same address space. one guidance memory located in an address space different from the address space, and only the data display portion is sequentially switched by sequentially selecting each of the plurality of memories. Display control method.
JP54047292A 1979-04-19 1979-04-19 Display control method of display device Expired JPS6017113B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54047292A JPS6017113B2 (en) 1979-04-19 1979-04-19 Display control method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54047292A JPS6017113B2 (en) 1979-04-19 1979-04-19 Display control method of display device

Publications (2)

Publication Number Publication Date
JPS55140879A JPS55140879A (en) 1980-11-04
JPS6017113B2 true JPS6017113B2 (en) 1985-05-01

Family

ID=12771198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54047292A Expired JPS6017113B2 (en) 1979-04-19 1979-04-19 Display control method of display device

Country Status (1)

Country Link
JP (1) JPS6017113B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0453521B2 (en) * 1985-09-02 1992-08-26 Scovill Japan

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57120979A (en) * 1981-01-19 1982-07-28 Tokyo Shibaura Electric Co Message display device
JPS57161890A (en) * 1981-03-31 1982-10-05 Gen Corp Screen selector for monitor
JPS58122594A (en) * 1981-12-17 1983-07-21 富士通株式会社 Display control system for automatic operator
JPS62154019A (en) * 1985-12-26 1987-07-09 Casio Comput Co Ltd Layout printing device for table astride plural pages
JP2538027Y2 (en) * 1991-07-17 1997-06-04 株式会社ホンダアクセス Corner pole storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0453521B2 (en) * 1985-09-02 1992-08-26 Scovill Japan

Also Published As

Publication number Publication date
JPS55140879A (en) 1980-11-04

Similar Documents

Publication Publication Date Title
US5241658A (en) Apparatus for storing information in and deriving information from a frame buffer
US5095422A (en) Information transferring method and apparatus for transferring information from one memory area to another memory area
JPS61249086A (en) Image display method and apparatus for adjacent display zone
JPS6017113B2 (en) Display control method of display device
JPH087565A (en) Dynamic random access memory and access method and system for dynamic random access memory
EP0752694B1 (en) Method for quickly painting and copying shallow pixels on a deep frame buffer
EP0276110A2 (en) Semiconductor memory device
US5570115A (en) Image processor
JP3833366B2 (en) Image data storage device
JPH0529951B2 (en)
JP3333540B2 (en) Hierarchical symbol correction system
JPS6024987B2 (en) Image processing storage device
JP2555325B2 (en) Display device
JPH0758431B2 (en) Address line and data line connection system
JPH0352105B2 (en)
JPS641036B2 (en)
JPS6364474A (en) Picture memory controller
JPH0234396B2 (en)
JPS6393031A (en) Transfer system for display picture data
GB2103398A (en) Microcomputer apparatus for use with a video display
JPS61143835A (en) Data display system
JPS63153655A (en) Memory access control system
JPS6258356A (en) Dma controller
JPH0651751A (en) Image display device
JPS63173299A (en) Memory device for image