JP3333540B2 - Hierarchical symbol correction system - Google Patents

Hierarchical symbol correction system

Info

Publication number
JP3333540B2
JP3333540B2 JP04934592A JP4934592A JP3333540B2 JP 3333540 B2 JP3333540 B2 JP 3333540B2 JP 04934592 A JP04934592 A JP 04934592A JP 4934592 A JP4934592 A JP 4934592A JP 3333540 B2 JP3333540 B2 JP 3333540B2
Authority
JP
Japan
Prior art keywords
hierarchical symbol
hierarchical
information
pin
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04934592A
Other languages
Japanese (ja)
Other versions
JPH05250410A (en
Inventor
好信 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04934592A priority Critical patent/JP3333540B2/en
Publication of JPH05250410A publication Critical patent/JPH05250410A/en
Application granted granted Critical
Publication of JP3333540B2 publication Critical patent/JP3333540B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Processing Or Creating Images (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は図面エントリーツールに
おいて、階層シンボルを修正する階層シンボル修正シス
テムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hierarchical symbol correction system for correcting a hierarchical symbol in a drawing entry tool.

【0002】図面編集の際に、階層シンボルを修正した
場合、その階層シンボルの波及範囲を調べ、それら全て
を自動で修正後の階層シンボルに置き換える機能が要求
されている。
[0002] When a hierarchical symbol is corrected during drawing editing, a function of examining the spread range of the hierarchical symbol and automatically replacing all the hierarchical symbols with the corrected hierarchical symbol is required.

【0003】[0003]

【従来の技術】従来の階層シンボル修正においては、モ
ジュールのある階層シンボルを修正する時には、他のモ
ジュールにも同一の階層シンボルがないかどうかマニュ
アルで検索していき、1個ずつ置き換えを行うようにな
っている。
2. Description of the Related Art In conventional hierarchical symbol correction, when a hierarchical symbol having a module is corrected, it is manually searched for the same hierarchical symbol in other modules, and replacement is performed one by one. It has become.

【0004】[0004]

【発明が解決しようとする課題】従来のシステムでは、
修正した階層シンボルと同一のシンボルを他のモジュー
ルでも使用していないかマニュアルでチェックし、修正
する工程をとっている。このため、そのシンボルをマニ
ュアルで検索するだけでも大変な作業である。従って、
修正された置き換え対象の階層シンボルについては、シ
ステムで波及範囲を検索して自動的に修正できるように
することが要求される。
In the conventional system,
A manual check is performed to determine whether the same symbol as the corrected hierarchical symbol is used in another module, and a correction process is performed. For this reason, it is difficult to search for the symbol manually. Therefore,
For the corrected hierarchical symbol to be replaced, it is required that the system can search for the spread range and automatically correct it.

【0005】本発明はこのような課題に鑑みてなされも
のであって、階層シンボルの修正を自動的に行うことが
できる階層シンボル修正システムを提供することを目的
としている。
[0005] The present invention has been made in view of the above problems, and has as its object to provide a hierarchical symbol correction system capable of automatically correcting a hierarchical symbol.

【0006】[0006]

【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。図において、1は各種制御を行うCP
U、2は各種情報を記憶するメモリ、3は各種情報を入
力する指示入力部、4は編集画面を表示する表示部であ
る。10は前記メモリ2内に、設けられた回路情報を階
層シンボルとして記憶する階層シンボル格納部、20は
この階層シンボル格納部10から読出した情報を図形情
報として表示部4に表示させ、ピンの追加,削除等の編
集を行い、その結果を再度階層シンボル格納部10に格
納するエントリー部である。21はエントリー部20の
動作制御を行う制御部である。
FIG. 1 is a block diagram showing the principle of the present invention. In the figure, 1 is a CP for performing various controls.
U and 2 are memories for storing various information, 3 is an instruction input unit for inputting various information, and 4 is a display unit for displaying an editing screen. Reference numeral 10 denotes a hierarchical symbol storage unit for storing circuit information provided in the memory 2 as a hierarchical symbol. Reference numeral 20 denotes information read from the hierarchical symbol storage unit 10 displayed on the display unit 4 as graphic information. , Deletion, etc., and the result is stored in the hierarchical symbol storage unit 10 again. A control unit 21 controls the operation of the entry unit 20.

【0007】[0007]

【作用】エントリー部20は、階層シンボル格納部10
から読出した階層シンボル情報を表示部4に表示させ、
指示入力部3からの指示によりピンの追加,削除等の処
理を自動で行う。次に、制御部21は階層シンボル格納
部10から階層シンボルを順次読出して同じ階層シンボ
ルが他の部分に含まれていないかチェックする。同一の
階層シンボルについては、同じ修正を行った後、階層シ
ンボル格納部10に再格納する。このようにして、本発
明によれば階層シンボルの修正を自動的に行うことがで
き、処理の効率化が図れる。
The entry section 20 has a hierarchical symbol storage section 10.
The display unit 4 displays the hierarchical symbol information read from
Processing such as addition and deletion of pins is automatically performed according to an instruction from the instruction input unit 3. Next, the control unit 21 sequentially reads the hierarchical symbols from the hierarchical symbol storage unit 10 and checks whether the same hierarchical symbol is included in another part. After the same correction is made for the same hierarchical symbol, it is stored again in the hierarchical symbol storage unit 10. In this way, according to the present invention, the hierarchical symbols can be automatically corrected, and the processing can be made more efficient.

【0008】[0008]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図2は本発明で用いるエントリーツールの
データ構造例を示す図である。図において、30はシス
テムで例えばLSIを示す。31はシステムを構成する
複数のモジュールである。図ではモジュール31は1個
しか示していないが、モジュール31は複数存在する。
各モジュール31は、共通情報32,インタフェース情
報33,管理情報34及び複数のページ情報35より構
成されている。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 2 is a diagram showing an example of a data structure of an entry tool used in the present invention. In the figure, reference numeral 30 denotes a system, for example, an LSI. Reference numeral 31 denotes a plurality of modules constituting the system. Although only one module 31 is shown in the figure, a plurality of modules 31 exist.
Each module 31 includes common information 32, interface information 33, management information 34, and a plurality of page information 35.

【0009】図3はモジュール内部のデータ構造例を示
す図である。1つのページ情報35の中に、複数の階層
シンボルが階層シンボル情報テーブル11としてリンク
識別子“next”により相互接続されている。図の例
では、3個の階層シンボル情報テーブル11が存在して
いる。階層シンボル情報テーブル11は、シンボル名,
ピンデータ,形状データ及びリンク識別子“next”
より構成されている。
FIG. 3 is a diagram showing an example of the data structure inside the module. In one page information 35, a plurality of hierarchical symbols are interconnected as a hierarchical symbol information table 11 by a link identifier “next”. In the example of the figure, three hierarchical symbol information tables 11 exist. The hierarchical symbol information table 11 contains symbol names,
Pin data, shape data and link identifier "next"
It is composed of

【0010】ピンデータは、ピン情報テーブル12とリ
ンクされている。そして、同一の階層シンボル情報テー
ブル11に複数のピンがある場合は、各ピンデータはリ
ンク識別子“next”により相互接続されている。図
に示す例では、ピン情報テーブル12が2個の場合を示
している。また、各ピン情報テーブル12は、ピン名,
ピン表示位置,ピン名表示位置,ピン方向及びリンク識
別子“next”より構成されている。これらピン情報
テーブルの構成要素のうち、ピン表示位置は座標テーブ
ル13とリンクされている。
The pin data is linked to the pin information table 12. When there are a plurality of pins in the same hierarchical symbol information table 11, the respective pin data are interconnected by a link identifier "next". The example shown in the figure shows a case where the number of pin information tables 12 is two. Each pin information table 12 includes a pin name,
It comprises a pin display position, a pin name display position, a pin direction, and a link identifier "next". Among the components of the pin information table, the pin display position is linked to the coordinate table 13.

【0011】図4は図3に示すデータ構造に対応するモ
ジュールの構成例を示す図である。図3に対応して、シ
ンボルはS1〜S3までの3個しか存在しない。また、
シンボルS1には2個のピンしかなく、それぞれ入力と
出力に1個ずつ存在する。エントリー部20は、階層シ
ンボル格納部10の各モジュール31から読出したデー
タを基に、表示部4に図4に示すような回路情報を表示
することになる。
FIG. 4 is a diagram showing a configuration example of a module corresponding to the data structure shown in FIG. According to FIG. 3, there are only three symbols S1 to S3. Also,
The symbol S1 has only two pins, one for input and one for output. The entry unit 20 displays the circuit information as shown in FIG. 4 on the display unit 4 based on the data read from each module 31 of the hierarchical symbol storage unit 10.

【0012】図5は本発明による階層シンボル情報テー
ブルの更新シーケンスを示すフローチャートである。図
に示すシーケンスは、指示入力部3からの指示に基づい
てエントリー部20内の制御部21が行う。つまり、指
示入力部3からシンボルのピンの削除指令を出した場合
には、その削除指令を受けたCPU1は制御部21に制
御を渡し、制御部21が図5に示すような動作を行うこ
とになる。また、この例ではモジュールが既に特定のモ
ジュールに決まったものとして、そのモジュール内のシ
ンボルのピンを削除する場合を例にとって説明する。
FIG. 5 is a flowchart showing an update sequence of the hierarchical symbol information table according to the present invention. The sequence shown in the figure is performed by the control unit 21 in the entry unit 20 based on an instruction from the instruction input unit 3. That is, when a command to delete a symbol pin is issued from the instruction input unit 3, the CPU 1 having received the deletion command transfers control to the control unit 21, and the control unit 21 performs an operation as shown in FIG. become. Also, in this example, a case will be described as an example where a module is already determined to be a specific module and a pin of a symbol in the module is deleted.

【0013】先ず、制御部21はメモリ2内の階層シン
ボル格納部10を検索して読出したシンボル名が、指示
入力部3から指定したものと同じであるかどうかチェッ
クする(S1)。そして、同じであった場合にはピン追
加か削除かチェックする(S2)。追加であった場合に
は、使用されているページを順次表示して追加作業を行
う(S3)。ここでは、追加して階層シンボルのサイズ
が大きくなる場合については考慮していない。
First, the control unit 21 checks whether or not the symbol name retrieved from the hierarchical symbol storage unit 10 in the memory 2 and read out is the same as that specified by the instruction input unit 3 (S1). If they are the same, it is checked whether the pin is added or deleted (S2). If it is added, the used pages are sequentially displayed to perform additional work (S3). Here, the case where the size of the hierarchical symbol additionally increases is not considered.

【0014】ピンの削除であった場合には、ピン情報テ
ーブル12が削除対象のピンテーブルであるかどうかチ
ェックする(S4)。そして、削除対象のテーブルであ
った場合には、ピン情報テーブルを削除して、リンクし
なおす(S5)。図6に再リンクの例を示す。階層シン
ボル情報テーブル11と#1のピン情報テーブル12が
リンクされている状態で、#1のピン情報テーブル12
が削除された場合、階層シンボル情報テーブル11と#
2のピン情報テーブル12が図に示すようにリンクされ
る。
If it is a pin deletion, it is checked whether the pin information table 12 is a pin table to be deleted (S4). Then, if the table is a deletion target table, the pin information table is deleted and linked again (S5). FIG. 6 shows an example of relinking. With the hierarchical symbol information table 11 and the # 1 pin information table 12 linked, the # 1 pin information table 12
Is deleted, the hierarchical symbol information table 11 and #
2 are linked as shown in the figure.

【0015】次に、次のピン情報テーブルがNull
(0)であるかどうかチェックする(S6)。0でない
場合には、次のテーブルを検索し(S7)、ステップS
4に戻る。0である場合には、次の階層シンボル情報テ
ーブル11が0であるかどうかチェックする(S8)。
0でない場合には、次のテーブルを検索し(S9)、ス
テップS1に戻る。階層シンボル情報テーブル11が0
の場合には、次のページ情報テーブルが0であるかどう
かチェックする(S10)。0でない場合には、次のテ
ーブルを検索し(S11)、ステップS1に戻る。次の
ページ情報テーブルが0の場合には、ピン削除シーケン
スを終了する。この結果、階層シンボル格納部10に修
正された各階層シンボルデータが再格納される。
Next, the next pin information table is Null.
It is checked whether it is (0) (S6). If it is not 0, the next table is searched (S7), and step S7 is executed.
Return to 4. If it is 0, it is checked whether or not the next hierarchical symbol information table 11 is 0 (S8).
If it is not 0, the next table is searched (S9), and the process returns to step S1. Hierarchical symbol information table 11 is 0
In the case of, it is checked whether or not the next page information table is 0 (S10). If it is not 0, the next table is searched (S11), and the process returns to step S1. If the next page information table is 0, the pin deletion sequence ends. As a result, the corrected hierarchical symbol data is stored again in the hierarchical symbol storage unit 10.

【0016】図7は修正前の画面表示例を示す図であ
る。1つのモジュール内に2個の階層シンボルSB1と
SB2が表示されている。SB1に入力されたデータD
ATA0〜DATA3は、SB2に入り、SB2から出
力OUT0〜OUT3として出ていく。ここで、階層シ
ンボルSB2が修正対象であるものとする。そして、そ
の修正は図8に示すように入力ピンI3と出力ピンO3
を削除するものであるとする。
FIG. 7 is a view showing a screen display example before correction. Two hierarchical symbols SB1 and SB2 are displayed in one module. Data D input to SB1
ATA0 to DATA3 enter SB2 and exit from SB2 as outputs OUT0 to OUT3. Here, it is assumed that the hierarchical symbol SB2 is to be corrected. Then, the correction is made by the input pin I3 and the output pin O3 as shown in FIG.
Is to be deleted.

【0017】このピン削除シーケンスは、図5に示すよ
うなシーケンスで行われる。そして、その修正の結果
は、図9に示すようなものとなる。図7と比較すれば分
かるように、SB2の入力ピンI3と出力ピンO3が削
除されていることが分かる。
This pin deletion sequence is performed in a sequence as shown in FIG. Then, the result of the correction is as shown in FIG. As can be seen from a comparison with FIG. 7, the input pin I3 and the output pin O3 of SB2 are deleted.

【0018】[0018]

【発明の効果】以上、詳細に説明したように、本発明に
よれば階層シンボルの修正を自動的に行うことができる
階層シンボル修正システムを提供することができる。
As described above, according to the present invention, it is possible to provide a hierarchical symbol correction system capable of automatically correcting a hierarchical symbol.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.

【図2】本発明で用いるエントリーツールのデータ構造
例を示す図である。
FIG. 2 is a diagram showing an example of a data structure of an entry tool used in the present invention.

【図3】モジュール内部のデータ構造例を示す図であ
る。
FIG. 3 is a diagram showing an example of a data structure inside a module.

【図4】モジュールの構成例を示す図である。FIG. 4 is a diagram illustrating a configuration example of a module.

【図5】本発明による階層シンボル情報テーブルの更新
シーケンスを示すフローチャートである。
FIG. 5 is a flowchart showing an update sequence of a hierarchical symbol information table according to the present invention.

【図6】ピン情報テーブルの再リンクの例を示す図であ
る。
FIG. 6 is a diagram showing an example of relinking of a pin information table.

【図7】修正前の画面表示例を示す図である。FIG. 7 is a diagram showing a screen display example before correction.

【図8】修正の説明図である。FIG. 8 is an explanatory diagram of correction.

【図9】修正後の画面表示例を示す図である。FIG. 9 is a diagram showing a screen display example after correction.

【符号の説明】[Explanation of symbols]

1 CPU 2 メモリ 3 指示入力部 4 表示部 20 エントリー部 21 制御部 DESCRIPTION OF SYMBOLS 1 CPU 2 Memory 3 Instruction input part 4 Display part 20 Entry part 21 Control part

フロントページの続き (56)参考文献 特開 平2−25980(JP,A) 特開 平2−244382(JP,A) 特開 平3−71267(JP,A) 特開 平4−140885(JP,A) 特開 平4−77969(JP,A) 特開 平1−237880(JP,A) 特開 平4−291462(JP,A) 特開 平3−52073(JP,A) 特開 昭62−154065(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 660 G06F 17/50 654 JICSTファイル(JOIS)Continuation of the front page (56) References JP-A-2-25980 (JP, A) JP-A-2-244382 (JP, A) JP-A-3-71267 (JP, A) JP-A-4-140885 (JP) JP-A-4-77969 (JP, A) JP-A-1-237880 (JP, A) JP-A-4-291462 (JP, A) JP-A-3-52073 (JP, A) JP-A Sho 62-154065 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G06F 17/50 660 G06F 17/50 654 JICST file (JOIS)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 各種制御を行なうCPUと、各種情報を
記憶するメモリと、各種情報を入力する指示入力部と
編集画面を表示する表示部とで構成され、前記メモリ内
に、回路情報を階層シンボルとして記憶する階層シンボ
ル格納部を設けると共に、この階層シンボル格納部か
読出した情報を図形情報として表示部に表示させ、所定
の編集を行い、その結果を再度階層シンボル格納部に
納するエントリー部を設けた階層シンボル修正システム
において、 前記エントリー部は、階層シンボルの修正が終了した
ら、前記階層シンボル格納部を検索して、同じ階層シン
ボルを用いている他の部分についても同じ修正を行うよ
うにし たことを特徴とする階層シンボル修正システム。
And CP U to 1. A conduct various controls, a memory for storing various information, an instruction input unit for inputting various kinds of information,
It is composed of a display unit for displaying the editing screen, before Symbol in memory <br/>, provided with a hierarchical symbol storage unit for storing circuit information as a hierarchical symbol, whether we information read this hierarchical symbol storage unit A hierarchical symbol correction system provided with an entry part for displaying on a display unit as graphic information, performing predetermined editing, and storing the result again in a hierarchical symbol storage unit
In the entry section, the modification of the hierarchical symbol has been completed.
The hierarchical symbol storage is searched for
Do the same for the other parts that use the bolt
Hierarchical symbol correction system, characterized in that had Unishi.
JP04934592A 1992-03-06 1992-03-06 Hierarchical symbol correction system Expired - Fee Related JP3333540B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04934592A JP3333540B2 (en) 1992-03-06 1992-03-06 Hierarchical symbol correction system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04934592A JP3333540B2 (en) 1992-03-06 1992-03-06 Hierarchical symbol correction system

Publications (2)

Publication Number Publication Date
JPH05250410A JPH05250410A (en) 1993-09-28
JP3333540B2 true JP3333540B2 (en) 2002-10-15

Family

ID=12828423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04934592A Expired - Fee Related JP3333540B2 (en) 1992-03-06 1992-03-06 Hierarchical symbol correction system

Country Status (1)

Country Link
JP (1) JP3333540B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7440168B2 (en) * 2020-03-02 2024-02-28 Necソリューションイノベータ株式会社 Circuit diagram symbol generation device, circuit diagram symbol generation method, program, and recording medium

Also Published As

Publication number Publication date
JPH05250410A (en) 1993-09-28

Similar Documents

Publication Publication Date Title
JPH03266039A (en) Free format data link processing system
EP0107435B1 (en) System for changing common card mode data in a card image data processing system
JP3333540B2 (en) Hierarchical symbol correction system
EP1014261A1 (en) Instruction look-ahead system and method
JPS58114275A (en) Pattern information retrieving system
JPH06230957A (en) Check list system
JPH05128186A (en) Part number integrated modification processing system for circuit diagram
JP3019674B2 (en) CAD system for power circuit diagram
JP2852162B2 (en) Database management device
JP2982535B2 (en) Graph creation device
JPS6218596A (en) Working area display system
JPS63141180A (en) Preparing device for circuit diagram with inter-page collating information
JPH02257282A (en) Table preparation processor
JPH0778195A (en) Data updating system in circuit design cad
JPH02197964A (en) Plotting device
JPH0357020A (en) System processing program generating device
JPH04127233A (en) Dictionary system for back-up of software development
JPH05135112A (en) Information processor
JPH05159003A (en) Parts management system
JPS63113754A (en) Document processing system
JPH06175907A (en) Executing method for application program
JPS62278635A (en) File retrieving device
JPH04263329A (en) Knowledge correction back-up system
JPH024288A (en) Image processor and method for managing its font file
JPS63150724A (en) Data access processing system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020716

LAPS Cancellation because of no payment of annual fees