JPS60167546A - 伝送制御方式 - Google Patents

伝送制御方式

Info

Publication number
JPS60167546A
JPS60167546A JP59278840A JP27884084A JPS60167546A JP S60167546 A JPS60167546 A JP S60167546A JP 59278840 A JP59278840 A JP 59278840A JP 27884084 A JP27884084 A JP 27884084A JP S60167546 A JPS60167546 A JP S60167546A
Authority
JP
Japan
Prior art keywords
transmission
data
transmission control
line
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59278840A
Other languages
English (en)
Inventor
Nobuyuki Fujikura
藤倉 信之
Makoto Nomi
能見 誠
Kinji Mori
森 欣司
Koichi Ihara
廣一 井原
Shoji Miyamoto
宮本 捷二
Kazumasa Sugiura
杉浦 一正
Fuminobu Furumura
文伸 古村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59278840A priority Critical patent/JPS60167546A/ja
Publication of JPS60167546A publication Critical patent/JPS60167546A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は伝送制御方式の改良に関する。
〔従来の技術〕
従来の伝送方式では、発信端が受信端のアドレスをデー
タに付加して伝送するのが一般的な手段であり、その場
合の伝送路は伝送効率向上の観点から、発信端と受信端
との間に1伝送路のみが確立される。
〔発明が解決しようとする問題点〕
しかし、このような従来の方式では伝送路の確立に時間
を要し、実効伝送速度すなわち伝送効率を低下させる欠
点があった。また、障害発生に際し、障害箇所を限定し
なければ1別の伝送路を確立することが困難であるなど
の欠点も避けられなかった。
〔問題点を解決するための手段〕
本発明はこのような従来方式の欠点を解消するためにな
されたもので、従来必要とされていた伝送路確立の手順
を省略し、かつ障害発生に際し、障害箇所戸血定等の手
順をも省略しうる伝送方式を提供するものである。これ
により、伝送効率の低下を生じるおそれなく、かつ伝送
路確立の不要による伝送手順の容易性を図ることができ
る。以下、実施例により本発明の詳細な説明する。
〔実施例〕
第1図は2重ループ伝送路を用いた場合、第2図はネッ
トワーク伝送路を用いた場合の各伝送システムの実施例
を示す。
第1図の2重ループ伝送システムにおいて、伝送制御装
置010102(+ 、・・・C1o ・・・を伝送路
Lnoで結んだ第1のループ伝送路と、伝送制御装置C
Il 10211・・・Cil ・・・を伝送路L11
で結んだ第2のループ伝送路、および伝送制御装置CI
QとCII 、C,、J−C,、・・・C11,・・・
を結ぶ伝送路L110とL10+ 1 L2+0とJo
) * ”・L;lOとLioI(但し伝送方向はLi
 IQはC11→Cio 、tiol はCi1←CL
o)・・・、ならびに伝送制御装置に接続された計算機
、端末機等の機器(以下、ホストと称する)p、 、 
p2・・・より伝送システムが構成されている。なお図
示のように、第1.第2のループ伝送路の伝送方向は互
いに同一方向である。
また、第2図のネットワーク伝送システムにおいて、伝
送制御装置C0はネットワーク(網状)に接続されてい
る。但し、第2図では簡単のため、伝送制御装置間の正
、逆方向の2本の伝送路を、前後に矢印を付した1本の
伝送路で示している。
なお、同図では省略されているが、ホストは必要に応じ
て伝送制御装置に接続される。上記第1図および第2図
の伝送制御装置C5の構成および動作を第3図、第4図
について説明する。
第3図において、Lは各伝送制御装置(同図の場合はC
,)がデータを受信する回線数である。またり、 、 
L2.・・・L、は入力伝送路、10,20.・・・。
7!Oは各伝送路からのデータを受信する受信部、11
.21.・・・、Z+は受信データバッファ、50は処
理装置、51は上記処理装置50に接続された記憶装置
、52はホスト〜からの送信データを記憶する送信デー
タバッファ、60はセレクタスイッチSにより選択され
たデータを送信する送信部である。なお、送信伝送路り
は伝送制御装置G。
が送信すべき伝送路すなわち1本にスイッチSw1〜S
WLを介して分岐されている。さらに受信部、送信部は
それぞれ直列−並列変換、並列−直列変換機能を有し、
かつ図示の2重線は並列データの流れを示す。
また、第4図は記憶装置51に記憶される各受信データ
の伝送制御装置C,通過、未通過を示す情報の書込状態
を示す説明図である。
最初に、第3図の動作を、第1図に示した2重ループ伝
送システムにおける伝送制御装置CtOとして説明する
。この場合、第3図における受信回線数lは2であり、
一方が例えば第1のループ伝送路り、o、他方が第2の
ループの伝送制御装置CLLからの伝送路Li 10で
ある。すなわち第3図において、L1= Loo + 
Lz = Lti。
であり、ノ〉2に相当する伝送路、受信部、受信データ
バッファ等は無いものとする。まず、全く同じデータが
受信部10.20により受信され、それぞれデータ/シ
ンノア11,21へ格納されたとする。なお、このよう
に同じデータが受信部10.20に加わる理由について
は後述する。
受信データがそれぞれ受信データバッファ11゜21に
格納完了された時点で、各受信部10゜20は処理装置
50に対しそれぞれ割込信号1525を出力する。これ
に対し、処理装置50は割込信壮15,25を早着順に
処理する。ここでは、割込信号15が割込信号25より
早く処理装置50に入ったとする。
(5) 処理装置50は受信データバッファ11の内容を読出し
、データ内の発信伝送制御装置番号(以下、発信源番号
と呼ぶ)と、これを発信した伝送制御装置が送信データ
に付している一連番号を調べ、記憶装置51のこれらの
番号に対応するアドレスに示される内容を読み出す。以
下、この内容をフラグと呼ぶ。この場合、フラグがOな
らば、調べた発信源番号および通番のデータは、初めて
この伝送制御装置C1に受信されたことを示す。また、
フラグが1ならば、当該データはすでにこの伝送制御装
置C5により一度以上受信されたことを示す いま、フラグは0とすると、処理装置50はセレクタス
イッチSに切換え信号65を出力して接点12を選択さ
せ、受信データバッファ11の内容がデータ線13.送
信部60を経て伝送路りへ送出されるようにする。
次に、処理装置50は受信部20から出力された割込信
号25に関する処理を開始する。すなわち、受信データ
バッファ21の中のデータより発(6) 信源番号および通番を調べ、記憶装置51の該当するア
ドレスの内容を調べる。この場合、受信部10と20に
は同じデータが入力されたので、割込信号25は受信部
10から出力された割込信号15と同一アドレスであり
、このフラグはすでに1にセットされている。これによ
り、受信データバッファ21にある受信データはすでに
受信済であることがわかり、処理装置50からセレクタ
スイッチSへの切換信号65の出力は行なわない。
なお、受信したデータの発信源番号が自己すなわち伝送
制御装置C1の番号であれば、これは発信したデータが
再び戻ってきたものであり、この場合は記憶袋H51の
内容調べは行なわず、セレクタスイッチSの選択も行な
わない。
次に、ホストP1とのデータ転送について簡単に説明す
る。ホストP、は、送信データを送受信データバッファ
52へ書込完了直後、割込信号53を処理装置50に出
力する。処理装置5oは無条件にセレクタスイッチSに
切換え信号65を出力して接点58を選択させ、送受信
データバッファ52の内容が送信部60を介して伝送路
りに送信されるようにする。
また、反対に受信データをホストP、へ取り込む場合に
は、前述の割込信号15の処理の場合、処理装置50は
セレクタスイッチSに切換信号65を出力する直前に受
信データバッファ11の内容を送受信データバッファ5
2へ転送し、ホストp・が読出しを開始するための割込
信号53をホストP、に出力する。
第4図は前述したように、記憶装置51内のフラグ記憶
状態を示す。ここでは、例えば発信源1の通番l、2.
・・・、nのフラグを1番地、2番地、・・・、n番地
に対応させる。次に、発信源2の通番1,2.・・・、
nのフラグをn+1番地、n+2番地、・・・、2n番
地に対応させる。このように各発信源のそれぞれの通番
のフラグを順次番地に対応させ、最後に発信源mの通番
1,2.・・・、nのフラグを(m−1)n+1番地、
(m−1)n+2番地、・・・・・・mXn番地に対応
させる。このようにして、自伝送制御装置C4以外のす
べての伝送制御装置の発信するデータの状態を記憶させ
る。
を示す。
次に、第2図のようなネットワーク伝送システムにおけ
る伝送制御装置C1の動作を第3図に基づいて簡単に説
明する。この場合、第2図の伝送制御装置C,は、伝送
制御装置Ca+ C4+ l CQ I Cd + C
e +Cfの6伝送制御装置へデータを伝送する。従っ
て、第3図における伝送路数lは6である。
伝送制御装置C1は、次のように前記第1図の場合と全
く同じ動作を行なう。すなわち第3図において、あるデ
ータが伝送路り、より最初に伝送制御装置Cに到達した
とする。このデータは第1図の場合のように処理され、
送信部60より伝送路りに送信される。このとき、処理
装置50はセレクタスイッチSに切換え信号65を出力
すると同時にスイッチSWiに制御信号66を出力し伝
送路り、と対応する。すなわちり、と逆方向で同一伝送
制御装置に接続された伝送路のSWIを開く。この(9
) ようにして、C4に接続されている6箇所の伝送制御装
置のうち、送信してきた伝送制御装置以外のすべての伝
送制御装置に同一データを送信する。
なお、本実施例においても第1図のループ伝送路の場合
と同様に、自装置から送信したデータあるいは他装置よ
り受信したデータを送信し、そのデータがネットワーク
伝送路を迂回してもどってきた場合は無視する。
また上記第1図または第2図の方式においても、第4図
における番地のデータがすでに自装置で受信したもので
あることを示すフラグは、いつまでもそのまま放置する
ことなく、適宜に消去する必要がある。よって−例とし
て、あるデータを受信してその番地のフラグの有無を調
べるとき、例えばその直前の番地にフラグが立っていれ
ば、そのフラグを消去する等の手段を用い、支障なく動
作を続けることができる。
以上説明したように、本発明はそれぞれ1個ずつの送信
部と受信部を備えた7+1組の伝送制御装置が伝送路に
より接続された伝送システムにお(10) いて、伝送制御装置はデータを出力する場合に同一デー
タを複数の伝送制御装置に出力すると共に、入力された
データのうち、同一データは最も早く到着したもののみ
を用い、上記最早着のデータおよび単独のデータは自装
置宛のものは自装置で処理すると共に、他装置宛のデー
タは再び同一データを複数の伝送制御装置に出力する。
〔発明の効果〕
本発明によるときはこのようにして、伝送制御装置間で
伝送路を確立すなわち専有化することなく、随時最短径
路による伝送が可能である。このため伝送手順が従来方
式より極めて単純化される特徴を持っている。また、あ
る伝送制御装置に障害が発生しても以上の説明から明ら
かなように、その伝送制御装置が送信不可能となっても
他の伝送路からデータが回り込んで伝送され、障害が発
生した伝送制御装置に何ら関係なく、伝送を継続するこ
とができ、伝送制御方式として大きな効果を有するもの
である。
【図面の簡単な説明】
第1図および第2図はそれぞれ2重ループ伝送システム
およびネットワーク伝送システムの概略の構成を示す説
明図、第3図は伝送制御装置の実施例を示すブロック図
、第4図は伝送制御装置の記憶装置に記憶される各受信
データの該伝送制御装置の通過、不通過を示す情報の書
込状態の説明図である。 10.20.〜0・・・受信部、11,21.〜ノド・
・受信データバッファ、13・・・データ線、15.2
5.53・・・割込信号、50・・・処理装置、51・
・・記憶装置、52・・・送信データバッファ、60・
・・送信部、65・・・切換信号、66・・・制御信号
、CI(l IC20”Cio ICl1 IC211
〜c、、・・・伝送制御装置、LOO山1 ・しII(
l l Llol ・ L210 ・ L2゜2〜Li
1fl ” iQI ・・・伝送路、L、 、 L2.
 L、・・・入力伝送路、p、 、 p2・・・ホスト
。 B ■ (

Claims (1)

    【特許請求の範囲】
  1. 複数組の送、受信部を有する複数個の伝送制御装置を伝
    送線により接続して構成された伝送システムにおいて、
    上記各伝送制御装置はデータ出力に際し同一データをそ
    れぞれ複数の伝送制御装置に出力すると共に、入力され
    たデータのうち同一データは最早蓋のデータのみを用い
    、上記最早蓋のデータおよび単独のデータは自装置宛以
    外のデータを再び上記複数の伝送制御装置に出力するこ
    とを特徴とする伝送′制御方式。
JP59278840A 1984-12-28 1984-12-28 伝送制御方式 Pending JPS60167546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59278840A JPS60167546A (ja) 1984-12-28 1984-12-28 伝送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278840A JPS60167546A (ja) 1984-12-28 1984-12-28 伝送制御方式

Publications (1)

Publication Number Publication Date
JPS60167546A true JPS60167546A (ja) 1985-08-30

Family

ID=17602880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278840A Pending JPS60167546A (ja) 1984-12-28 1984-12-28 伝送制御方式

Country Status (1)

Country Link
JP (1) JPS60167546A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257240A (ja) * 1986-04-28 1987-11-09 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 限定された同報通信経路を決定する方法
JPH01231542A (ja) * 1988-03-11 1989-09-14 Nec Corp パケット伝送方式
JP2005102157A (ja) * 2003-08-22 2005-04-14 Nippon Telegr & Teleph Corp <Ntt> パケット転送方法及び転送装置
JP2006174406A (ja) * 2004-11-18 2006-06-29 Nippon Telegr & Teleph Corp <Ntt> パケット転送方法及びパケット転送装置
US7869428B2 (en) 2004-07-14 2011-01-11 Nippon Telegraph And Telephone Corporation Packet transmission method and packet transmission device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257240A (ja) * 1986-04-28 1987-11-09 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 限定された同報通信経路を決定する方法
JPH01231542A (ja) * 1988-03-11 1989-09-14 Nec Corp パケット伝送方式
JP2005102157A (ja) * 2003-08-22 2005-04-14 Nippon Telegr & Teleph Corp <Ntt> パケット転送方法及び転送装置
US7869428B2 (en) 2004-07-14 2011-01-11 Nippon Telegraph And Telephone Corporation Packet transmission method and packet transmission device
US8625588B2 (en) 2004-07-14 2014-01-07 Nippon Telegraph And Telephone Corporation Packet transmission method and packet transmission device
JP2006174406A (ja) * 2004-11-18 2006-06-29 Nippon Telegr & Teleph Corp <Ntt> パケット転送方法及びパケット転送装置

Similar Documents

Publication Publication Date Title
US4550397A (en) Alternate paths in a self-routing packet switching network
US6427185B1 (en) Method and apparatus for managing the flow of data within a switching device
JP3158223B2 (ja) スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法
US4752924A (en) Ring packet switch
JP3605121B2 (ja) 多重回線電話通信に対する分散制御交換ネットワーク
US4929939A (en) High-speed switching system with flexible protocol capability
JPH07202942A (ja) パケット交換機
JPH022272A (ja) 処理素子間を接続する接続法及び交換ネツトワーク
JPS63294036A (ja) ヘッダ駆動形パケット交換機
JP3569294B2 (ja) 分散交換ネットワークに対する同報通信システム
US5347514A (en) Processor-based smart packet memory interface
JPS60167546A (ja) 伝送制御方式
JPH0758482B2 (ja) バスシステム
JP2778520B2 (ja) マルチキャスト方法及び交換スイッチ
JPH0653942A (ja) メッセージ切換えシステムにおけるメッセージのエラー訂正コードを生成および検査する装置
JP3294410B2 (ja) 障害vp又はvcの迂回方法及び障害vp又はvcの迂回が可能な通信装置
CA2329366C (en) System for transferring information between devices over virtual circuit established therebetween using computer network
JPH0234060A (ja) 非同期転送モード交換分配接続方式
JPH02190059A (ja) バッファ制御装置
JPH08339354A (ja) ネットワーク分散処理システム
KR0121116Y1 (ko) 다수프로세서간 메세지 송수신장치
JPH01165245A (ja) 割込みパケット制御方式
JPH06303247A (ja) 光通信システムの通信方法
JPH0923285A (ja) 多重伝送回線の制御装置
JPH01228242A (ja) マトリクススイッチにおける迂回方式