JPS60164944A - Slow tracking device of magnetic recording and reproducing device - Google Patents

Slow tracking device of magnetic recording and reproducing device

Info

Publication number
JPS60164944A
JPS60164944A JP1835684A JP1835684A JPS60164944A JP S60164944 A JPS60164944 A JP S60164944A JP 1835684 A JP1835684 A JP 1835684A JP 1835684 A JP1835684 A JP 1835684A JP S60164944 A JPS60164944 A JP S60164944A
Authority
JP
Japan
Prior art keywords
delay
tracking
noise
signal
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1835684A
Other languages
Japanese (ja)
Other versions
JPH0664796B2 (en
Inventor
Yasunori Kobori
康功 小堀
Hideo Nishijima
英男 西島
Isao Fukushima
福島 勇夫
Yuji Inaba
雄二 稲場
Takashi Takahashi
孝 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59018356A priority Critical patent/JPH0664796B2/en
Publication of JPS60164944A publication Critical patent/JPS60164944A/en
Publication of JPH0664796B2 publication Critical patent/JPH0664796B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To attain ease of handling by automating the tracking adjustment at fine slow so as to eliminate the need for a tracking adjusting variable resistor thereby eliminating the need for tracking adjustment at fine slow having been required at each cassette replacement. CONSTITUTION:After a tape 1 is moved by one frame by means of a start/stop control means 19, a noise position is detected so as to set a delay amount of a tracking delay means 17 at the next operation. Thus, when the tape 1 is moved by one frame's share by means of the start/stop control means 19, the stop timing is decided by the said set delay amount and the noise position approaches the vertical blanking period. The noise position is detected again and the delay amount of the tracking delay means 17 for the next operation is reset again. Thus, the noise position approaches the vertical blanking period further and becomes in the stop state after the next frame feeding. It is possible to drive the noise position to the vertical blanking period by repeating the operation above for several times.

Description

【発明の詳細な説明】 〔@明の利用分野〕 本発明は磁気記録再生装置のファインスロー制御に係り
1%I/cスo−)ラッキングに好適な自動制aI装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application] The present invention relates to fine throw control of a magnetic recording/reproducing device, and relates to an automatic control aI device suitable for 1% I/c (so-) racking.

〔°発明の背景〕[°Background of the invention]

従来のファインスロ一時のトラッキング手段をみるに全
て手I!7操作となっていたので、カセットチーブを交
換してファインスロー再生を見る毎に、スロートラッキ
ング―整を操作する必要があり、非常に不便であるとい
う欠点があった。さらにスロートラッキンク用l整ボリ
ウムは一般にリモートコントロールボックスに設けられ
工いるため、本体とリモートコントロール間の布線が増
jrxどの欠点もあった。
Looking at conventional fine slot temporary tracking methods, they are all done by hand! Since it required 7 operations, it was necessary to operate the slow tracking adjustment every time the cassette chip was replaced and fine slow playback was performed, which was very inconvenient. Furthermore, the adjustment volume for throat tracking is generally installed in the remote control box, which has the disadvantage of increasing the amount of wiring between the main unit and the remote control.

〔発明の目的〕[Purpose of the invention]

本@明の目的は上記従来技術の欠点を解消するため、フ
ァインスロ一時のトラッキング調整を自動化した。磁気
記録再生装置のスロートラッキング装置を提供するにあ
る。
The purpose of this book @ Ming was to automate the fine-throw temporary tracking adjustment in order to eliminate the drawbacks of the above-mentioned conventional technology. The present invention provides a slow tracking device for a magnetic recording/reproducing device.

〔発明の概要〕[Summary of the invention]

本発明の主眼は、ファインスロ一時の再生画面中のノイ
ズ位置を検出し、このノイズ位置〃五画市外に追い込ま
れるように自動的にトラッキング遅延量を司質し℃、こ
の目動トラッキング操作を数回繰り返した後、自動トラ
ッキング機能を停止させる点にある。
The main focus of the present invention is to detect the position of noise in the playback screen during fine slotting, automatically control the amount of tracking delay so that this noise position is driven outside of the five-stroke area, and perform this eye movement tracking operation. After repeating this several times, the automatic tracking function stops.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を第1図により説明する。第1
図においc1は磁気テープ、2&!キャグスタンモータ
、6は駆動アンプ、4は速度制御手段、5はスイッチ、
6はシリンダモータ。
An embodiment of the present invention will be described below with reference to FIG. 1st
In the figure, c1 is a magnetic tape, 2&! Cagstan motor, 6 a drive amplifier, 4 speed control means, 5 a switch,
6 is the cylinder motor.

7は速度位相制卸手段、8はシリンダの位相検出手段、
9は波形整形回路、10はビデオヘッド。
7 is speed phase control means; 8 is cylinder phase detection means;
9 is a waveform shaping circuit, and 10 is a video head.

11は信号処理回路、12はコントロールヘッド。11 is a signal processing circuit, and 12 is a control head.

13は増幅波形整形回路、14はファインスロー制餌手
坂であり、このファインスロー制卸手段14は分周回路
15.遅延手段16.トラッキング遅延手段17.遅延
制卸手段18.スタートストップ制御手段19で構成さ
れる。さらに遅延制御手段18はノイズ検出回路20.
ノイズ位置自動制御手段21で構成される。
13 is an amplification waveform shaping circuit, 14 is a fine throw control means 14, and this fine throw control means 14 is a frequency dividing circuit 15. Delay means 16. Tracking delay means 17. Delay control means 18. It is composed of a start/stop control means 19. Further, the delay control means 18 includes a noise detection circuit 20.
It is composed of noise position automatic control means 21.

久に動作を説明する。1ず通常再生時におい又は、シリ
ンダモータ6は速度位相制飾十段7により一足速度で回
転し、基準信号(図示せず)に対し所定位相で制#Jl
iA動され又いる。−万キャグスタンモータ2は駆動ア
ン13を介し又速度制御手段4により一足速度で回転す
るとともに1位相制御手y(図示せず)により上記基準
信号に対し所定位相で制何駆動されていΦ0さて今スロ
ーtiI’δ信号が人力されると、まず一旦キャグスタ
ンモータ2は沖止する。その後スイッチ5とファインス
ロー制御手段14によりキャブスタンモータ2は起動と
停止を繰り返し。
I will explain the operation shortly. 1. During normal playback, the cylinder motor 6 rotates at a single speed by the ten-stage speed phase control 7, and is controlled at a predetermined phase with respect to a reference signal (not shown).
iA is moving again. - The million-cargustan motor 2 is rotated at a single speed by the speed control means 4 via the drive ann 13, and is controlled at a predetermined phase with respect to the reference signal by a one-phase control means y (not shown). Now, when the slow tiI'δ signal is input manually, the Cag stan motor 2 temporarily stops. Thereafter, the cab stan motor 2 is repeatedly started and stopped by the switch 5 and the fine throw control means 14.

テープ1は1M4欠的に送られる。ここでファインスロ
ー制御手段14には上記スロー相合信号の他に3つの信
号が入力されている。つ筐りシリンターモータ6の回転
位相を位相検出手段8で検出し、さらに波形整形回路9
により得られたヘッド切侠え信ち(以下MS信号と略称
する)と、ビデオヘッド10からの再生信号を信号処理
回路11により処理した書生映lボ信号と、テープ1上
のコントロールバルスンコントロールヘット12で再生
し、増1届阪形整#(ロ)路13 VCより得たコント
ロール信号(以下CTL信号と略称する)とが人力され
℃いる。第2図を併用して動作を説明すると、スロー指
令の人力と共にスイッチ5は一旦開放になり、キャブス
タンモータ2は一旦停止する。その俊ファインスロー制
イ却手坂14により、スイッチ5は開閉しキャブスタン
モータ2は起動と停止を繰り返し、テープ1を1フレー
ム艮つつ1Mj欠的に送る。
Tape 1 is fed 1M4 intermittently. Here, three signals are input to the fine throw control means 14 in addition to the slow phasing signal. The rotational phase of the double-cased cylinder motor 6 is detected by the phase detection means 8, and the waveform shaping circuit 9
The head control signals (hereinafter referred to as MS signals) obtained by A control signal (hereinafter abbreviated as CTL signal) obtained from VC is reproduced by head 12 and input manually. To explain the operation with reference to FIG. 2, the switch 5 is once opened with the manual force of the slow command, and the cab stan motor 2 is temporarily stopped. The switch 5 opens and closes, and the carburetor stan motor 2 repeats starting and stopping, and the tape 1 is intermittently fed by 1Mj each frame.

この様子は第2図のように、まずBS毎号は分周回路1
51Cより適当に分周される。(同図では4分周で示し
又ある)この分周出力(第2図(2))により遅延手段
16はトリ力され、この遅地重によりキャブスタンモー
タ2のスタートタイミングが決足される。つlリスター
トスドッグ制御I41手段19の出力(第2図(4))
は遅廼手段16の出力の立下り端で”BIとr(−リ、
スイッチ5を閉じる。この結果キャブスタン2は起動し
、テープ1は移動し始める。その後最初のCTL信号が
コントa−ルヘッド12により検出されると。
This situation is shown in Figure 2. First, each BS issue has frequency divider circuit 1.
The frequency is divided appropriately from 51C. The delay means 16 is triggered by this frequency-divided output (FIG. 2 (2)), and the start timing of the cab stan motor 2 is determined by this delayed ground weight. Output of the restart dog control I41 means 19 (Fig. 2 (4))
is the falling edge of the output of the delay means 16, and BI and r(-ri,
Close switch 5. As a result, the cab stun 2 is activated and the tape 1 begins to move. Thereafter, when the first CTL signal is detected by the control head 12.

そのCTL倍信号よりトラッキング遅延手段17はトリ
力される。この遅延手段17の遅延量によりキャブスタ
ンモータ2のストップタイミングが決足され、スイッチ
5の開開信号(第2図(41)はL°に立下る。以上の
一遅の動作は分局出力の周期毎に1回行われる。
The tracking delay means 17 is fed with the CTL multiplied signal. The delay amount of the delay means 17 determines the stop timing of the cab stan motor 2, and the opening/opening signal of the switch 5 (FIG. 2 (41) falls to L°. This is done once every cycle.

以上の動作において遅延手段16の遅延量は。In the above operation, the delay amount of the delay means 16 is as follows.

テープ1の移動開始のタイミングを決足するものである
。このタイミングはテープ移動時の込りノイズが発生し
ないように1畳されΦ〇一方、トラッキング遅延手段1
7の遅延量は、テープ1の停止タイミンクつまりは停止
位置を決足するものである。この停止タイミングを変化
させることにより、テープ゛の停止位置は変化して、ス
テル時のノイズ位置を変化させることができる。
This determines the timing for starting the movement of the tape 1. This timing is set to 1 tatami to prevent noise from occurring when the tape is moved.On the other hand, the tracking delay means 1
The delay amount 7 determines the stop timing of the tape 1, that is, the stop position. By changing this stop timing, the stop position of the tape can be changed, and the noise position at the time of a steal can be changed.

上記動作を第3図により説明する。第6図は記録チーツ
バターンと再生時のヘッドのトレース状態をグラフ状に
示したものである。このグラフの評細な見方は文献11
.他2名:VTRトラックバタ〜ンの一解析法二TV学
会9MR80−8(昭55−9)”に記載されているの
で詳しい説明は省略する。再生トレース帯が横軸と平行
な状態はチーブ停止状態を、斜巌と平行な状態は運営再
生状態を示し又いる。さ℃状態Aは正参′組にファイン
スロー動作が行われた状態・である。つまり通常再生動
作時には再生トレース状態か、斜−区間にぴったり一致
しており、したかって込すノイズは発生しない。葦たテ
ープ”送り後のテープ停止位置も再生トレース状態が横
巌区間に完全一致しており、バーノイズのないスチル再
生となっている。つまりジャストトラッキング状態であ
り、ノイズレススチル再生となっている。
The above operation will be explained with reference to FIG. FIG. 6 is a graph showing the recording cheat pattern and the trace state of the head during reproduction. For a detailed view of this graph, see Reference 11.
.. 2 others: 1 Analysis method for VTR track batters 2 TV Society 9MR80-8 (1980-9)" Detailed explanation will be omitted. The state in which the playback trace band is parallel to the horizontal axis is The state parallel to the diagonal crossbar indicates the stopped state, and the state parallel to the slope indicates the operation regeneration state.Status A is the state in which the fine throw motion is performed by the regular participant.In other words, during normal regeneration operation, the regeneration trace state is not achieved. , it exactly matches the diagonal section, and no interpolation noise occurs.The playback trace state also perfectly matches the horizontal section, and the tape stop position after feeding the reed tape perfectly matches the horizontal section, and still playback without bar noise occurs. It becomes. In other words, it is in a just tracking state and has noiseless still playback.

次に状gBはトラッキング遅延手段17の遅延蓋を短く
した場会で、トラッキングをずらした状態を示しである
。このときテープ送り後のテープ停止位置は、トレース
状悪か横軸区間から少しずれており、トラッキングがず
れてノイズが発圧している。この状態でファインスロー
を繰り返すと、常にノイズの発生したスミー画となる。
Next, state gB shows a state in which tracking is shifted when the delay cover of the tracking delay means 17 is shortened. At this time, the tape stop position after the tape is fed is either in poor trace condition or slightly deviated from the horizontal axis section, causing tracking to deviate and noise to be generated. If you repeat fine throw in this state, the result will always be a noisy Smee image.

そこで第1図の実九例では、信旬処理回路11の出力を
用い℃、ノイズ検出回路20においてノイズを検出する
。このノイズ検出信号は次段のノイズ位置自動制御手段
21に印加され、BS信号と比較し℃ノイズ位置を検出
する。このノイズ位置出#制御手段21では、検出【5
たノイズ位itに従って、トラッキング遅延手段17の
遅延量を制#する。この制御力法は、スタートストラフ
′制御手段19によりテープ1を1フレ一ム分8動させ
た仮、ノイズ位置を横用し1次の動作時のトラッキング
i!A延手段17の遅延蓋を設定する。
Therefore, in the practical example shown in FIG. 1, noise is detected in the noise detection circuit 20 using the output of the Shinshun processing circuit 11. This noise detection signal is applied to the next stage automatic noise position control means 21, and compared with the BS signal to detect the °C noise position. This noise position output # control means 21 detects [5
The amount of delay of the tracking delay means 17 is controlled according to the noise level it. This control force method assumes that the tape 1 is moved eight times per frame by the start strafe' control means 19, and the noise position is used to track i! during the first movement. The delay lid of the A delay means 17 is set.

したかっ′1:次にスタートストラ7”劃一手段19に
よりテープ1を1フレ一ム分移動させると、ストップタ
イミングは設犀された上記遅処虚により定まり%ノイズ
位置は垂直啼蔵期闇に近づく。
'1: Next, when the tape 1 is moved by one frame by the start strut 7" moving means 19, the stop timing is determined by the set delay, and the % noise position is at the vertical storage stage. Get closer.

ここで再厘ノイズ位置を@出し、丹び次の動作のために
トラッキング遅延手段17の遅延量を再設定する。した
がってさらに次のフレーム送り後はノイズ位置はより垂
直帰腺期間に近づいて停止状に4 Kなる。以上の動作
の数回繰り返すことにより、ノイズ位置を垂直#祿期間
VC追り込ひことか可能である。
Here, the reset noise position is output and the delay amount of the tracking delay means 17 is reset for the next operation. Therefore, after the next frame is sent, the noise position approaches the vertical return period and stops at 4K. By repeating the above operation several times, it is possible to bring the noise position closer to the vertical #period VC.

以上の説明はノイズ位置自動制御手段210基本動作を
述べたものであり1次に畦細な一実施例を第4図に示す
。同図において22は2逓倍回路、26はゲート信号発
生回路、 24 、25はラッチ回路、26はパルス発
生回路、27はアップダウンカウンタ、28はANDゲ
ート、29はスイッチであり、これらによりノイズ位置
出J!21 ff+IJ卸手段21は構成される。一方
、アップダウンカウンタ27の出力は次段のトラッキン
グ遅延手段17に印加される。この遅動手段17は、フ
リップ70ツブ60(以下FFと略記する)、遅延カウ
ンタ31.計数値検出器52で構成されてbる。
The above explanation describes the basic operation of the noise position automatic control means 210, and a first-order detailed embodiment is shown in FIG. In the figure, 22 is a doubler circuit, 26 is a gate signal generation circuit, 24 and 25 are latch circuits, 26 is a pulse generation circuit, 27 is an up/down counter, 28 is an AND gate, and 29 is a switch. Out J! 21 ff+IJ wholesale means 21 is constructed. On the other hand, the output of the up/down counter 27 is applied to the tracking delay means 17 at the next stage. This delaying means 17 includes a flip 70 knob 60 (hereinafter abbreviated as FF), a delay counter 31 . It is composed of a count value detector 52.

次に第5図を運用して動作を説明する。まずヘッドSW
信号(Its信号)は2逓倍回路22により第5図山の
信号に変形される。つまりBS信号の各エッチで立下り
、°B“レベルとL“レベルの期間がほぼ等しい信号と
なる。一方ゲート信号発生回路23では、BS信号の各
エッチより圭厘帰巌勘間に相当するパルス幅(Lレベル
)のゲート信号を出力する。これらの信号は′ともに次
段のラッチ回路24 、25のテーク端子に入力されて
いる。
Next, the operation will be explained using FIG. First, head SW
The signal (Its signal) is transformed by the doubler circuit 22 into the signal shown at the peak in FIG. In other words, the BS signal falls at each etch, resulting in a signal whose periods of .degree.B" level and L" level are approximately equal. On the other hand, the gate signal generation circuit 23 outputs a gate signal having a pulse width (L level) corresponding to the interval between the two etches of the BS signal. Both of these signals are input to the take terminals of latch circuits 24 and 25 in the next stage.

一万、ノイズ信号はスイッチ29を介し又、パルス発生
回路26に入力され、この回路でランチパルスLとクロ
ックパルスCを1貝次出力する。
The noise signal is also input to the pulse generating circuit 26 via the switch 29, and this circuit outputs a launch pulse L and a clock pulse C one after another.

ラッチパルスLによりラッチ回路24 、25はテーク
を取り込む。ここでラッチ回路24の出力は。
The latch pulse L causes the latch circuits 24 and 25 to take in the take. Here, the output of the latch circuit 24 is:

次段アップダウンカウンタ27のアップダウン端(U/
I)端)に接続され、カウンタ27のモードを決定する
。ラッチ回路25の出力はAIVDゲート28に接続さ
れ、パルス発生回路26からのクロックパルスCをゲー
トする。このANDケート28の出力は1次段アップダ
ウンカウンタ27のトリガ端(T端)に入力されている
。つまり第5図のノイズ信号(4)のα、bのように、
ゲート信号発生回路23の出力が°B゛レベルの期間に
ノイズ信号が人力された場合には、ラッチ回路25の出
力は6B′となり、AIV’Dゲート28はりaツクハ
ルスCを通過させ、ノイズ信号(4)のCの場合にはク
ロックパルスCを通過させない。つまりこの状態Cの場
合には、アップダウンカウンタ27は動作せず、そのカ
ウント情報は変化しないことになる。このアップダウン
カウンタ270カウント情報は1次段トラッキング遅延
手段17の遅延カウンタ31のプリセット値を次ボして
いる。
The up/down end of the next stage up/down counter 27 (U/
I) and determines the mode of the counter 27. The output of the latch circuit 25 is connected to the AIVD gate 28 and gates the clock pulse C from the pulse generation circuit 26. The output of this AND gate 28 is input to the trigger end (T end) of the primary stage up/down counter 27. In other words, like α and b of the noise signal (4) in Figure 5,
If a noise signal is input manually while the output of the gate signal generation circuit 23 is at the °B level, the output of the latch circuit 25 becomes 6B', the AIV'D gate 28 passes through the axhars C, and the noise signal In the case of C in (4), the clock pulse C is not passed. In other words, in this state C, the up/down counter 27 does not operate and its count information does not change. This up/down counter 270 count information is next to the preset value of the delay counter 31 of the primary stage tracking delay means 17.

ここでトランキンク遅延手段17の動作を第6図を並用
して説明する。まず初期状態とし−(pF50はセット
され、その出力は1)ilであり、遅延カウンタ61は
クリセット状態にある。このとき計数値検出器32の出
力は°L“レベルにある。
The operation of the trunking delay means 17 will now be explained with reference to FIG. First, as an initial state, -(pF50 is set, its output is 1)il, and the delay counter 61 is in a reset state. At this time, the output of the count value detector 32 is at the °L" level.

さてコントロール信号(CTL信号)か入力されるとF
F50は反転し王、遅延カウンタ31はプリセットを解
除し、クロック入力を計数し始める。その後計数値検出
器32の設足埴と等しいまで計数すると、計数値検出器
32の出力はwgaに反転し、FF50はセットされる
。したがってその出力は第6図(2)ようになる。
Now, when a control signal (CTL signal) is input, F
F50 is inverted and the delay counter 31 releases the preset and starts counting clock inputs. Thereafter, when the count value is counted until it is equal to the set value of the count value detector 32, the output of the count value detector 32 is inverted to WGA, and the FF 50 is set. Therefore, the output is as shown in FIG. 6 (2).

さて今ノイズ信号が第5図(4)のα状態にあるとする
。このときUρ倍信号L“であり、アップダウンカウン
タ27はダウンモードにある。したがってノイズ信号の
直後に発生するパルス発生回路26からのクロックパル
スCにより、アップダウンカウンタ27はその計数値を
1つ小さくする。この結果、次段の遅延カウンタ61の
プリセット値が、第6図(3)のように7v1から戊(
N2<パノに変化する。ここで計数値検出器620設定
イ区を、各ビット出力が”H“の状態、つまり(2rL
−1ンとすると、遅延カウンタ31の動作は第6図(3
)のようにより長くなる。つまり第1図、第2図で示し
たように、トラッキング遅延手段17の遅延量が長くな
ると、テープ1の停止タイミングは遅くなる。つまり第
3図の状態Bから状態Aに近づき、ノイズ位置は第5図
(4)の状態すとなり、垂直帰一期間に近づく3゜ さらにもう一度、テープ1をフレーム長送ると、アップ
ダウンカウンタ27の計数値はさらに小さくなり、トラ
ッキング遅延手段17の遅延蓋はより長くrLる。この
結果、ノイズ信号の位置は第5図(4)の状態Cとなり
、垂直帰線期間に追い込まれる。この状態になると上記
説明のようにラッチ回路25の出力はrL6となり、ク
ロックパルスCの通過を停止する。つまりアップダウン
カウンタ27は計数を停止し、カウント情報を保持する
Now suppose that the noise signal is in the α state shown in FIG. 5 (4). At this time, the Uρ multiplied signal is L", and the up-down counter 27 is in the down mode. Therefore, the up-down counter 27 increases its count value by one by the clock pulse C from the pulse generation circuit 26 that is generated immediately after the noise signal. As a result, the preset value of the next stage delay counter 61 changes from 7v1 to (3) as shown in FIG.
Changes to N2<Pano. Here, the count value detector 620 is set to the state where each bit output is "H", that is, (2rL
-1, the operation of the delay counter 31 is as shown in Figure 6 (3).
) becomes longer. That is, as shown in FIGS. 1 and 2, as the delay amount of the tracking delay means 17 becomes longer, the timing at which the tape 1 stops becomes later. In other words, as the state B approaches state A in FIG. 3, the noise position becomes the state shown in FIG. The count value becomes even smaller, and the delay lid of the tracking delay means 17 becomes longer rL. As a result, the position of the noise signal becomes state C in FIG. 5(4), and is forced into the vertical retrace period. In this state, as explained above, the output of the latch circuit 25 becomes rL6, and the passage of the clock pulse C is stopped. In other words, the up/down counter 27 stops counting and holds count information.

ここでスイッチ29の動作であるが、テープ1を駆動し
ている期間中は、ノイズ位置が1フレ一ム分だけ移動す
る3、この期間中にH5信号の情報をラッチすると、誤
動作し易くなるため。
Regarding the operation of the switch 29, during the period when the tape 1 is being driven, the noise position moves by one frame 3. If the information of the H5 signal is latched during this period, it is likely to malfunction. For.

ノイズ信号の入力を禁止するために設けであるまたスイ
ッチ29が閉じている期114jは、H5信号の1周期
のみで十分である。
Only one cycle of the H5 signal is sufficient for the period 114j in which the switch 29 is closed, which is provided to prohibit the input of noise signals.

以上の構成においては、ノイズ位置が垂直帰一期間に追
い込まれていない場合には、遅延カウンタ61の1リセ
ツト櫃変化蓋で足まる遅延時間変化分しか、ノイズ位置
の#勤はなかった。
In the above configuration, when the noise position is not pushed into the vertical return period, the noise position only changes by the amount of delay time change that is sufficient for one reset of the delay counter 61.

つまりノイズ位置が画面中央に存在した場合には、ノイ
Xmい込みに少し多くのファインスa−回数を必要とす
る。
In other words, if the noise position is located at the center of the screen, a slightly larger number of fines a is required to penetrate the noise Xm.

そこでノイズ位置に関係なく、はぼ1回のファインスロ
ー動作で、はぼノイズを追い込める一実施例を第7図に
示す。同図におい′c53はFF、34はパルス発生回
路、65は時IMI差カウンタ、36はラッチ群、37
は逐次加算器、68はスイッチであり、他は第4図と同
様である。第7図においてスイッチ29 、58はテー
プ移動のない状態でのIiS信号の1周期のみ閉じる。
FIG. 7 shows an embodiment in which the noise can be chased away with one fine throw operation regardless of the position of the noise. In the figure, 'c53 is an FF, 34 is a pulse generation circuit, 65 is an IMI difference counter, 36 is a latch group, and 37
68 is a successive adder, 68 is a switch, and the other parts are the same as in FIG. In FIG. 7, switches 29 and 58 are closed only for one period of the IiS signal when there is no tape movement.

初期状態ではFF531時間差カウンタ35.逐次加算
器67はリセット状態にある。さ℃、第8図を並用して
動作を説明すると、スイッチ29 、58が閉じるとノ
イズ信号が入力され−FF55はセットされ、次段のA
NDゲート28を開いてクロック信号を供給し1時間差
カウンタ35はこれを計数し始める。その後H5信号を
2逓倍した信号の立上り端が、2逓倍回路22より出力
されると。
In the initial state, the FF531 time difference counter 35. Successive adder 67 is in a reset state. To explain the operation using FIG.
The ND gate 28 is opened to supply a clock signal, and the one-time difference counter 35 starts counting. Thereafter, the rising edge of the signal obtained by doubling the H5 signal is output from the doubling circuit 22.

FF55はトリ力されその出力を@L1に反転し。FF55 is tri-inputted and its output is inverted to @L1.

時間差カウンタ65は計数を停止する。一方パルス発生
回路34では2逓倍信号の立上り端によりまずラッチパ
ルスLを出力し、続いてリセットパルスRを出力する。
The time difference counter 65 stops counting. On the other hand, the pulse generating circuit 34 first outputs a latch pulse L and then a reset pulse R in response to the rising edge of the doubled signal.

このラッチパルスLにより時間差カウンタ65の計数情
報はラッチ群36に取り込まれ、絖いてリセットパルス
Rにより時間差カウンタ35はリセットされる。同時に
このリセットパルスノ(は逐次加算器67の加算指令ト
リガ端T ’[も印加され、−回のみ加昇を行う。
This latch pulse L causes the count information of the time difference counter 65 to be taken into the latch group 36, and the reset pulse R causes the time difference counter 35 to be reset. At the same time, this reset pulse () is also applied to the addition command trigger terminal T'[ of the sequential adder 67, and is increased only - times.

この逐次加算器37の動作は、トリ力人力により保持情
報とテータ入力とを加算し、丹び保持するものである。
The operation of the successive adder 37 is to manually add the held information and theta input and hold the added information.

この逐次加n器57の出力は、第4図と同様に次段トラ
ッキング遅延手段17の遅延カウンタ61のブリセラ)
 11を次元する。ただし遅延蓋の変化方向を合わせる
ため、第8図F71の逐次加算器37の出力は逆相出力
で示しである。
The output of this successive adder 57 is the output of the delay counter 61 of the next-stage tracking delay means 17 as in FIG.
Dimension 11. However, in order to match the direction of change of the delay lid, the output of the successive adder 37 in FIG. 8 F71 is shown as a negative phase output.

以上の動作におい℃は、最初の遅地童補止におい又ノイ
ズ信号と一皿#廟期間(HE倍信号両方のエッチ部)ど
の時間差を直接計測し、このil測1直に見合った量だ
け、次段遅延カウンタ31のブリセラl’ 1i1tを
修正する。したかつ1次の7フインスロ一動作時には、
急激にノイズ位置は垂直帰線期間に近づく。その後のわ
づかの位置ずれも1次の遅延に輛正によりほぼ元金に補
正され、ノイズは追い込まれることになる。もちろんノ
イズ追い込みが完了した時点で、上記のスイッチ29 
、58を開い又ノイズ位置自動制御手段21の動作を停
止することも可能である。
In the above operation, ℃ directly measures the time difference between the noise signal and the first delay correction period (etched part of both HE double signals), and only the amount commensurate with this il measurement 1. , the Bricella l' 1ilt of the next-stage delay counter 31 is corrected. At the time of one movement of the first 7-fine throw,
The noise position rapidly approaches the vertical retrace period. Any subsequent slight positional deviation will be corrected to almost the original amount by the primary delay and correction, and the noise will be eliminated. Of course, once the noise reduction is completed, switch 29 above
, 58 or to stop the operation of the automatic noise position control means 21.

〔発明の効果〕〔Effect of the invention〕

本発明によれは、ファインスロ一時のトラッキング調整
を自動化できるので、トラッキング調整ボリウムを不要
とし、カセット交換毎に必要l辷・りたファインスロ一
時のトシッキンy調整を不要として使い易く”i−a>
どともに、リモートコントa−ルポンクスへの布勝を減
らすことができるなどの効果かある。
According to the present invention, since the fine slot temporary tracking adjustment can be automated, there is no need for a tracking adjustment volume, and there is no need for the fine slot temporary adjustment that is necessary every time a cassette is replaced, making it easy to use. >
Both have the effect of being able to reduce the number of losses due to remote control.

【図面の簡単な説明】[Brief explanation of the drawing]

ホ1図は本発明の一実施例を示す回路因、第2図は第1
図の動作説明のための要部波形図。 第3図はファインスロ一時のトラックトレース図、第4
図は本発明の他の一実施例を示す回路図、第5図、第6
図は第4図の要部波形図、第7図は本発明のさらに他の
一実施例を示す回路図、第8図は第7図の要部波形図で
ある。 14・・・7アインスa−制御手段 15・・・分局回路 16・・・遅延手段 17・・・トラッキング遅延手段 18・・・遅延制御手段 20・・・ノイズ検出回路 21・・・ノイズ位置自動制伽手段 代理人弁理士 高 橘 明 夫 X i 図 n 兎2図 第 4 凹 地5ン 第 ら しり
Figure 1 shows the circuit diagram of one embodiment of the present invention, and Figure 2 shows the circuit diagram of the first embodiment of the present invention.
FIG. 4 is a waveform diagram of main parts for explaining the operation in the figure. Figure 3 is a track trace diagram of a temporary fine slot, Figure 4
The figures are circuit diagrams showing other embodiments of the present invention, Figures 5 and 6.
7 is a circuit diagram showing still another embodiment of the present invention, and FIG. 8 is a waveform diagram of the main part of FIG. 7. 14...7 Ains a-control means 15...branch circuit 16...delay means 17...tracking delay means 18...delay control means 20...noise detection circuit 21...noise position automatic Patent Attorney for Control Means Akio Taka Taka

Claims (1)

【特許請求の範囲】 t 1フレーム送りとスチル再往を繰り返して再生する
。いわゆるファインスa−再生のできる磁気記録再生装
置において、ファインスロー再生時のノイズ検出手段と
、トラッキング遅延手段と、垂直#腺期間に相当する信
号発生手段とを有し、上記ノイズ検出手段のノイズ信号
と垂匣帰紡期間信号との時間差を検出して、上記トラッ
キング遅延手段を制御する自動遅延制御手段を有するこ
とを特徴とする磁気記録再生装置のスロートラッキング
装置。 2、請求の範囲第1項記載の猶賊におい℃。 上記の自動遅延制御手段により上記遅延量の設定が完了
すると、該自動遅延制御手段の機能を停止させることを
特徴とする磁気記録再生装置のスロートラッキング装置
[Claims] t Playback is performed by repeating one frame forwarding and still forwarding. A magnetic recording and reproducing apparatus capable of so-called fine a-reproduction includes a noise detection means during fine slow reproduction, a tracking delay means, and a signal generation means corresponding to the vertical #gland period, and the noise of the noise detection means is 1. A slow tracking device for a magnetic recording and reproducing device, comprising automatic delay control means for controlling the tracking delay means by detecting a time difference between the signal and the vertical box return period signal. 2. The odor temperature as described in claim 1. A slow tracking device for a magnetic recording/reproducing device, characterized in that when the setting of the delay amount is completed by the automatic delay control means, the function of the automatic delay control means is stopped.
JP59018356A 1984-02-06 1984-02-06 Slot tracking device for magnetic recording / reproducing apparatus Expired - Lifetime JPH0664796B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59018356A JPH0664796B2 (en) 1984-02-06 1984-02-06 Slot tracking device for magnetic recording / reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59018356A JPH0664796B2 (en) 1984-02-06 1984-02-06 Slot tracking device for magnetic recording / reproducing apparatus

Publications (2)

Publication Number Publication Date
JPS60164944A true JPS60164944A (en) 1985-08-28
JPH0664796B2 JPH0664796B2 (en) 1994-08-22

Family

ID=11969406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59018356A Expired - Lifetime JPH0664796B2 (en) 1984-02-06 1984-02-06 Slot tracking device for magnetic recording / reproducing apparatus

Country Status (1)

Country Link
JP (1) JPH0664796B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253559A (en) * 1987-04-10 1988-10-20 Nec Home Electronics Ltd Tracking controller

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57210783A (en) * 1981-06-19 1982-12-24 Victor Co Of Japan Ltd Magnetic reproducing device
JPS58212647A (en) * 1982-06-04 1983-12-10 Matsushita Electric Ind Co Ltd Video tape recorder
JPS58224459A (en) * 1982-06-22 1983-12-26 Matsushita Electric Ind Co Ltd Video tape recorder
JPS59117750A (en) * 1982-12-24 1984-07-07 Toshiba Corp Tracking device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57210783A (en) * 1981-06-19 1982-12-24 Victor Co Of Japan Ltd Magnetic reproducing device
JPS58212647A (en) * 1982-06-04 1983-12-10 Matsushita Electric Ind Co Ltd Video tape recorder
JPS58224459A (en) * 1982-06-22 1983-12-26 Matsushita Electric Ind Co Ltd Video tape recorder
JPS59117750A (en) * 1982-12-24 1984-07-07 Toshiba Corp Tracking device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253559A (en) * 1987-04-10 1988-10-20 Nec Home Electronics Ltd Tracking controller

Also Published As

Publication number Publication date
JPH0664796B2 (en) 1994-08-22

Similar Documents

Publication Publication Date Title
US3636252A (en) Servo for video tape apparatus with editing capabilities
US4954893A (en) Reference signal producing circuit for phase servo control
US3978519A (en) Digital time base correctors for television equipment
GB1574985A (en) Video signal reproducing apparatus
JPS60164944A (en) Slow tracking device of magnetic recording and reproducing device
JPS60150259A (en) Servo circuit of magnetic recording and reproducing device
US4562394A (en) Motor servo circuit for a magnetic recording and reproducing apparatus
JPH05160721A (en) Frequency divider circuit
US4291335A (en) Vertical synchronizing signal detector
JPS6214900B2 (en)
JPS6112181A (en) Control circuit for slow motion reproduction
JP3212658B2 (en) Pulse signal generation circuit
JPS6231870B2 (en)
KR910005242Y1 (en) Multi mode signal processing circuit
JPS5873049A (en) Phase matching system at electronic edition
JPS61162854A (en) Control circuit of consecutive recording
JPH0323746Y2 (en)
KR0134429B1 (en) Recording method for video cassette recorder
JPH0572794B2 (en)
JPS6349974Y2 (en)
JPH0320113B2 (en)
JPS6354077A (en) Video disk player
JPS61274479A (en) Video signal processor
JPH01248350A (en) Magnetic recording and reproducing device
JPH0362788A (en) Reference signal generating circuit device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term