JPS60164251U - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS60164251U JPS60164251U JP4136285U JP4136285U JPS60164251U JP S60164251 U JPS60164251 U JP S60164251U JP 4136285 U JP4136285 U JP 4136285U JP 4136285 U JP4136285 U JP 4136285U JP S60164251 U JPS60164251 U JP S60164251U
- Authority
- JP
- Japan
- Prior art keywords
- timing
- circuit
- control unit
- central control
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図はこの考案の適用されるシステムを説明するため
の構成図、第２図はこの考案を用いた記憶装置のブロッ
ク図、第３図はこの考案の一実施例を示す機能図、第４
図は第３図の動作状態を示すタイムチャートである。 １：中＊制御装置、２：記憶装置、４に４ｎ：記憶モジ
ュール、１１１〜１１ｍ：タイミング回路、１２：ビジ
ー管理回路、１４１〜１４．ｎ：記憶モジュール選択回
路、２２．．２２□、２３１．２３□ ：タイミング選
択回路。 ｌ （０＋ ＩＬ −ｌ １６・ 七−ｍ−“−一
の構成図、第２図はこの考案を用いた記憶装置のブロッ
ク図、第３図はこの考案の一実施例を示す機能図、第４
図は第３図の動作状態を示すタイムチャートである。 １：中＊制御装置、２：記憶装置、４に４ｎ：記憶モジ
ュール、１１１〜１１ｍ：タイミング回路、１２：ビジ
ー管理回路、１４１〜１４．ｎ：記憶モジュール選択回
路、２２．．２２□、２３１．２３□ ：タイミング選
択回路。 ｌ （０＋ ＩＬ −ｌ １６・ 七−ｍ−“−一
Claims (1)
- 中央制御装置と接続され、その中央制御装置から独立に
アクセス可能なｎ個（ｎは３以上の整数）の記憶モジュ
ールを含み、かつ上記中央制御装置からのアクセス形式
がｍ段（ｍはｎより小さい２以上の整数）の先行アクセ
スである記憶装置において、上記中央制御装置及び上記
ｎ個の記憶モジュール間に設けられ、データ送受を保持
機能なしで行うただ一つのインタフェース回路と、上記
中央制御装置からのアクセスを受付けることができるｍ
個の記憶モジュール用タイミング回路と、上記記憶モジ
ュールごとに設けられ、上記タイミング回路の一つを選
択し、そのタイミング信号を一つの記憶モジュールに入
力させるタイミング選択回路と、上記タイミング回路の
状態を知−リ、それが使用中はそのタイミング回路への
アクセスの受付けを禁止するビジー管理回路とを備え、
上記保持機能なしの一個のインタフェース回路と、上記
ｍ個のタイミング回路を上記ｎ個の記憶モジュールで共
用することを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136285U JPS60164251U (ja) | 1985-03-22 | 1985-03-22 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136285U JPS60164251U (ja) | 1985-03-22 | 1985-03-22 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60164251U true JPS60164251U (ja) | 1985-10-31 |
Family
ID=30551113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4136285U Pending JPS60164251U (ja) | 1985-03-22 | 1985-03-22 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60164251U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511034A (ja) * | 1974-06-21 | 1976-01-07 | Fujitsu Ltd | Kiokusochiseigyohoshiki |
-
1985
- 1985-03-22 JP JP4136285U patent/JPS60164251U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511034A (ja) * | 1974-06-21 | 1976-01-07 | Fujitsu Ltd | Kiokusochiseigyohoshiki |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034649U (ja) | メモリ・アクセス・システム | |
| JPS60164251U (ja) | 記憶装置 | |
| JPS5858649U (ja) | 情報処理装置 | |
| JPS6142649U (ja) | デ−タ転送装置 | |
| JPS60166055U (ja) | 車載電子機器制御用ｃｐｕ間のデ−タ転送用記憶装置 | |
| JPS58147050U (ja) | 情報処理装置 | |
| JPS598244U (ja) | 給電系統回路 | |
| JPS58123648U (ja) | 情報処理システムにおけるル−プライン切替器 | |
| JPH029950U (ja) | ||
| JPS61138059U (ja) | ||
| JPS5992929U (ja) | Ｄｍａ装置のメモリ監視装置 | |
| JPS60163851U (ja) | 回路選択装置 | |
| JPS5923856U (ja) | デイスク装置のデ−タ転送制御回路 | |
| JPS58174748U (ja) | 同期信号リ−ド接続回路 | |
| JPS60132060U (ja) | 入出力制御回路 | |
| JPS60136559U (ja) | 多重伝送用受信装置 | |
| JPS6030045U (ja) | 音声応答端末装置 | |
| JPS58176231U (ja) | 操作制御装置 | |
| JPS6324602U (ja) | ||
| JPS585120U (ja) | インタ−フェ−ス回路 | |
| JPS59138779U (ja) | 接続判別装置 | |
| JPS60649U (ja) | マルチｃｐｕシステムの同期装置 | |
| JPS59122609U (ja) | 電源制御回路 | |
| JPH0412857B2 (ja) | ||
| JPS6077149U (ja) | 信号伝送システム |